JPH05243270A - 薄膜トランジスターの製造方法 - Google Patents
薄膜トランジスターの製造方法Info
- Publication number
- JPH05243270A JPH05243270A JP4256192A JP4256192A JPH05243270A JP H05243270 A JPH05243270 A JP H05243270A JP 4256192 A JP4256192 A JP 4256192A JP 4256192 A JP4256192 A JP 4256192A JP H05243270 A JPH05243270 A JP H05243270A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- manufacturing
- channel
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010408 film Substances 0.000 claims abstract description 36
- 150000002500 ions Chemical class 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000001257 hydrogen Substances 0.000 claims abstract description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 3
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 238000002513 implantation Methods 0.000 abstract description 7
- 230000004913 activation Effects 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 238000010884 ion-beam technique Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 薄膜トランジスターのオーム性接触層をイオ
ン注入によって形成する場合に、生じる注入欠陥の酸化
を抑制し、不純物元素の活性化率を向上させるととも
に、オーム性接触層の特性と信頼性を上げ、特性の優れ
た薄膜トランジスターを作製する。 【構成】 薄膜トランジスターの、半導体薄膜４上に第
２の絶縁膜５を形成し、第２の絶縁膜上にマスク６を形
成して１０００Å以下の厚さに部分的に蝕刻した後に、
半導体薄膜のチャンネル以外に対して水素及び価電子制
御用の不純物を含むイオン７，８の注入を行って、ソー
ス・ドレイン電極１１，１２とチャンネルとのオーム性
接触層１０を形成する
ン注入によって形成する場合に、生じる注入欠陥の酸化
を抑制し、不純物元素の活性化率を向上させるととも
に、オーム性接触層の特性と信頼性を上げ、特性の優れ
た薄膜トランジスターを作製する。 【構成】 薄膜トランジスターの、半導体薄膜４上に第
２の絶縁膜５を形成し、第２の絶縁膜上にマスク６を形
成して１０００Å以下の厚さに部分的に蝕刻した後に、
半導体薄膜のチャンネル以外に対して水素及び価電子制
御用の不純物を含むイオン７，８の注入を行って、ソー
ス・ドレイン電極１１，１２とチャンネルとのオーム性
接触層１０を形成する
Description
【０００１】
【産業上の利用分野】本発明は、半導体工業における半
導体素子製造方法に関するものであり、特に薄膜トラン
ジスターの製造方法において、ソース・ドレイン電極と
チャンネルとのオーム性接触層の形成に関するものであ
る。
導体素子製造方法に関するものであり、特に薄膜トラン
ジスターの製造方法において、ソース・ドレイン電極と
チャンネルとのオーム性接触層の形成に関するものであ
る。
【０００２】
【従来の技術】従来の薄膜トランジスターの製造、特に
非晶質シリコン及びその化合物を用いた逆スタガー型薄
膜トランジスターの製造においては、ソース・ドレイン
電極とチャンネルとのオーム性接触層を形成する方法と
しては、１）ｎ型にドーピングされた低抵抗非晶質シリ
コン薄膜を堆積させる方法があった。
非晶質シリコン及びその化合物を用いた逆スタガー型薄
膜トランジスターの製造においては、ソース・ドレイン
電極とチャンネルとのオーム性接触層を形成する方法と
しては、１）ｎ型にドーピングされた低抵抗非晶質シリ
コン薄膜を堆積させる方法があった。
【０００３】また、２）イオンの質量分離を行った細い
イオンビームを用いて、ほう素（Ｂ）・リン（Ｐ）・砒
素（Ａｓ）などの不純物元素のみからなるイオンを非晶
質シリコン薄膜に打ち込み、チャンネルと直結したオー
ム性接触層を形成する方法（Ｓ．カルビッツァー（Ｋａ
ｌｂｉｔｚｅｒ），Ｇ．ミューラー（Ｍｕｌｌｅｒ），
Ｗ．Ｅ．スピア（Ｓｐｅａｒ），Ｐ．Ｇ．Ｌｅ コンバ
ー（Ｃｏｍｂｅｒ）：米国特許第４１６９７４０号明細
書）があった。
イオンビームを用いて、ほう素（Ｂ）・リン（Ｐ）・砒
素（Ａｓ）などの不純物元素のみからなるイオンを非晶
質シリコン薄膜に打ち込み、チャンネルと直結したオー
ム性接触層を形成する方法（Ｓ．カルビッツァー（Ｋａ
ｌｂｉｔｚｅｒ），Ｇ．ミューラー（Ｍｕｌｌｅｒ），
Ｗ．Ｅ．スピア（Ｓｐｅａｒ），Ｐ．Ｇ．Ｌｅ コンバ
ー（Ｃｏｍｂｅｒ）：米国特許第４１６９７４０号明細
書）があった。
【０００４】さらに、３）例えば水素希釈のホスフィン
（ＰＨ3）のような価電子制御用の不純物を含む気体を
放電分解し、生成したイオンを質量分離せずに大口径の
イオンビームとして、非晶質シリコン薄膜に打ち込み、
チャンネルと直結したオーム性接触層を形成する方法
（Ａ．ヨシダ（Ｙｏｓｈｉｄａ），ｅｔ．ａｌ：アイ・
イー・イー・イー エレクトロン デバイス レターズ
（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔ
ｔｅｒｓ））があった。
（ＰＨ3）のような価電子制御用の不純物を含む気体を
放電分解し、生成したイオンを質量分離せずに大口径の
イオンビームとして、非晶質シリコン薄膜に打ち込み、
チャンネルと直結したオーム性接触層を形成する方法
（Ａ．ヨシダ（Ｙｏｓｈｉｄａ），ｅｔ．ａｌ：アイ・
イー・イー・イー エレクトロン デバイス レターズ
（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔ
ｔｅｒｓ））があった。
【０００５】
【発明が解決しようとする課題】従来の技術で、ソース
・ドレイン電極とチャンネルとのオーム性接触層を形成
する方法としてｎ型にドーピングされた低抵抗非晶質シ
リコン薄膜を堆積させる方法は、ソース・ドレイン領域
以外に堆積されたｎ型の低抵抗非晶質シリコン膜を除去
しなければならず、工程が増えるという課題、及び除去
のためのエッチングの終点制御が困難であり、ｎ型の低
抵抗非晶質シリコン膜のオーバーエッチングや、エッチ
ング不足等が発生し、歩留まりを下げるという課題があ
った。また、この方法では、オーム性接触層である低抵
抗非晶質シリコン膜とチャンネル（電子の通り道）との
間に非晶質シリコン膜の膜厚分の距離があり、直列抵抗
が大きくなるという課題があった。
・ドレイン電極とチャンネルとのオーム性接触層を形成
する方法としてｎ型にドーピングされた低抵抗非晶質シ
リコン薄膜を堆積させる方法は、ソース・ドレイン領域
以外に堆積されたｎ型の低抵抗非晶質シリコン膜を除去
しなければならず、工程が増えるという課題、及び除去
のためのエッチングの終点制御が困難であり、ｎ型の低
抵抗非晶質シリコン膜のオーバーエッチングや、エッチ
ング不足等が発生し、歩留まりを下げるという課題があ
った。また、この方法では、オーム性接触層である低抵
抗非晶質シリコン膜とチャンネル（電子の通り道）との
間に非晶質シリコン膜の膜厚分の距離があり、直列抵抗
が大きくなるという課題があった。
【０００６】これに対し、質量分離を行った細いイオン
ビームを用いて、Ｂ（ほう素）・Ｐ（リン）・Ａｓ（砒
素）などの不純物元素のみからなるイオンを打ち込み、
チャンネルと直結したオーム性接触層を形成するという
方法は、以下のような課題がある。すなわち、不純物元
素のみからなる細いイオンビームを打ち込んでオーム性
接触層を形成することから、大面積の試料に対してはイ
オンビームを電気的に走査し、さらに機械的に走査する
必要があるため、装置構成が複雑となり、かつ処理時間
が長いという課題があった。
ビームを用いて、Ｂ（ほう素）・Ｐ（リン）・Ａｓ（砒
素）などの不純物元素のみからなるイオンを打ち込み、
チャンネルと直結したオーム性接触層を形成するという
方法は、以下のような課題がある。すなわち、不純物元
素のみからなる細いイオンビームを打ち込んでオーム性
接触層を形成することから、大面積の試料に対してはイ
オンビームを電気的に走査し、さらに機械的に走査する
必要があるため、装置構成が複雑となり、かつ処理時間
が長いという課題があった。
【０００７】さらに、例えば水素希釈のホスフィン（Ｐ
Ｈ3）のような不純物を含む気体を放電分解し、生成し
たイオンを質量分離せずに大口径のイオンビームとし
て、非晶質シリコン薄膜に打ち込み、チャンネルと直結
したオーム性接触層２２を形成する方法（図３）は、大
面積処理が容易であるが、以下の様な課題がある。すな
わち、半導体薄膜に直接イオンを打ち込むため、注入後
の試料を大気中に取り出して、ドーピング層の欠陥の回
復及びＰの活性化率を向上のための加熱処理などのプロ
セスを行なう場合に、イオンの注入による損傷層が直接
大気に晒されることによりドーピング層２２に酸化層２
３が形成される。この酸化層２３の形成によって、ドー
ピング層すなわちオーム性接触層２２の抵抗が大きくな
り、最終的なトランジスタの特性及び信頼性が低下する
という課題があった。
Ｈ3）のような不純物を含む気体を放電分解し、生成し
たイオンを質量分離せずに大口径のイオンビームとし
て、非晶質シリコン薄膜に打ち込み、チャンネルと直結
したオーム性接触層２２を形成する方法（図３）は、大
面積処理が容易であるが、以下の様な課題がある。すな
わち、半導体薄膜に直接イオンを打ち込むため、注入後
の試料を大気中に取り出して、ドーピング層の欠陥の回
復及びＰの活性化率を向上のための加熱処理などのプロ
セスを行なう場合に、イオンの注入による損傷層が直接
大気に晒されることによりドーピング層２２に酸化層２
３が形成される。この酸化層２３の形成によって、ドー
ピング層すなわちオーム性接触層２２の抵抗が大きくな
り、最終的なトランジスタの特性及び信頼性が低下する
という課題があった。
【０００８】
【課題を解決するための手段】薄膜トランジスターの、
半導体薄膜上に第２の絶縁膜を設け、前記第２の絶縁膜
上にマスクを形成して１０００Å以下の厚さに部分的に
蝕刻した後に、半導体薄膜のチャンネル以外に対して水
素及び価電子制御用の不純物を含むイオンの注入を行っ
て、ソース・ドレイン電極とチャンネルとのオーム性接
触層を形成する。
半導体薄膜上に第２の絶縁膜を設け、前記第２の絶縁膜
上にマスクを形成して１０００Å以下の厚さに部分的に
蝕刻した後に、半導体薄膜のチャンネル以外に対して水
素及び価電子制御用の不純物を含むイオンの注入を行っ
て、ソース・ドレイン電極とチャンネルとのオーム性接
触層を形成する。
【０００９】
【作用】半導体薄膜上に残された第２の絶縁膜をを通し
て、水素及び価電子制御用の不純物を含むイオンの注入
を行うことから、注入後の試料を大気中に取り出して他
のプロセスを行なう場合に、イオンの注入によって形成
したドーピング層が直接大気に晒されていないため、ド
ーピング層すなわちオーム性接触層が酸化せず、特性が
悪化することがない。
て、水素及び価電子制御用の不純物を含むイオンの注入
を行うことから、注入後の試料を大気中に取り出して他
のプロセスを行なう場合に、イオンの注入によって形成
したドーピング層が直接大気に晒されていないため、ド
ーピング層すなわちオーム性接触層が酸化せず、特性が
悪化することがない。
【００１０】
【実施例】以下図面を用いて本発明についてさらに詳し
く説明する。
く説明する。
【００１１】図１は、本発明に係る薄膜トランジスター
の製造方法の第１実施例の概略構成図である。ガラス等
の基体１上にゲート電極となるＣｒなどの金属薄膜２を
堆積・蝕刻して形成した後に、ゲート絶縁膜となるシリ
コン窒化膜３、チャンネルとなる非晶質シリコン薄膜
４、第２の絶縁膜となるシリコン窒化膜５を、プラズマ
ＣＶＤ法により連続形成し、レジスト６をマスクとして
シリコン窒化膜５を図１（ａ）のように蝕刻する。ここ
で蝕刻前のシリコン窒化膜５の膜厚は２５００Å、蝕刻
後のシリコン窒化膜５の膜厚は２００Å、レジスト６の
膜厚は１μｍとしている。なお、チャンネルとなる半導
体薄膜４の材料としては、非晶質シリコン以外に、微結
晶シリコンあるいは多結晶シリコンでもよい。この後に
レジスト６及びシリコン窒化膜５をマスクとし、例えば
ＰＨ3とＨ2の混合ガスの放電分解により発生するＰを含
んだイオン７及び水素イオン８を、質量分離せずに打ち
込んでドーピングし（ｂ）、半導体薄膜のチャンネル部
９以外の領域をｎ型のドーピング層１０にする。注入す
るイオンの加速電圧は３０ｋＶとしている。この注入工
程は非質量分離のイオンビ−ムによる注入であるため、
装置構成が簡易で大面積処理が可能であり、かつ処理時
間が短い。なお、蝕刻前のシリコン窒化膜５の膜厚を厚
くすることによって、先にレジスト６を除去してからイ
オンの注入を行なってもよい。この後レジスト６を除去
し、ドーピング層の欠陥の回復及びＰの活性化率を向上
のための加熱処理を行なった後、半導体薄膜及びドーピ
ング層を島分離する。この後にドーピング層、すなわち
ソース・ドレイン電極とのオーム性接触層１０，１
０’、及びゲート電極２のそれぞれに、Ａｌ等の金属薄
膜による配線１１，１２，１３を接続して、薄膜トラン
ジスターを完成させる（ｃ）。薄膜トランジスタは、チ
ャンネル部９とソース・ドレイン電極とのオーム性接触
層１０，１０’が直結しているため、直列抵抗がきわめ
て少ない。なお第２の絶縁膜５の膜厚は、注入するイオ
ンのエネルギーに依存する。例えば最大１００ｋｅＶま
での加速能力をもつ大面積処理装置を使用する場合に
は、１００ｋｅＶのＰイオンの、シリコン窒化膜中での
平均の注入深さが約１０００Åであることから、ドーピ
ング層とする半導体薄膜上の第２の絶縁膜であるシリコ
ン窒化膜５の膜厚は１０００Å以下となる。
の製造方法の第１実施例の概略構成図である。ガラス等
の基体１上にゲート電極となるＣｒなどの金属薄膜２を
堆積・蝕刻して形成した後に、ゲート絶縁膜となるシリ
コン窒化膜３、チャンネルとなる非晶質シリコン薄膜
４、第２の絶縁膜となるシリコン窒化膜５を、プラズマ
ＣＶＤ法により連続形成し、レジスト６をマスクとして
シリコン窒化膜５を図１（ａ）のように蝕刻する。ここ
で蝕刻前のシリコン窒化膜５の膜厚は２５００Å、蝕刻
後のシリコン窒化膜５の膜厚は２００Å、レジスト６の
膜厚は１μｍとしている。なお、チャンネルとなる半導
体薄膜４の材料としては、非晶質シリコン以外に、微結
晶シリコンあるいは多結晶シリコンでもよい。この後に
レジスト６及びシリコン窒化膜５をマスクとし、例えば
ＰＨ3とＨ2の混合ガスの放電分解により発生するＰを含
んだイオン７及び水素イオン８を、質量分離せずに打ち
込んでドーピングし（ｂ）、半導体薄膜のチャンネル部
９以外の領域をｎ型のドーピング層１０にする。注入す
るイオンの加速電圧は３０ｋＶとしている。この注入工
程は非質量分離のイオンビ−ムによる注入であるため、
装置構成が簡易で大面積処理が可能であり、かつ処理時
間が短い。なお、蝕刻前のシリコン窒化膜５の膜厚を厚
くすることによって、先にレジスト６を除去してからイ
オンの注入を行なってもよい。この後レジスト６を除去
し、ドーピング層の欠陥の回復及びＰの活性化率を向上
のための加熱処理を行なった後、半導体薄膜及びドーピ
ング層を島分離する。この後にドーピング層、すなわち
ソース・ドレイン電極とのオーム性接触層１０，１
０’、及びゲート電極２のそれぞれに、Ａｌ等の金属薄
膜による配線１１，１２，１３を接続して、薄膜トラン
ジスターを完成させる（ｃ）。薄膜トランジスタは、チ
ャンネル部９とソース・ドレイン電極とのオーム性接触
層１０，１０’が直結しているため、直列抵抗がきわめ
て少ない。なお第２の絶縁膜５の膜厚は、注入するイオ
ンのエネルギーに依存する。例えば最大１００ｋｅＶま
での加速能力をもつ大面積処理装置を使用する場合に
は、１００ｋｅＶのＰイオンの、シリコン窒化膜中での
平均の注入深さが約１０００Åであることから、ドーピ
ング層とする半導体薄膜上の第２の絶縁膜であるシリコ
ン窒化膜５の膜厚は１０００Å以下となる。
【００１２】図２は、従来技術、及び本発明に係る薄膜
トランジスターの製造方法の第１実施例によって作製し
た薄膜トランジスターのゲート電圧−ドレイン電流特性
である。本発明によって、ドーピング層の酸化が抑制さ
れているため、良好なｎ型のオーム性接触層が形成さ
れ、従来法による薄膜トランジスターと比較して、オフ
電流の少ない電流特性を示し、さらにオン電流も向上し
ている。
トランジスターの製造方法の第１実施例によって作製し
た薄膜トランジスターのゲート電圧−ドレイン電流特性
である。本発明によって、ドーピング層の酸化が抑制さ
れているため、良好なｎ型のオーム性接触層が形成さ
れ、従来法による薄膜トランジスターと比較して、オフ
電流の少ない電流特性を示し、さらにオン電流も向上し
ている。
【００１３】
【発明の効果】選択ドーピング、大面積処理が容易な、
非質量分離イオンの注入によって、チャンネル部と直結
したドーピング層を形成し、形成したドーピング層の欠
陥の回復及びＰの活性化率を向上のための加熱処理など
のプロセスを行なう場合に、ドーピング層が直接大気に
晒されないことから、ドーピング層が酸化されない。従
って、液晶ディスプレイなどの様に大面積基板に薄膜ト
ランジスターを作成するときにおいても、ソース・ドレ
イン電極とのオーム性接触層の特性と信頼性が向上し、
特性・信頼性の優れた薄膜トランジスターを作製するこ
とが可能となる。
非質量分離イオンの注入によって、チャンネル部と直結
したドーピング層を形成し、形成したドーピング層の欠
陥の回復及びＰの活性化率を向上のための加熱処理など
のプロセスを行なう場合に、ドーピング層が直接大気に
晒されないことから、ドーピング層が酸化されない。従
って、液晶ディスプレイなどの様に大面積基板に薄膜ト
ランジスターを作成するときにおいても、ソース・ドレ
イン電極とのオーム性接触層の特性と信頼性が向上し、
特性・信頼性の優れた薄膜トランジスターを作製するこ
とが可能となる。
【図１】本発明に係る薄膜トランジスターの製造方法の
第１実施例の工程概略図
第１実施例の工程概略図
【図２】従来技術、及び本発明に係る薄膜トランジスタ
ーの製造方法の第２実施例によって作製した薄膜トラン
ジスターの、ゲート電圧−ドレイン電流特性図
ーの製造方法の第２実施例によって作製した薄膜トラン
ジスターの、ゲート電圧−ドレイン電流特性図
【図３】従来技術に係る薄膜トランジスターの製造方法
の工程概略図
の工程概略図
１ 基体 ２ ゲート電極 ３ ゲート絶縁膜 ４ 半導体薄膜 ５ 第２の絶縁膜 ６ レジスト ７ Ｐを含んだイオン ８ Ｈ+イオン ９ チャンネル部の半導体薄膜 １０ ドーピング層（ｎ型のオーム性接触層） １１ ソース電極配線 １２ ドレイン電極配線 １３ ゲート電極配線
Claims (6)
- 【請求項１】基体上に形成された、良導性のゲート電
極、ゲート絶縁膜、半導体薄膜からなるチャンネル、及
び良導性のソース・ドレイン電極から構成される薄膜ト
ランジスターにおいて、前記半導体薄膜上に第２の絶縁
膜を設け、前記第２の絶縁膜上にマスクを形成して１０
００Å以下の厚さに部分的に蝕刻した後に、半導体薄膜
のチャンネル以外に対して水素及び価電子制御用の不純
物を含むイオンの注入を行い、ソース・ドレイン電極と
チャンネルとのオーム性接触層を形成することを特徴と
する薄膜トランジスターの製造方法。 - 【請求項２】第２の絶縁膜上のマスクを除去して、イオ
ンの注入を行うことを特徴とする請求項１記載の薄膜ト
ランジスターの製造方法。 - 【請求項３】イオンの注入後、加熱処理を行なって、ソ
ース・ドレイン電極とチャンネルとのオーム性接触層を
形成することを特徴とする請求項１記載の薄膜トランジ
スターの製造方法。 - 【請求項４】半導体薄膜を非晶質シリコン薄膜とするこ
とを特徴とする請求項１記載の薄膜トランジスターの製
造方法。 - 【請求項５】半導体薄膜を微結晶シリコン薄膜とするこ
とを特徴とする請求項１記載の薄膜トランジスターの製
造方法。 - 【請求項６】半導体薄膜を多結晶シリコン薄膜とするこ
とを特徴とする請求項１記載の薄膜トランジスターの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256192A JPH05243270A (ja) | 1992-02-28 | 1992-02-28 | 薄膜トランジスターの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256192A JPH05243270A (ja) | 1992-02-28 | 1992-02-28 | 薄膜トランジスターの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243270A true JPH05243270A (ja) | 1993-09-21 |
Family
ID=12639463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4256192A Pending JPH05243270A (ja) | 1992-02-28 | 1992-02-28 | 薄膜トランジスターの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243270A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576229A (en) * | 1994-08-30 | 1996-11-19 | Sharp Kabushiki Kaisha | Method of fabricating a thin-film transistor and liquid-crystal display apparatus |
| EP0766296A2 (en) * | 1995-09-29 | 1997-04-02 | Sony Corporation | Method of manufacturing a thin film transistor |
| CN103268891A (zh) * | 2013-03-28 | 2013-08-28 | 北京京东方光电科技有限公司 | 一种薄膜晶体管、非晶硅平板探测基板及制备方法 |
-
1992
- 1992-02-28 JP JP4256192A patent/JPH05243270A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576229A (en) * | 1994-08-30 | 1996-11-19 | Sharp Kabushiki Kaisha | Method of fabricating a thin-film transistor and liquid-crystal display apparatus |
| EP0766296A2 (en) * | 1995-09-29 | 1997-04-02 | Sony Corporation | Method of manufacturing a thin film transistor |
| EP0766296A3 (en) * | 1995-09-29 | 1998-05-13 | Sony Corporation | Method of manufacturing a thin film transistor |
| CN103268891A (zh) * | 2013-03-28 | 2013-08-28 | 北京京东方光电科技有限公司 | 一种薄膜晶体管、非晶硅平板探测基板及制备方法 |
| US9490366B2 (en) | 2013-03-28 | 2016-11-08 | Boe Technology Group Co., Ltd. | Thin film transistor, amorphous silicon flat detection substrate and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5397718A (en) | Method of manufacturing thin film transistor | |
| JP2796175B2 (ja) | 薄膜トランジスターの製造方法 | |
| US6391747B1 (en) | Method for forming polycrystalline silicon film | |
| JP2516951B2 (ja) | 半導体装置の製造方法 | |
| JPH08162433A (ja) | イオンドーピング装置のクリーニング方法 | |
| JP3377137B2 (ja) | 半導体装置及びその製造方法、並びに薄膜トランジスタ及びその製造方法、並びに液晶表示装置 | |
| JPH05243270A (ja) | 薄膜トランジスターの製造方法 | |
| JP2653312B2 (ja) | 薄膜トランジスターの製造方法 | |
| EP0142252A2 (en) | Method for producing semiconductor device | |
| US5021358A (en) | Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition | |
| JPH05175232A (ja) | 薄膜トランジスター及びその製造方法 | |
| JP3260165B2 (ja) | 薄膜素子の製造方法 | |
| JP3019405B2 (ja) | 半導体装置の製造方法 | |
| JP2753018B2 (ja) | 薄膜トランジスターの製造方法 | |
| JP3020729B2 (ja) | 半導体装置の製造方法 | |
| JP2659000B2 (ja) | トランジスタの製造方法 | |
| JP3219501B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3167445B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07273342A (ja) | 薄膜トランジスタの製造方法 | |
| JP3166263B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0258771B2 (ja) | ||
| JPH03227517A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| KR19990037326A (ko) | 박막 트랜지스터 제조 방법 및 그에 의해 제조된 박막트랜지스터 | |
| JPH02295131A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH06275642A (ja) | 薄膜トランジスタ及びその製造方法 |