JPH08162433A - イオンドーピング装置のクリーニング方法 - Google Patents

イオンドーピング装置のクリーニング方法

Info

Publication number
JPH08162433A
JPH08162433A JP6330181A JP33018194A JPH08162433A JP H08162433 A JPH08162433 A JP H08162433A JP 6330181 A JP6330181 A JP 6330181A JP 33018194 A JP33018194 A JP 33018194A JP H08162433 A JPH08162433 A JP H08162433A
Authority
JP
Japan
Prior art keywords
chamber
doping
boron
type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6330181A
Other languages
English (en)
Other versions
JP3609131B2 (ja
Inventor
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP33018194A priority Critical patent/JP3609131B2/ja
Priority to US08/567,279 priority patent/US6033973A/en
Publication of JPH08162433A publication Critical patent/JPH08162433A/ja
Application granted granted Critical
Publication of JP3609131B2 publication Critical patent/JP3609131B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412Plasma immersion ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32798Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853Hygiene
    • H01J37/32862In situ cleaning of vessels and/or internal parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/905Cleaning of reaction chamber

Abstract

(57)【要約】 【目的】 プラズマを発生させて、これを高電圧で加速
するドーピング装置のクリーニング方法に関し、特に、
硼素のクリーニング方法を提供する。 【構成】 ドーピング装置のチャンバー内にClF3
のフッ化ハロゲンを導入し、ドーピングの際に、チャン
バー内壁に付着した硼素をフッ化硼素(BF3 等)とし
て、ガス化・除去せしめる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路等を作
製する際に使用されるドーピング装置のクリーニングす
る方法に関するものである。
【0002】
【従来の技術】半導体集積回路等の作製において、半導
体中にN型やP型の不純物領域を形成する場合に、N型
やP型の導電型を呈せしめる不純物(N型不純物/P型
不純物)のイオンを高い電圧で加速して、照射・注入す
る方法が知られている。特に、イオンの質量と電荷比を
分離する方法はイオン注入法と呼ばれ、半導体集積回路
を作製する際に、広く用いられている。
【0003】それ以外にも、N/P型不純物を有するプ
ラズマを発生させ、このプラズマ中のイオンを高い電圧
によって加速し、半導体中に注入する方法が知られてい
る。この方法は、イオンドーピング法もしくはプラズマ
ドーピング法と呼ばれる。例えば、P型不純物として硼
素を注入する場合には、硼素化合物であるジボラン(B
2 6 )等の気体において、RF放電その他の方法によ
って、プラズマをを発生させ、これに高い電圧をかけ
て、硼素を有するイオンを引き出して、半導体中に照射
する。
【0004】一般に、前者は装置が複雑で高価であり、
処理できる基板面積が小さいのに対し、後者では装置が
簡単で安価であり、処理できる基板面積も大きいという
特徴を有する。このため、大面積基板を処理する必要の
あるアクティブマトリクス型液晶ディスプレー等の作製
に用いられることが考えられている。
【0005】
【発明が解決しようとする課題】しかしながら、後者の
装置では、ドーピングする元素が装置(チャンバー)の
内壁にも付着し、頻繁にチャンバー内壁をクリーニング
することが求められていた。特に、微量の不純物ドーピ
ングによって弱いN型やP型のドーピングをおこなおう
とする場合には、チャンバー内壁に付着した異種の導電
型不純物によって半導体素子の特性が大きく影響され、
実質的に微量ドーピングを再現性良くおこなうには、チ
ャンバーをこまめにクリーニングする必要があった。
【0006】クリーニングはウェットエッチングによっ
ておこなわれていた。そのため、クリーニングの度にチ
ャンバーが大気開放され、十分な真空度まで排気するの
に非常に長い時間がかかった。ドーピング装置であるの
で、チャンバーの内壁に大気成分の元素が付着している
と、ドーピングの際にそれらが混入することとなるの
で、完全に脱ガスをおこなう必要がある。このため、装
置の稼働率が低下することが問題となっていた。
【0007】以上のことから、チャンバーを大気開放す
る必要の無いドライプロセスによるクリーニング(ドラ
イ・クリーニング)が必要とされた。これまでのドライ
・クリーニングは、チャンバー内にプラズマを発生させ
ることによりスパッタもしくは化学反応により、内壁に
付着した元素を除去する方法が採用されているが、その
場合には、プラズマの広がりや、ドーピング装置自体の
プラズマの発生する部分が限られているため、チャンバ
ーの隅まで十分にクリーニングできないこととが問題で
あった。
【0008】図1は一般的なイオンドーピング装置の概
略図を示す。チャンバー1の形状は様々なものが可能で
あり、図に示すような円筒形以外のものでもよい。チャ
ンバーにはドーピングに用いるガス、例えば、図に示す
ようなジボラン(B2 6 )やフォスフィン(PH3
を供給するための配管を接続し、また、チャンバー内を
排気するための手段も設ける。ジボランやフォスフィン
は水素等で希釈して用いることが一般的である。チャン
バー内は大きく3つの領域に分けられる。すなわち、プ
ラズマソース、イオン加速領域、イオン照射領域であ
る。
【0009】チャンバー上方のプラズマソース3では、
RF放電その他の方法でプラズマを発生させる。そし
て、そこで生じたイオンをプラズマソース下のイオン加
速領域で加速する。加速されたイオンはイオン照射領域
の試料台2上の試料に照射され、不純物がドーピングさ
れる。
【0010】イオン加速領域には、図中に示すように複
数のスリット状の電極を設け、これに電圧をかけること
によって、イオンを引き出し、また、加速する。電極4
と5はイオンを引き出すためのもので、これは、電源8
によって制御される。電極5と7の間には電源9によっ
て高い電圧がかけられ、この間でイオンが加速される。
必要に応じては電源10によって電極6に逆電圧をか
け、イオンを減速することも可能である。
【0011】さて、図から明らかなように、通常のイオ
ンドーピング装置ではプラズマを発生させる領域はプラ
ズマソース3に限られており、とてもチャンバー内壁全
体にプラズマを行き渡らせることは不可能である。しか
しながら、ドーピング不純物のイオンはドーピング領域
まで達するように設計されている。しかも、イオンの流
れには指向性が少ないので、途中の内壁や電極に付着す
る可能性は非常に高い。そして、このように付着した不
純物は別のドーピングの際に、イオンでたたき出され
て、再度、試料に注入されることとなる。
【0012】このため、プラズマによるドライ・クリー
ニングは一時的なもので、定期的にウェットエッチング
によるクリーニングが必要であった。本発明は以上の問
題点に鑑みてなされたものであり、プラズマを用いない
で、チャンバー内のドライ・クリーニング、特に、硼素
のドライ・クリーニングをおこなう方法を提供する。
【0013】
【課題を解決するための手段】本発明においては、ドー
ピング後に、チャンバー内にフッ化ハロゲンを導入する
ことにより、不純物、特に硼素をエッチングすることを
特徴とする。フッ化ハロゲンとしては、ClF、ClF
3 、BrF、BrF3 、IF、IF3 の少なくとも1つ
を用いることが好ましい。特に、ClF、ClF3 はフ
ッ化作用が強く、硼素は常温でBF3 となり、気化して
除去される。ClF、ClF3 を構成する塩素、フッ素
は除去しやすい元素で、また、半導体素子の特性を悪化
させることが少ない。
【0014】本発明を実施するには、図1に示すよう
に、イオンドーピング装置のチャンバーにフッ化ハロゲ
ンガスを導入する手段を設ければよい。フッ化ハロゲン
は、窒素やアルゴン等で希釈して用いるとよい。また、
必要によっては、フッ化ハロゲンを除害する装置を設け
ればよい。なお、フッ化ハロゲンはフッ化作用が強力で
あるので、チャンバー内壁は石英のように、フッ化ハロ
ゲンに対して安定な材料を用いることが好ましい。ま
た、チャンバーや試料台には、アルミニウムのように、
フッ化ハロゲンと作用して、表面に安定な不動体を形成
する材料を用いてもよい。
【0015】
【作用】フッ化ハロゲンはフッ化力が極めて強く、硼素
はフッ化されて、BF3 という気体となる。温度を10
0℃以上に高めるとより反応性が向上する。本発明人の
研究の結果、燐もしくは砒素と硼素が混在した汚れに関
しても、硼素のみならず、燐や砒素もクリーニングでき
ることを確認したが、これが、燐や砒素がフッ化されて
蒸発するためであるのか、その他の理由のためであるの
かは未確認である。
【0016】本発明を用いれば、プラズマを用いないの
で、チャンバー内全体にわたって均一にクリーニングで
きる。また、本発明は、チャンバーにフッ化ハロゲンを
導入するだけで実施できるので、極めて簡便であり、当
然、エッチングに際しては、大気開放の必要がない。そ
のため、設備の稼働率をおとさずにクリーニングでき
る。好ましくは、ドーピングの度ごとにクリーニングを
おこなうとよい。
【0017】例えば、CMOS回路を作製するためには
燐や砒素のようなN型不純物と、P型不純物である硼素
とをドーピングする必要がある。これらのドーピングは
それぞれ別の装置でおこなってもよいが、設備の効率を
高めるためには1台の装置でおこなう方が経済的であ
る。このようなドーピングにおいては、全面にN型不純
物をドーピングしたのち、フォトレジスト等でマスクし
て、選択的に硼素をドーピングする方法が採用される。
あるいは、逆に選択的に硼素をドーピングしてから、全
面にN型不純物をドーピングしてもよい。
【0018】この場合には、硼素のドーピングされる領
域には、必ず、N型不純物がドーピングされる。しかし
ながら、N型不純物のドーピングされる領域に硼素がド
ーピングされるとは限らない。すなわち、N型不純物の
ドーピングに際しては、チャンバー内部に微量でも硼素
が存在することは好ましくない。逆に、硼素のドーピン
グに際して、チャンバー内部に微量のN型不純物が存在
することは問題ではない。なぜなら、硼素のドーピング
される領域には相当量のN型不純物が注入されているか
らである。
【0019】したがって、このような場合には、硼素の
ドーピングが終了する度に、チャンバーのクリーニング
をおこなうとよい。例えば、最初の基板でN型不純物の
ドーピングと硼素のドーピングが終了したのち、本発明
のドライ・クリーニングをおこない、チャンバー内の硼
素を除去してから、次の基板のN型不純物のドーピング
と硼素のドーピングをおこなうとよい。あるいは、最初
の基板で、硼素のドーピングをおこなった後に、チャン
バーをクリーニングして、最初の基板のN型不純物のド
ーピングと次の基板の硼素のドーピングをおこなっても
よい。
【0020】本発明においては、硼素は確実にチャンバ
ー内壁からエッチングされるので、このような順序でド
ーピングをおこなうと、N型不純物のドーピングの際に
は、硼素は存在しない。もっとも、硼素のドーピングの
際には、チャンバー内部にはN型不純物が存在するが、
硼素のドーピングされる領域には既に相当量のN型不純
物が注入されているので、チャンバー内部に存在する微
量のN型不純物は無視できる。このような手段は、特に
弱いN型領域を有するデバイス(例えば、LDD型MO
Sトランジスタ)を作製する場合には有効である。
【0021】また、フッ化ハロゲンによって、フォトレ
ジスト等の有機物がフッ化・気化できることに着目すれ
ば、以下のような、発展的な使用も可能である。すなわ
ち、最初、硼素をドーピングする部分のみを露出したフ
ォトレジストのマスクを有する基板にイオンドーピング
装置で硼素をドーピングする。その後、イオンドーピン
グ装置のチャンバーのクリーニングをおこなうために、
チャンバー内にフッ化ハロゲンガスを導入するのである
が、その際には、硼素のドーピングの終了した基板もチ
ャンバー内に残しておく。その結果、基板上のフォトレ
ジストのマスクも同時に除去できる。
【0022】その後、N型不純物のドーピングをおこな
えば、N型不純物は基板全面にドーピングされることと
なる。その際には、基板が試料台上に存在する必要はな
く、また、ドーピング装置が枚葉処理(1枚1枚しか処
理できない)方式のものであっても、チャンバー内には
複数の基板が存在してもよい。例えば、ドーピング工程
で10枚の基板を処理する場合には、硼素のドーピング
を10枚の基板について1枚1枚おこなった後、これら
の基板を同一チャンバーの別の場所にストックしてお
く。そして、チャンバーのクリーニングをおこなった
(同時に基板上のフォトレジストのマスクも除去され
る)後に、再び、基板の1枚1枚にN型不純物のドーピ
ングをおこなってもよい。
【0023】このような方式を採用すれば、基板を外部
に取り出す手間が省け、かつ、フォトレジストの除去と
イオンドーピング装置のチャンバーのクリーニングが同
時におこなえるので量産性が向上し、経済的である。
【0024】
【実施例】
〔実施例1〕 図2に本実施例を示す。本実施例はCM
OS回路を薄膜トランジスタ(TFT)によって構成し
た例である。図2の左側にはNチャネル型TFTの、右
側にはPチャネル型TFTの作製工程断面図を示す。ま
ず、基板(コーニング1737)201上に厚さ200
〜2000Åの下地酸化珪素膜202をスパッタリング
法やプラズマCVD法によって形成した。さらに、LP
CVD法やプラズマCVD法、スパッタリング法等の方
法によって、非晶質珪素膜を300〜1500Å堆積
し、これを550〜650℃、4〜48時間の窒素中、
もしくは真空中の加熱によって結晶化させた。
【0025】そして、この結晶化した珪素膜をエッチン
グして、TFT領域(活性層)を形成した。そして、ゲ
イト酸化膜として機能する厚さ500〜1500Åの酸
化珪素膜203を堆積し、多結晶珪素膜(厚さ5000
Å)によるゲイト電極204、205を形成した。そし
て、ゲイト電極をマスクとするイオンドーピング法によ
って燐の注入をおこない、低濃度のN型不純物領域20
6、207を形成した。イオンドーピング装置は図1に
示したものを用いた。ドーズ量は5×1012原子/cm
2 とした。(図2(A))
【0026】その後、Nチャネル型TFTの領域(左
側)をフォトレジスト208でマスクし、この状態で、
イオンドーピング法によって高濃度の硼素のドーピング
をおこなった。ドーピング装置は、先の低濃度のN型不
純物領域206、207を形成した際に用いたものと同
じものを用いた。ドーズ量は1×1015原子/cm2
加速電圧は65kVとした。この結果、先の燐のドーピ
ングによって、弱いN型となった不純物領域207は強
いP型に反転し、P型不純物領域209となった。(図
2(B))
【0027】ドーピング装置から基板を取り出したの
ち、ドーピング装置のチャンバー内にClF3 と窒素の
混合ガスを流した。本実施例では、チャンバー内圧力は
5torr、温度は25℃、ClF3 の流量は200s
ccm、窒素の流量は100sccmとした。本実施例
では、所定時間だけClF3 を供給した後、供給を停止
し、窒素パージをおこなった。このようにして、ドーピ
ング装置のチャンバーのクリーニングをおこなった。
【0028】一方、この間に、基板上に形成されたフォ
トレジストのマスク208を剥離した。そして、プラズ
マCVD法によって厚さ4000〜8000Åの酸化珪
素膜210を堆積した。酸化珪素膜210の厚さはゲイ
ト電極・配線の高さによって最適な値が異なる。例え
ば、本実施例のごとく、ゲイト電極・配線の高さが50
00Åの場合には、その1/2〜2倍の2500Å〜1
μmが好ましい。本実施例では、5000Åとした。こ
の成膜工程においては、平坦部での膜厚の均一性ととも
に、ステップカバレージが良好であることも要求され
る。その結果、ゲイト電極・配線の側面部の酸化珪素膜
の厚さは、図2(C)に点線で示す分だけ厚くなってい
る。(図2(C))
【0029】次に、公知のRIE法による異方性ドライ
エッチングをおこなうことによって、この酸化珪素膜2
10のエッチングをおこなった。このエッチングはゲイ
ト絶縁膜203との境界までエッチングが達した時点で
終了した。このようなエッチングの終点に関しては、例
えば、ゲイト絶縁膜203のエッチングレートを、酸化
珪素膜210のものに比較して小さくすることによって
制御可能である。以上の工程によって、ゲイト電極・配
線の側面には概略三角形状の絶縁物(サイドウォール)
211、212が残った。(図2(D))
【0030】その後、再び、イオンドーピング法によっ
て、燐を導入した。このときのドーピング装置は、本発
明のクリーニングが終了した状態である。この場合のド
ーズ量は、図2(A)の工程のドーズ量より1〜3桁多
く、かつ、図2(B)の工程のドーズ量の1/10〜2
/3が好ましい。本実施例では、最初の燐のドーピング
のドーズ量の100倍の5×1014原子/cm2 とし
た。しかし、これは図2(B)の工程の硼素のドーズ量
の半分である。加速電圧は80kVとした。この結果、
高濃度の燐が導入された領域(ソース/ドレイン)21
3が形成され、また、サイドウォールの下部には低濃度
不純物領域(LDD)214が残された。
【0031】一方、Pチャネル型TFTの領域(図の右
側)にも燐がドーピングされたのであるが、先にドーピ
ングされた硼素の濃度が燐の2倍であるのでP型のまま
であった。Pチャネル型TFTのP型領域は見掛け上、
サイドウォールの下の領域216とその外側(チャネル
形成領域の反対側)の領域215の2種類存在するよう
に思えるが、電気的特性の面からは両者には大した差が
見られなかった。(図2(E))
【0032】ドーピング工程の終了した後、600℃で
熱アニールするとにより、不純物の活性化をおこなっ
た。そして、全面に層間絶縁物217として、CVD法
によって酸化珪素膜を厚さ3000Å形成し、TFTの
ソース/ドレインにコンタクトホールを形成し、アルミ
ニウム配線・電極218を形成した。以上の工程によっ
て、Nチャネル型およびPチャネル型TFTよりなるC
MOS回路が完成された。(図2(F))
【0033】本実施例では、ゲイト電極・配線にサイド
ウォールを設けることにより、LDD214を設け、N
チャネル型TFTのホットキャリヤ注入による劣化を低
減することができた。しかし、LDDはソース/ドレイ
ンに対して直列に挿入された寄生抵抗であるので、動作
速度が落ちてしまうという問題があった。したがって、
モビリティーが小さく、ホットキャリヤによる劣化の少
ないPチャネル型TFTでは、本実施例のようにLDD
が存在しないほうが望ましい。なお、ゲイト配線を2層
目配線が横断する部分でもサイドウォールの存在によっ
て段差が緩和され、断線はほとんど見られなかった。
【0034】〔実施例3〕 本実施例を図3を用いて説
明する。本実施例もCMOS回路をTFTを用いて構成
した例である。まず、基板(コーニング7059)30
1上に下地酸化膜302として厚さ2000Åの酸化珪
素膜を形成した。そして、プラズマCVD法やLPCV
D法によって非晶質もしくは結晶性の珪素膜を300〜
1500Å、好ましくは500〜1000Å形成した。
結晶性珪素膜を得るには、非晶質珪素膜を形成した後、
レーザーもしくはそれと同等な強光を照射する(光アニ
ール)か、500℃以上の温度で長時間の熱アニールを
おこなえばよい。
【0035】熱アニールによって結晶化させたのち、光
アニールをおこなって、さらに結晶性を高めてもよい。
また、熱アニールによる結晶化の際に、特開平6−24
4103、同6−244104に記述されているよう
に、ニッケル等の珪素の結晶化を促進させる元素(触媒
元素)を添加してもよい。
【0036】次に、珪素膜をエッチングして、Nチャネ
ル型TFT用領域303、Pチャネル型TFT用領域3
04を形成した。さらに、酸素雰囲気中でのスパッタ法
によって、厚さ500〜2000Åの酸化珪素のゲイト
絶縁膜305を形成した。ゲイト絶縁膜の形成方法とし
ては、プラズマCVD法を用いてもよい。
【0037】本発明においてはゲイト絶縁膜は耐圧が十
分に高いことが好ましい。これは、後の陽極酸化工程の
際に、ゲイト電極とシリコン活性層の間に高い電界が印
加されるためである。したがって、プラズマCVD法に
よって得られる酸化珪素膜によってゲイト絶縁膜を形成
する場合には、原料ガスとして、一酸化二窒素(N
2O)もしくは酸素(O2 )とモンシラン(SiH4
を用いることが好ましかった。
【0038】その後、厚さ2000Å〜5μm、好まし
くは2000〜6000Åのアルミニウム膜(0.1〜
0.5重量%のスカンジウムを含有する)をスパッタ法
によって基板全面に成膜した。そして、その表面を陽極
酸化することにより、厚さ100〜300Åの酸化アル
ミニウム膜(図示せず)を形成した。酸化アルミニウム
膜の存在により、フォトレジストとの密着性が良く、ま
た、フォトレジストからの電流のリークを抑制すること
により、後の陽極酸化工程において、多孔質陽極酸化物
を側面のみに形成するうえで有効であった。
【0039】そして、フォトレジスト(例えば、東京応
化製、OFPR800/30cp)をスピンコート法に
よって形成した。これをパターニング、エッチングし
て、ゲイト電極308、309を形成した。エッチング
に用いたフォトレジストのマスク306、307はその
まま残した。(図3(A))
【0040】次に、フォトレジストのマスクを付けたま
まゲイト電極(Nチャネル型TFT用ゲイト電極)30
8のみに電流を通じ、多孔質陽極酸化をおこない、ゲイ
ト電極308の側面に多孔質陽極酸化物310を形成し
た。陽極酸化は、3〜20%のクエン酸もしくはショウ
酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いておこ
ない、10〜30Vの一定電流をゲイト電極に印加すれ
ばよい。本実施例ではpH=0.9〜1.0のシュウ酸
溶液(30℃)中で電圧を10Vとし、20〜80分、
陽極酸化した。陽極酸化物の厚さは陽極酸化時間によっ
て制御した。このような酸性溶液において陽極酸化をお
こなうと多孔質の陽極酸化物が生成する。本実施例では
多孔質陽極酸化物の厚さは3000〜10000Å、例
えば、5000Åとした。
【0041】一方、電流を通じなかったゲイト電極30
9(Pチャネル型TFT用ゲイト電極)には、陽極酸化
物は形成されなかった。(図3(B)) さらに、フォトレジストのマスク308、309を剥離
し、酒石酸のアンモニア溶液(pH=6.9〜7.1)
に基板を浸し、ゲイト電極305、309に電流を流し
て、バリヤ型の陽極酸化をおこなった。陽極酸化の条件
は特開平5−267667に示される条件を使用した。
この結果、ゲイト電極の側面と上面に緻密なバリヤ型陽
極酸化物被膜311、312が厚さ1200Å形成され
た。(図3(C))
【0042】このようにほぼ中性の溶液での陽極酸化に
よって得られる陽極酸化物は緻密で硬く、耐圧も高い。
耐圧は陽極酸化時に印加した最高電圧の70%以上であ
る。このような陽極酸化物はバリヤ型陽極酸化物と呼ば
れる。そして、Nチャネル型TFTを形成する領域をフ
ォトレジストのマスク313によって被覆し、イオンド
ーピング法によって、硼素を注入した。加速電圧は65
kV、ドーズ量は1×1015原子/cm2 とした。(図
3(D))
【0043】ドーピング終了後、基板をドーピング装置
チャンバーに残したまま、1torrの圧力において、
ClF3 を流した。ClF3 の流量は500sccmと
した。また、基板は100℃に加熱した。このようにし
て、フォトレジストのマスク313をアッシング(灰
化)したが、基板が加熱されていたために、反応が活発
で、常温の場合に比較して、アッシング時間が1/3〜
1/5と大幅に短縮できた。また、同時にドーピング装
置のチャンバー内壁に付着していた硼素をも除去でき
た。
【0044】次に、ドーピング装置から基板を取り出
し、ドライエッチング装置に移した。そして、ゲイト電
極の周囲のバリヤ型陽極酸化物311、312および多
孔質陽極酸化物310をマスクとしてドライエッチング
法によって酸化珪素膜305をエッチングした。多孔質
陽極酸化物310の下の酸化珪素膜はエッチングされず
に残った。
【0045】さらに、燐酸、酢酸、硝酸の混合溶液(ア
ルミ混酸)を用いて多孔質陽極酸化物のみをエッチング
した。アルミ混酸はアルミニウムや多孔質陽極酸化物は
エッチングするが、バリヤ型陽極酸化物被膜311、3
12はほとんどエッチングしない。本実施例では、ゲイ
ト電極の周囲はバリヤ型陽極酸化物被膜で覆われている
ので、この工程でゲイト電極308、309には何ら変
化がなかった。
【0046】その後、蓋谷、基板をイオンドーピング装
置に戻し、Nチャネル型TFTの珪素領域303に燐を
導入した。ここでは、ドーピングは2段階に分けておこ
なった。まず、10〜30keVの比較的低い加速電圧
で5×1014原子/cm2 の比較的高いドーズ量で燐イ
オンを注入した。この際には、加速電圧が低いため、イ
オンの侵入深さが浅く、シリコンが露出している領域3
15を中心として燐が注入された。なお、この際、P型
領域314にも燐がドーピングされるが、既にそれを打
ち消すだけの硼素がドーピングされているので、P型領
域314はP型のままである。
【0047】次に、60〜95keVの比較的高い加速
電圧で1×1012〜1×1014原子/cm2 の比較的低
いドーズ量で燐イオンを注入した。この際には、加速電
圧が高いため、イオンが深くまで侵入し、ゲイト絶縁膜
で覆われている領域316にも燐が注入された。この結
果、高濃度の燐がドーピングされた領域315と低濃度
の燐がドーピングされた領域(すなわちLDD)316
が形成された。(図3(E))
【0048】ドーピングされた不純物の活性化はレーザ
ーを用いておこなった。レーザーとしては、KrFエキ
シマーレーザー(波長248nm、パルス幅20nse
c)を用いた。レーザーのエネルギー密度は200〜4
00mJ/cm2 、好ましくは250〜300mJ/c
2 とした。この結果、N型およびP型領域が活性化さ
れた。特に、N型領域315、P型領域314のシート
抵抗は200〜800Ω/□であった。
【0049】その後、全面に層間絶縁物316として、
プラズマCVD法によって酸化珪素膜を厚さ3000〜
6000Å形成した。これは、窒化珪素膜あるいは酸化
珪素膜と窒化珪素膜の多層膜であってもよい。そして、
層間絶縁物316にコンタクトホールを形成し、チタン
の電極・配線317を形成した。(図3(F))
【0050】
【発明の効果】本発明によって、半導体集積回路作製に
用いるイオンドーピング装置のクリーニングが実に簡便
におこなえるようになった。そのため、得られる半導体
素子も異種元素による汚染が減少し、好ましい特性のも
のが、高い歩留りで得られるようになった。本発明によ
ってもたらされる効果は上述の通りである。実施例で
は、TFTを中心に説明したが、通常の半導体集積回路
においても同様な効果が期待できることは明らかであろ
う。このように本発明は工業上、有益なものである。
【図面の簡単な説明】
【図1】 本発明に用いるイオンドーピング装置の概略
を示す。
【図2】 実施例1によるTFTの作製工程断面図を示
す。
【図3】 実施例2によるTFTの作製工程断面図を示
す。
【符号の説明】
1 イオンドーピング装置のチャンバー 2 試料台 3 プラズマソース 4〜7 電極 8〜10 電源

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 放電によって生じた硼素を有するプラズ
    マを高電圧で加速することによって、硼素を半導体中に
    注入するドーピング装置において、 該ドーピング装置のチャンバー内にフッ化ハロゲンを有
    する気体を流すことにより、チャンバー内壁に付着した
    硼素を除去することを特徴とするイオンドーピング装置
    のクリーニング方法。
  2. 【請求項2】 請求項1において、フッ化ハロゲンはC
    lF、ClF3 、BrF、BrF3 、IF、IF3 の少
    なくとも1つであることを特徴とすることを特徴とする
    イオンドーピング装置のクリーニング方法。
  3. 【請求項3】 請求項1において、硼素を有するプラズ
    マはジボランを有する気体の放電によって得られる。照
    射することによってなされることを特徴とすることを特
    徴とするイオンドーピング装置のクリーニング方法。
JP33018194A 1994-12-06 1994-12-06 イオンドーピング装置のクリーニング方法 Expired - Fee Related JP3609131B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP33018194A JP3609131B2 (ja) 1994-12-06 1994-12-06 イオンドーピング装置のクリーニング方法
US08/567,279 US6033973A (en) 1994-12-06 1995-12-05 Ion doping device and method of cleaning ion doping system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33018194A JP3609131B2 (ja) 1994-12-06 1994-12-06 イオンドーピング装置のクリーニング方法

Publications (2)

Publication Number Publication Date
JPH08162433A true JPH08162433A (ja) 1996-06-21
JP3609131B2 JP3609131B2 (ja) 2005-01-12

Family

ID=18229738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33018194A Expired - Fee Related JP3609131B2 (ja) 1994-12-06 1994-12-06 イオンドーピング装置のクリーニング方法

Country Status (2)

Country Link
US (1) US6033973A (ja)
JP (1) JP3609131B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431913B1 (ko) * 1998-03-27 2004-05-20 액셀리스 테크놀로지스, 인크. 이온 소오스의 공정중 세정을 위한 시스템 및 방법
KR100765619B1 (ko) * 2006-07-19 2007-10-09 동부일렉트로닉스 주식회사 반도체 제조용 이온주입장비의 오염된 표면 제거 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3801730B2 (ja) 1997-05-09 2006-07-26 株式会社半導体エネルギー研究所 プラズマcvd装置及びそれを用いた薄膜形成方法
JP4001662B2 (ja) 1997-06-27 2007-10-31 株式会社半導体エネルギー研究所 シリコンの洗浄方法および多結晶シリコンの作製方法
KR100253089B1 (ko) * 1997-10-29 2000-05-01 윤종용 반도체소자 제조용 화학기상증착장치 및 이의 구동방법, 그 공정챔버 세정공정 레시피 최적화방법
US6875674B2 (en) 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
CN100378551C (zh) * 2001-10-22 2008-04-02 三星电子株式会社 液晶显示器及其制造方法
US7791047B2 (en) * 2003-12-12 2010-09-07 Semequip, Inc. Method and apparatus for extracting ions from an ion source for use in ion implantation
US20080223409A1 (en) * 2003-12-12 2008-09-18 Horsky Thomas N Method and apparatus for extending equipment uptime in ion implantation
WO2005060602A2 (en) * 2003-12-12 2005-07-07 Semequip, Inc. Controlling the flow of vapors sublimated from solids
US7741621B2 (en) * 2004-07-14 2010-06-22 City University Of Hong Kong Apparatus and method for focused electric field enhanced plasma-based ion implantation
US7819981B2 (en) * 2004-10-26 2010-10-26 Advanced Technology Materials, Inc. Methods for cleaning ion implanter components
EP1866074A4 (en) * 2005-03-16 2017-01-04 Entegris Inc. System for delivery of reagents from solid sources thereof
US7879701B2 (en) * 2005-06-30 2011-02-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR100649879B1 (ko) 2005-11-14 2006-11-27 동부일렉트로닉스 주식회사 이온 주입기의 세정 방법
JP2010503977A (ja) * 2006-04-26 2010-02-04 アドバンスト テクノロジー マテリアルズ,インコーポレイテッド 半導体処理システムの洗浄方法
KR100769833B1 (ko) * 2006-08-14 2007-10-23 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US20080142039A1 (en) * 2006-12-13 2008-06-19 Advanced Technology Materials, Inc. Removal of nitride deposits
CN101981661A (zh) 2008-02-11 2011-02-23 高级技术材料公司 在半导体处理系统中离子源的清洗
JP5813536B2 (ja) * 2012-03-02 2015-11-17 株式会社東芝 イオン源
CN108962734B (zh) * 2018-06-27 2021-01-01 武汉华星光电半导体显示技术有限公司 一种多晶硅半导体层的制备方法、薄膜晶体管及制备方法
US11721541B2 (en) * 2021-03-03 2023-08-08 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement formation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498953A (en) * 1983-07-27 1985-02-12 At&T Bell Laboratories Etching techniques
JP3457052B2 (ja) * 1994-03-29 2003-10-14 関東電化工業株式会社 クリーニングガス組成物
US5563095A (en) * 1994-12-01 1996-10-08 Frey; Jeffrey Method for manufacturing semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431913B1 (ko) * 1998-03-27 2004-05-20 액셀리스 테크놀로지스, 인크. 이온 소오스의 공정중 세정을 위한 시스템 및 방법
KR100765619B1 (ko) * 2006-07-19 2007-10-09 동부일렉트로닉스 주식회사 반도체 제조용 이온주입장비의 오염된 표면 제거 방법

Also Published As

Publication number Publication date
US6033973A (en) 2000-03-07
JP3609131B2 (ja) 2005-01-12

Similar Documents

Publication Publication Date Title
JPH08162433A (ja) イオンドーピング装置のクリーニング方法
US5580792A (en) Method of removing a catalyst substance from the channel region of a TFT after crystallization
US6017823A (en) Method of forming a MOS field effect transistor with improved gate side wall insulation films
US5580800A (en) Method of patterning aluminum containing group IIIb Element
JPH06232158A (ja) 薄膜トランジスタ及びその作製方法
US5130266A (en) Polycide gate MOSFET process for integrated circuits
US6020111A (en) Method of manufacturing semiconductor device with patterned lamination of Si film and metal film
US6228728B1 (en) Method of fabricating semiconductor device
JPH0785470B2 (ja) デバイスの製造方法
JPH0729986A (ja) 半導体装置およびその製造方法
KR100488959B1 (ko) 다결정 실리콘 박막트랜지스터의 제조 방법
US5770486A (en) Method of forming a transistor with an LDD structure
JPH04340725A (ja) 薄膜トランジスタの製造方法
JP3512547B2 (ja) 薄膜トランジスタの製造方法
JPH06132243A (ja) 半導体素子の製造方法
KR100770499B1 (ko) 게이트 산화막 제조 방법
JPH08162403A (ja) 有機物マスクのアッシング方法
JP3260165B2 (ja) 薄膜素子の製造方法
JP2005277371A (ja) 半導体装置の製造方法
JP4337554B2 (ja) 半導体装置の製造方法
JP3261444B2 (ja) 半導体薄膜の製造方法
JPH03173131A (ja) 半導体装置の製造方法
JPH0869994A (ja) 半導体装置の製造方法
JP3316203B2 (ja) 半導体素子の作製方法
JP3334629B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041013

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101022

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101022

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111022

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111022

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121022

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121022

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees