JP2659000B2

JP2659000B2 - トランジスタの製造方法

Info

Publication number: JP2659000B2
Application number: JP7328613A
Authority: JP
Inventors: 孝平尾; 謙太郎瀬恒; 哲久吉田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-12-18
Filing date: 1995-12-18
Publication date: 1997-09-30
Anticipated expiration: 2012-09-30
Also published as: JPH08213333A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】近年のＯＡ化・情報化にとも
ない民生用あるいは産業用を問わず情報の入力装置およ
び表示装置の大型化が必須となりつつある。特に入力装
置としての密着型薄膜イメージセンサや表示装置として
の液晶ディスプレイ等では、情報量の増加に伴なって大
面積化や高速処理が要望されるようになってきた。これ
らの装置は光センサ及び薄膜トランジスタなどから構成
され、これらの大面積および低コストプロセスの開発が
強く望まれる。

【０００２】

【従来の技術】上述の光センサの構成材料としては主と
して非晶質シリコンが用いられ、また薄膜トランジスタ
の構成材料としては非晶質シリコンとともに多結晶シリ
コンが用いられている。非晶質シリコンを用いた光セン
サや薄膜トランジスタの電極コンタクト部やソース・ド
レイン領域の形成には高濃度で低抵抗の浅い（〜２００
Å）不純物導入層の形成が不可欠で、従来はこれをプラ
ズマ化学的気相成長法（Ｐ−ＣＶＤ）を用いて形成して
いたが不純物を導入した薄膜の堆積後に不必要な領域を
写真蝕刻法により除去する必要があり、加えて通常行わ
れる有機感光材料を用いた選択的な不純物導入層の形成
は不可能であった。

【０００３】第９図に従来のＰ−ＣＶＤ法を用いて大面
積用の逆スタガ構造の非晶質シリコン薄膜トランジスタ
を作製するプロセスを示す。絶縁基板１００上に、Ｃｒ
等の金属ゲート電極１０１，ゲート絶縁膜である窒化シ
リコン膜１０２，能動層となる非晶質シリコン膜１０
３，パッシベーションとなる窒化シリコン１０４を第９
図Ａに示す如く形成した後、全面にソース・ドレイン領
域形成用のｎ⁺ 非晶質シリコン膜１０５を全面に堆積
した後（第９図Ｂ）、ソース・ドレイン領域を残し、写
真蝕刻法で層１０５を選択的にエッチング除去するか、
第９図Ｃの構造を形成するプロセスとして第９図Ａの構
成を形成するかわりにゲート絶縁膜１０２，非晶質シリ
コン１０３，パッシベーション膜１０４を連続的に形成
した後、パッシベーション膜１０４を第９図Ａの如く形
成した後第９図Ｂの如く全面にＰ−ＣＶＤ法でｎ⁺非晶
質シリコンを形成し、写真蝕刻法で第９図Ｃの如くバタ
ーン形成する事もある。しかる後金属電極６を形成する
事により、非晶質シリコン薄膜トランジスタが形成され
る（第９図Ｄ）。

【０００４】

【発明が解決しようとする課題】一般に単結晶シリコン
基板を用いた通常の半導体集積回路におけるＭＯＳトラ
ンジスタのソース・ドレインの形成にはイオン注入法が
適用されるが、大面積基板上への形成が容易な非晶質シ
リコンは、通常のイオン注入で必要な熱処理を行うこと
ができず、第９図のごとくｎ⁺非晶質シリコン層１０５
の形成および選択除去という手間のいる工程が必要とな
り、工程の増加をもたらしている。すなわち、非晶質シ
リコンを用いた薄膜トランジスタの形成には、イオン注
入法は不純物導入後の活性化と欠陥除去のため高温の熱
処理を必要とする等のため不適当である。また、第９図
の方法では、ソース・ドレイン用のｎ⁺膜１０５は膜１
０３上に堆積されるため、ゲート絶縁膜１０２と能動層
となるシリコン膜１０３界面のチャンネル領域１０７と
ソース・ドレイン間の距離が大きくこの間の抵抗が大き
く、トランジスタ特性が悪くなる欠点があった。

【０００５】

【課題を解決するための手段】本発明は、このような問
題を解決することのできるトランジスタの製造方法を提
供するものであって、大面積基板の形成が容易である多
結晶あるいは非晶質シリコン薄膜が形成された基板を用
いて、不純物層の堆積工程がなく工程数の少ない薄膜ト
ランジスタの製造方法を提供することを目的としてい
る。また、チャンネル領域と、ソース・ドレイン間の抵
抗が少ないトランジスタの製造方法を提供することを目
的としている。さらに、大面積基板に対して均一な処理
を短時間で行えるトランジスタの製造方法を提供するこ
とを目的としている。

【０００６】上記目的を達成するために本発明は、絶縁
基板上に、チャンネル部とソース、ドレイン部となるシ
リコン膜を形成した後、前記シリコン膜上に形成したマ
スクを用いて前記シリコン膜のソース及びドレイン領域
となるべき領域に、プラズマ空間中で形成された周期律
表III又はＶ族元素イオンを含む不純物イオン及び水素
イオンをプラズマ空間中から引出して同時に照射して前
記ソース、ドレイン領域のを形成するトランジスタの製
造方法を提供する。

【０００７】本発明のプロセス技術は、不純物元素イオ
ンと同時に水素イオンを基板に導入するため、大面積に
集積された非晶質シリコン及び多結晶シリコン等への不
純物注入を容易かつ確実に行える。すなわち本発明に用
いる技術は高周波プラズマ空間中から不純物元素イオン
及び水素イオンを引き出して、これを低電圧加速により
所定の温度に加熱した基板にイオンをシャワー状に照射
して不純物導入（ドーピング）を行うプラズマプロセス
技術（イオンシャワードーピング技術）を用い、この技
術により半導体ＬＳＩプロセスで使用されている自己整
合技術が大面積に対しても応用でき、素子を高性能化
し、かつプロセスを簡略化することが可能となり、多結
晶シリコン，非晶質シリコン薄膜トランジスタのソース
・ドレイン領域の形成，浅い電極領域の形成，ｐ，ｎ任
意の選択ドーピング等が容易に行え、薄膜トランジスタ
の製造にも好適となる。そして、特に非晶質シリコンの
場合、非晶質シリコンへの不純物注入と同時に水素イオ
ンが注入され、不純物注入時に誘起される欠陥を補償す
ることができるため、熱処理温度は、非結晶シリコンが
結晶化しない低温で行うことができ、良質な不純物導入
層や接合の形成が可能となる。

【０００８】

【発明の実施の形態】まず、本発明に用いる技術の概略
を述べる。第１図はこのイオンシャワードーピング技術
の概念図である。例えば石英管よりなる真空容器１，外
部に印加した高周波電力用電極２，電磁石３にて形成さ
れる外部磁場を備え、真空容器１中に導入された例えば
Ｈ₂希釈ＰＨ₃ガスを電磁界励起し、発生したリンイオン
４，水素イオン５を加速し、基板台６におかれた試料１
０にマスク７を用いて選択ドーピングする。

【０００９】なお試料１０は絶縁基板８上に形成された
非晶質シリコン半導体層９である。１０は中性分子を示
す。

【００１０】イオンシャワードーピングのための装置は
第２図に示すように、１３．５６メガヘルツ（１メガ＝
１０⁶）の高周波電力と磁場を放電室に印加して、励起
したプラズマ中のイオンを１〜１０キロボルトの電圧で
処理室に引き出し、所定の温度に加熱した大面積集積素
子１０（第１図の試料）にイオンをシャワー状に照射す
るものである。この装置は、イオンの発生を高周波電力
を利用して行っているため、均一なブラズマを作成で
き、大面積にわたって一括処理することが可能であり、
更に、磁場印加による大電流のイオンビームが得られる
ため、非晶質シリコンを用いたＡ４サイズに集積した薄
膜トランジスタへの不純物注入の際に、処理時間もおよ
そ１分程度とすることが可能となる。また装置構成もイ
オン注入装置と比較して非常に簡便なものとなってい
る。１は真空容器を構成する石英管で、ガス導入管１２
から導入された例えば水素希釈で２％のＰＨ₃ガスを真
空ポンプで排気しつつ例えば１０^-4Torr台に維持し、石
英管１の外部に設置された高周波電極２及び電磁石３に
より励起放電し少なくともリンイオン４及び水素イオン
５を含むプラズマを形成する。処理時間、注入量によっ
ては磁場を印加しなくてもよい。１３は塩化ビニルを用
い放電室と基板台１４を含むチャンバー１５とを絶縁す
る絶縁体フランジである。電極１６は石英管を真空シー
ルするとともに直流電圧（１〜１０KV）印加される。１
７は別の電極で現装置では、電極１６と同電位に保たれ
ているがもちろん電極１６に対し正電圧を印加してもよ
い。１８は基板台１４を加熱する交流電源で、基板台１
４上に大面積集積素子１０を形成すべき試料を置く。素
子の材料、構成によっては、この加熱手段を用いなくて
もよい。１９は真空フランジ、２０はヒーター、２１は
開口部、２２は電離真空計である。

【００１１】この装置の特長は、１）Ａ４サイズのような大面積集積素子へのドーピング
が可能である２）装置構成は極めて簡単で低価格である。（イオン注
入装置の約1/3以下）３）磁場を印加した高効率イオン化方式を用いているた
め、大電流イオンビームが得られ、ドーピングをＡ４サ
イズで約１分と短時間で行うことが可能である。

【００１２】４）加速エネルギーが１０KeV以下でイオ
ンの照射を行うことができ、高濃度の浅いドーピング層
（〜２０nm）を形成することが可能である５）有機感光材料等のマスクを用いた選択的なドーピン
グが可能なため、特に非晶質シリコンデバイスにおける
プロセスの簡略化や新規構造デバイスの製造が可能であ
る。

【００１３】この新規プラズマプロセス技術により、薄
膜トランジスターを集積化した大面積長尺デバイスの量
産化が容易となり、ＯＡ機器・画像処理端末機器等の入
力及び表示用のキーデバイスを作成するための重要な基
本技術になる。

【００１４】次表にドーピング技術比較表を示す。

【００１５】

【表１】

【００１６】さらに第３図に示すように任意の領域にｐ
型・ｎ型の任意の伝導層を形成する選択ドーピングが浅
く行えるため、非晶質シリコンデバイスの応用領域を飛
躍的に拡大することが可能となる。第３図Ａは従来のイ
オン注入法、第３図Ｂは本実施例のイオンシャワー方式
を模式的に示したものである。第３図Ａの場合、不純物
イオンのみを半導体薄膜に注入しており、不純物の注入
の際に元素どうしの結合が切れて欠陥が発生し、その数
は１個の不純物イオンに対し、数百と考えられる。

【００１７】これに対し第３図Ｂの場合も同様に欠陥が
発生すると思われる。しかしながら、本実施例のイオン
シャワー方式の場合は不純物イオンとともに水素イオン
も注入され、この水素イオンが不純物イオンの注入に伴
って生じた欠陥を補償する役目を果たすものと思われ
る。

【００１８】特に半導体薄膜が非晶質シリコンの場合、
初めから薄膜中に水素は導入されており、欠陥の補償の
役目を果たすと思われるが、１個の不純物イオンの導入
により発生する欠陥の数が多いため、初めから薄膜中に
含まれていた水素だけでは十分に欠陥を補償できず、不
純物イオン注入の際に水素イオンも同時に注入してやる
と、欠陥を十分に補償することができる。これにより、
後の熱処理工程を低温で行うことが可能となる。

【００１９】なお、薄膜９が非晶質シリコンの場合、第
３図Ａのイオン注入法は、イオン注入後の必要な熱処理
を行おうとすると、非晶質シリコンが結晶化してしまう
温度になってしまうため、適用不可能である。これに対
し、第３図Ｂのイオンシャワー方式では、不純物イオン
と共に水素イオンを用いてドーピングを行っているた
め、イオンシャワー終了後の熱処理工程が、非晶質シリ
コンが結晶化しない温度で行える。したがって、イオン
シャワー方式は、非晶質シリコンに対しても適用可能で
ある。

【００２０】次に、上記装置を使用して、非晶質シリコ
ンを用いた薄膜トランジスタの作成に応用する場合につ
いて説明する。

【００２１】第４図Ａに於いて８はガラス基板で３０は
Ｃｒ等の金属ゲート電極で例えばチャネル長１０μであ
る。３１はゲート絶縁膜ＳｉＨ₄ガスとＮＨ₃ガスの混合
ガスを用いてＰ−ＣＶＤ法で基板温度３００℃で約３０
００ÅのＳｉＮ膜を形成する。９はトランジスタの能動
層すなわちチャンネル部とソース・ドレイン部となる非
晶質シリコン基板温度２５０℃で約１０００Å形成す
る。３２はパッシベーション膜で同様にＰ−ＣＶＤで基
板温度２５０℃で約３０００ÅのＳｉＮ膜を形成する。
しかる後感光性樹脂被膜を塗布した後、第４図Ｂに示す
ようにパッシベーション膜３２を写真蝕刻し一部を残
す。このときのチャネル長方向の寸法は例えば５μとす
る。

【００２２】しかる後残された膜３２をマスクとして、
前述のイオンシャワードーピング技術を用いて非晶質シ
リコンに不純物導入をする。まずｎ型の不純物導入の場
合について述べる。放電室に水素希釈のＰＨ₃ガスを導
入放電する。このときの放電条件の例として外部高周波
電力は２〜１０Ｗ外部磁場５０ガウス，真空度は５×１
０^-4Torrであった。又水素希釈のＰＨ₃濃度として０．
５％の場合、放電室の出口から約１５cm離れた位置で、
３．５ＫｅＶで加速されたイオンシャワー３２を非晶質
シリコン９に基板温度３００℃で照射したとき不純物の
導入と同時に非晶質シリコンのエッチングが生じた。Ｐ
Ｈ₃濃度が２％のときにはドーピングが主でエッチング
はほとんど観測されなかった。又ＰＨ₃濃度が、１０％
では非晶質シリコン膜上にＰの堆積が生じた。非晶質シ
リコン９の厚さが１０００Åのときイオン加速エネルギ
ーが３．５ＫｅＶのときはＰのドーピング深さ（投影飛
程）が約５０Åのため分布の広がりを考えてもソース・
ドレイン領域部の非晶質シリコン膜の表面領域にのみ高
濃度層３４（点線より上）が形成されることになる。非
晶質シリコンの厚さを薄く例えば５００Åとしイオンの
加速エネルギーを１０ＫｅＶ，ピーク濃度を１０²⁰／cm
³としたとき、非晶質シリコン９の深さ５００Åのとこ
ろでの濃度は１０¹⁵／cm³となる。

【００２３】第４図Ｂに続き第４図Ｃに示す如く非晶質
シリコンを９のトランジスタ部以外除去した後、ソース
・ドレイン電極３５，３６を形成する。

【００２４】以上の方法により、プロセス工程の著しい
簡略化，大面積化が容易になるだけでなく、第５図に示
すごとくソース及びドレイン高濃度領域層３４とチャネ
ル３７間の非晶質シリコンの高抵抗領域が少なくなる。
すなわち、非晶質シリコン９にｌ₁の深さのソース領域
が形成され、ソース，チャンネル間距離がｌ₂と短くで
き、抵抗Ｒを小さくできる。

【００２５】従来は非晶質シリコンに対し、イオン注入
を行った後、必要な熱処理を行おうとすると、非晶質シ
リコンが結晶化してしまう温度になってしまうため、イ
オン注入ではソース領域を形成できなくなる。そこで、
非晶質シリコン９の上にソースを堆積形成することにな
り、抵抗Ｒを小さくできなかった。しかし、本発明のイ
オンシャワー方式では、不純物イオンと共に水素イオン
を用いてドーピングを行っているため、イオンシャワー
終了後の熱処理工程が、非晶質シリコンが結晶化しない
温度で行え、ソースを堆積形成する必要はない。

【００２６】さらに、非晶質シリコン９の膜厚、イオン
加速エネルギー、基板温度等のパラメータを最適化する
ことにより、ソース・ドレイン領域を非晶質シリコン厚
さ全体に形成できるため入力信号の損失を緩和したり、
非晶質薄膜トランジスタのスイッチング速度の向上等の
効果も生じる。又不純物イオンのドーピングとともに水
素イオンも同時に注入され、不純物のドーピング時に生
ずる欠陥による電気的特性を補償することになり、水素
含有が必要な非晶質シリコンに好適となる。この時水素
イオンの量には最適値がある。ＰＨ₃を用いた不純物導
入では、水素中０．５〜１０％が最適であるが、例えば
ＰＨ₃ガスをＨｅガス中で希釈するような場合はＰのド
ーピングとは別に水素イオンをドーピングしてもよい。
ＰＦ₃ガスを用いる場合でも同様である。もちろん水素
希釈のＰＨ₃ガスの場合でも別工程の水素イオンのドー
ピングや水素或は水素を含むプラズマ放電中で処理して
もよいことはいうまでもない。

【００２７】この技術を多結晶シリコンや非晶質シリコ
ンを用いて自己整合的にソース・ドレイン領域を形成す
る場合の実施例を第６図に示す。第６図８は例えば石英
ガラス基板で、５０は減圧ＣＶＤ法で形成した約２００
０Åの多結晶シリコン、５１は〜１０００Å熱酸化膜の
ゲート絶縁膜、５２は約３０００Åのゲート多結晶シリ
コンである。第６図に示すようにパターン形成後、自己
整合的例えば水素希釈で２％のＰＨ₃ガスのプラズマ放
電中から６ＫｅＶでイオン加速し、矢印のごとくイオン
シャワーとして不純物導入する。しかる後９００℃，３
０分間Ｎ₂ガス中で、アニールする。その後通常の方法
でトランジスタを作成する。この方法では、大面積基板
においてもイオンシャワーの走査を必要とすることなく
均一かつ全体に同時にドーピングが可能となる。

【００２８】多結晶シリコンでなく非晶質シリコンを能
動層に用いる場合はゲート絶縁膜として、光ＣＶＤ法や
ＥＣＲプラズマＣＶＤ法による絶縁膜を熱酸化膜の代り
に用いアルミニウムや他の金属，金属シリサイドをゲー
ト電極として第６図の如くパターン形成した後、基板を
２００〜３００℃で昇温し、イオンシャワードーピング
することにより簡単にトランジスタを作成することが可
能である。

【００２９】本発明の技術を多結晶シリコンを用いた薄
膜トランジスタの製造に適用する場合、第３図に示した
ようにソース・ドレイン領域の形成や水素ガスのプラズ
マ放電から引き出したイオンシャワーによる多結晶シリ
コンの粒界（注２）制御に応用することが可能である。
薄膜トランジスタの電気特性の一例を第７図に示す。

【００３０】さらに、本発明のプラズマプロセス技術の
有用性を確認するため、非晶質シリコンを用いた光セン
サと多結晶シリコンを用いた薄膜トランジスタを、石英
基板上に一体化して集積化ラインセンサを試作した。ト
ランジスタについては５桁以上のオン／オフ特性が得ら
れ、このトランジスタによる駆動回路とセンサを一体化
し、２桁以上の光電流／暗電流比が得られた。この素子
の構成および特性を図８に示す。

【００３１】本発明は、図３に示したように、ドーピン
グの際のイオンの加速エネルギーが従来のイオン注入の
場合に比べて低いため、マスクを用い、ソース、ドレイ
ン領域に極めて浅い高濃度の不純物層を形成することが
できる。例えば半導体薄膜が非晶質シリコンでマスク材
料がシリコン窒化膜のときイオン加速エネルギー３．５
ＫｅＶで、Ｐ原子で５×１０¹⁴／cm²、基板温度２５０
℃でドーピングすることにより〜２００Å以下で〜１０
^-3（Ω・cm）^-1 の伝導度を示す層が形成できた。比
較としてイオン注入法で形成する場合通常０．１μm以
上となる。

【００３２】また、本発明においては、Ｐ，ｎ任意の周
期律表第Ｖ族，第III族元素の導入に適用することがで
きる。

【００３３】

【発明の効果】周期律表第III族又は第Ｖ族イオンと同
時に水素イオンを高周波プラズマ空間中から引出し、ソ
ース、ドレインとなる領域にドーピングしているため、
不純物注入時に誘起される欠陥を補償でき、低温での熱
処理にてソース、ドレインの表面領域に電極形成用の高
濃度層を堆積法を用いずに容易かつ確実に形成すること
が出来る。特に、大面積基板の形成が容易なシリコン膜
が形成された基板に対して、堆積方法を用いず不純物を
導入でき、薄膜トランジスタの製造工程数を少なくする
ことができる。また、トランジスタのチャンネル領域と
ソース・ドレイン間の距離を小さくして抵抗を小さくす
ることができる。さらに、磁場印加下で高周波プラズマ
空間中でイオンを発生させ、ここから引き出して照射す
るため、均一なブラズマと所望のイオンを容易に得る事
ができ、従って大面積基板に対し均一に短時間で薄膜ト
ランジスタを製造することができるという産業上の効果
を発揮するものである。

【図面の簡単な説明】

【図１】本発明に用いるイオンシャワー方式による不純
物導入法の概念図

【図２】イオンシャワードーピング装置の概略図

【図３】（Ａ）イオン注入法の状態図（Ｂ）イオンシャワー方式の状態図

【図４】本発明の一実施例の薄膜トランジスタの製造工
程断面図

【図５】図３（Ｃ）のトランジスタの部分拡大断面図

【図６】多結晶シリコントランジスタの製造工程断面図

【図７】薄膜トランジスタの電気特性図

【図８】（Ａ）アモルファシシリコンセンサと薄膜トラ
ンジスタの一体化平面図（Ｂ）同（Ａ）のＸ−Ｘ’線断面図（Ｃ）同（Ａ）の特性図

【図９】従来の非晶質シリコン薄膜トランジスタの工程
断面図

【符号の説明】

３電磁石４リンイオン５水素イオン８絶縁基板９非晶質シリコン半導体層１０マスク３４高濃度不純物導入層

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭58−164134（ＪＰ，Ａ) 特開昭56−138921（ＪＰ，Ａ) 特開昭60−164363（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】絶縁基板上に、チャンネル部とソース、
ドレイン部となる多結晶あるいは非晶質シリコン膜を形
成した後、前記シリコン膜上に形成したマスクを用いて
前記シリコン膜のソース、ドレイン部に、プラズマ空間
中で形成された周期律表III又はＶ族元素イオンを含む
不純物イオン及び水素イオンを前記プラズマ空間中から
引出して同時に照射してソース、ドレイン領域を形成す
ることを特徴とするトランジスタの製造方法。
【請求項２】絶縁基板上に、ゲート電極、ゲート絶縁
膜を形成したのち、シリコン膜を形成することを特徴と
する特許請求の範囲第１項記載のトランジスタの製造方
法。
【請求項３】シリコン膜上にゲート絶縁膜、ゲート電
極を形成したのち、イオンを照射することを特徴とする
特許請求の範囲第１項記載のトランジスタの製造方法。