JP2516951C - - Google Patents
Info
- Publication number
- JP2516951C JP2516951C JP2516951C JP 2516951 C JP2516951 C JP 2516951C JP 2516951 C JP2516951 C JP 2516951C
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- ions
- thin film
- impurity
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 59
- 150000002500 ions Chemical class 0.000 claims description 53
- 239000001257 hydrogen Substances 0.000 claims description 38
- 229910052739 hydrogen Inorganic materials 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 35
- 239000010409 thin film Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 32
- -1 hydrogen ions Chemical class 0.000 claims description 29
- 210000002381 Plasma Anatomy 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 229910021478 group 5 element Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000000354 decomposition reaction Methods 0.000 claims description 3
- 241001247986 Calotropis procera Species 0.000 claims 1
- 239000010408 film Substances 0.000 description 28
- 238000000034 method Methods 0.000 description 19
- 238000005468 ion implantation Methods 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005755 formation reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000003287 optical Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 230000000737 periodic Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052904 quartz Inorganic materials 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910004541 SiN Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000752 ionisation method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001264 neutralization Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 125000004437 phosphorous atoms Chemical group 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
Description
【発明の詳細な説明】
産業上の利用分野
近年のＯＡ化・情報化にともない民生用あるいは産業用を問わず情報の入力装
置および表示装置の大型化が必須となりつつある。特に入力装置としての密着型
薄膜イメージセンサや表示装置としての液晶ディスプレイ等では、情報量の増加
に伴なって大面積化や高速処理が要望されるようになってきた。これらの装置は
光センサ及び薄膜トランジスタなどから構成され、これらの大面積および低コス
トプロセスの開発が強く望まれる。 従来の技術 上述の光センサの構成材料としては主として非晶質シリコンが用いられ、また
薄膜トランジスタの構成材料としては非晶質シリコンとともに多結晶シリコンが
用いられている。非晶質シリコンを用いた光センサや薄膜トランジスタの電極コ
ンタクト部やソース・ドレイン領域の形成には高濃度で低抵抗の浅い（〜２００
Å）不純物導入層の形成が不可欠で、従来はこれをプラズマ化学的気相成長法（
Ｐ−ＣＶＤ）を用いて形成していたが不純物を導入した薄膜の堆積後に不必要な
領域を写真蝕刻法により除去する必要があり、加えて通常行われる有機感光材料
を用いた選択的な不純物導入層の形成は不可能であった。 第９図に従来のＰ−ＣＶＤ法を用いて大面積用の逆スタガ構造の非晶質シリコ
ン薄膜トランジスタを作製するプロセスを示す。絶縁基板１００上に、Ｃｒ等の
金属ゲート電極１０１，ゲート絶縁膜である窒化シリコン膜１０２，能動層とな
る非晶質シリコン膜１０３，パッシベーションとなる窒化シリコン１０４を第９
図Ａに示す如く形成した後、全面にソース・ドレイン領域形成用のｎ+非晶質シ
リコン膜１０５を全面に堆積した後（第９図Ｂ）、ソース・ドレイン領域を残し
、写真蝕刻法で層１０５を選択的にエッチング除去するか、第９図Ｃの構造を形
成するプロセスとして第９図Ａの構成を形成するかわりにゲート絶縁膜１０２，
非晶質シリコン１０３，パッシベーション膜１０４を連続的に形成した後、パッ
シベーション膜１０４を第９図Ａの如く形成した後第９図Ｂの如く全面にＰ−Ｃ
ＶＤ法でｎ+非晶質シリコンを形成し、写真蝕刻法で第９図Ｃの如くバターン形
成する事もある。しかる後金属電極６を形成する事により、非晶質シリコン薄膜
トランジスタが形成される。（第９図Ｄ） 発明が解決しようとする問題点 一般に単結晶シリコン基板を用いた通常の半導体集積回路におけるＭＯＳトラ
ンジスタのソース・ドレインの形成にはイオン注入法が適用されるが、大面積基
板上への形成が容易な非晶質シリコンは、通常のイオン注入で必要な熱処理を行
うことができず、第９図のごとくｎ+非晶質シリコン層１０５の形成および選択
除去という手間のいる工程が必要となり、工程の増加をもたらしている。すなわ
ち、非晶質シリコンを用いた薄膜トランジスタの形成には、イオン注入法は不純
物導入後の活性化と欠陥除去のため高温の熱処理を必要とする等のため不適当で
ある。 また、第９図の方法では、ソース・ドレイン用のｎ+膜１０５は膜１０３上に堆
積されるため、ゲート絶縁膜１０２と能動層となるシリコン膜１０３界面のチャ
ンネル領域１０７とソース・ドレイン間の距離が大きくこの間の抵抗が大きく、
トランジスタ特性が悪くなる欠点があった。 問題点を解決するための手段 本発明は、このような問題を解決することのできる半導体装置の製造方法を提
供するものであって、大面積基板の形成が容易である非晶質シリコン薄膜が形成
された基板を用いて、不純物層の堆積工程がなく工程数の少ない半導体装置の製
造方法を提供することを目的としている。また、チャンネル領域と、ソース・ド
レイン間の抵抗が少ない半導体装置の製造方法を提供することを目的としている
。さらに、大面積基板に対して均一な処理を短時間で行える半導体装置の製造方
法を提供することを目的としている。 上記目的を達成するために本願発明は、シリコン薄膜を形成した基板を、周期
律第III族元素イオン及び水素イオン又は周期律表第Ｖ族元素イオン及び水素イ
オンを含むプラズマ空間から離れた位置に配置し、前記プラズマ空間中からの前
記周期律第III族元素イオン及び水素イオン又は周期律表第Ｖ族元素イオン及び
水素イオンを加速し、前記シリコン薄膜上に形成したマスクを用いて選択的に前
記周期律第III族元素イオン及び水素イオン又は周期律表第Ｖ族元素イオン及び
水素イオンを導入することを特徴とする半導体装置の製造方法を用いている。 さらに本発明は特に絶縁基板上に形成された非晶質シリコンを用いた逆スタガ
構造のＭＯＳ型電界効果ソース及びドレイン領域となるべき領域を上記方法をと
る。 作用 本発明のプロセス技術は、不純物元素イオンと同時に水素イオンを基板に導入
するため、大面積に集積された非晶質シリコン及び多結晶シリコン等への不純物
注入を容易かつ確実に行える。すなわち本発明に用いる技術は高純度ガスを用い
、生成したプラズマから不純物元素イオン及び水素イオンを引き出して、これを
低電圧加速により所定の温度に加熱した基板にイオンをシャワー状に照射して不
純物導入（ドーピング）を行う新規なプラズマプロセス技術（イオンシャワード
ー ピング技術）であり、この技術により半導体ＬＳＩプロセスで使用されている自
己整合技術が大面積に対しても応用でき、素子を高性能化し、かつプロセスを簡
略化することが可能となり、多結晶シリコン制御，非晶質シリコン薄膜トランジ
スタのソース・ドレイン形成，浅い電極領域の形成，ｐ，ｎ任意の選択ドーピン
グ等が容易に行え、非晶質シリコンを用いた光センサの製造にも好適となる。そ
して、特に非晶質シリコンの場合、非晶質シリコンへの不純物注入と同時に水素
イオンが注入され、不純物注入時に誘起される欠陥を補償することができるため
、熱処理温度は、非結晶シリコンが結晶化しない低温で行うことができ、良質な
不純物導入層や接合の形成が可能となる。 実施例 まず、本発明に用いる技術の概略を述べる。第１図はこのイオンシャワードー
ピング技術の概念図である。例えば石英管よりなる真空容器１，外部に印加した
高周波電力用電極２，電磁石３にて形成される外部磁場を備え、真空容器１中に
導入された例えばＨ2希釈ＰＨ3ガスを電磁界励起し、発生したリンイオン４，水
素イオン５を加速し、基板台６におかれた試料１０にマスク７を用いて選択ドー
ピングする。 なお試料１０は絶縁基板８上に形成された非晶質シリコン半導体層９である。
１０は中性分子を示す。 イオンシャワードーピングのための装置は第２図に示すように、１３．５６メ
ガヘルツ（１メガ＝１０6）の高周波と磁場を放電室に印加して、励起したプラ
ズマ中のイオンを１〜１０キロボルトの電圧で処理室に引き出し、所定の温度に
加熱した大面積集積素子１０（第１図の試料）にイオンをシャワー状に照射する
ものである。この装置は、イオンの励起を高周波電源を利用して行っているため
、均一なブラズマを作成でき、大面積にわたって一括処理することが可能であり
、更に、磁場印加による大電流のイオンビームが得られるため、非晶質シリコン
を用いたＡ４サイズに集積した薄膜トランジスタへの不純物注入の際に、処理時
間もおよそ１分程度とすることが可能となる。また装置構成もイオン注入装置と
比較して非常に簡便なものとなっている。１は真空容器を構成する石英管で、ガ
ス導入管１２から導入された例えば水素希釈で２％のＰＨ3ガスを真空ポンプで
排気 しつつ例えば１０-4Torr台に維持し、石英管１の外部に設置された高周波電極２
及び電磁石３により励起放電し少なくともリンイオン４及び水素イオン５を含む
プラズマを形成する。１３は塩化ビニルを用い放電室と基板台１４を含むチャン
バー１５とを絶縁する絶縁体フランジである。電極１６は石英管を真空シールす
るとともに直流電圧（１〜１０KV）印加される。１７は別の電極で現装置では、
電極１６と同電位に保たれているがもちろん電極１６に対し正電圧を印加しても
よい。１８は基板台１４を加熱する交流電源で、基板台１４上に大面積集積素子
１０を形成すべき試料を置く。 素子の材料、構成によっては、この加熱手段を用いなくてもよい。 １９は真空フランジ、２０はヒーター、２１は開口部、２２は電離真空計であ
る。 この装置の特長は、 １）Ａ４サイズのような大面積集積素子へのドーピングが可能である ２）装置構成は極めて簡単で低価格である。（イオン注入装置の約1/3以下） ３）磁場を印加した高効率イオン化方式を用いているため、大電流イオンビー
ムが得られ、ドーピングをＡ４サイズで約１分と短時間で行うことが可能である
。 ４）加速エネルギーが１０KeV以下でイオンの照射を行うことができ、高濃度
の浅いドーピング層（〜２０nm）を形成することが可能である ５）有機感光材料等のマスクを用いた選択的なドーピングが可能なため、特に
非晶質シリコンデバイスにおけるプロセスの簡略化や新規構造デバイスの製造が
可能である。 この新規プラズマプロセス技術により、薄膜トランジスター及びセンサを集積
化した大面積長尺デバイスの量産化が容易となり、ＯＡ機器・画像処理端末機器
等の入力及び表示用のキーデバイスを作成するための重要な基本技術になる。 次表にドーピング技術比較表を示す。 さらに第３図に示すように任意の領域にｐ型・ｎ型の任意の伝導層を形成する
選択ドーピングが浅く行えるため、非晶質シリコンデバイスの応用領域を飛躍的
に拡大することが可能となる。 第３図Ａは従来のイオン注入法、第３図Ｂは本実施例のイオンシャワー方式を
模式的に示したものである。第３図Ａの場合、不純物イオンのみを半導体薄膜に
注入しており、不純物の注入の際に元素どうしの結合が切れて欠陥が発生し、そ
の数は１個の不純物イオンに対し、数百と考えられる。 これに対し第３図Ｂの場合も同様に欠陥が発生すると思われる。しかしながら
、本実施例のイオンシャワー方式の場合は不純物イオンとともに水素イオンも注
入され、この水素イオンが不純物イオンの注入に伴って生じた欠陥を補償する役
目を果たすものと思われる。 特に半導体薄膜が非晶質シリコンの場合、初めから薄膜中に水素は導入されて
おり、欠陥の補償の役目を果たすと思われるが、１個の不純物イオンの導入によ
り発生する欠陥の数が多いため、初めから薄膜中に含まれていた水素だけでは十
分に欠陥を補償できず、不純物イオン注入の際に水素イオンも同時に注入してや
ると、欠陥を十分に補償することができる。これにより、後の熱処理工程を低温
で行うことが可能となる。 なお、薄膜９が非晶質シリコンの場合、第３図Ａのイオン注入法は、イオン注
入後の必要な熱処理を行おうとすると、非晶質シリコンが結晶化してしまう温度
になってしまうため、適用不可能である。これに対し、第３図Ｂのイオンシャワ
ー方式では、不純物イオンと共に水素イオンを用いてドーピングを行っているた
め、イオンシャワー終了後の熱処理工程が、非晶質シリコンが結晶化しない温度
で行える。したがって、イオンシャワー方式は、非晶質シリコンに対しても適用
可能である。 次に、上記装置を使用して、非晶質シリコンを用いた薄膜トランジスタの作成
に応用する場合について説明する。 第４図Ａに於いて８はガラス基板で３０はＣｒ等の金属ゲート電極で例えばチ
ャネル長１０μである。３１はゲート絶縁膜ＳｉＨ4ガスとＮＨ3ガスの混合ガス
を用いてＰ−ＣＶＤ法で基板温度３００℃で約３０００ÅのＳｉＮ膜を形成する
。 ９はトランジスタの能動層すなわちチャンネル部とソース・ドルイン部となる非
晶質シリコン基板温度２５０℃で約１０００Å形成する。３２はパッシベーショ
ン膜で同様にＰ−ＣＶＤで基板温度２５０℃で約３０００ÅのＳｉＮ膜を形成す
る。しかる後感光性樹脂被膜を塗布した後、第４図Ｂに示すようにパッシベーシ
ョン膜３２を写真蝕刻し一部を残す。このときのチャネル長方向の寸法は例えば
５μとする。 しかる後残された膜３２をマスクとして、前述のイオンシャワードーピング技
術を用いて非晶質シリコンに不純物導入をする。まずｎ型の不純物導入の場合に
ついて述べる。放電室に水素希釈のＰＨ3ガスを導入放電する。このときの放電
条件の例として外部高周波電力は２〜１０Ｗ外部磁場５０ガウス，真空度は５×
１０-4Torrであった。又水素希釈のＰＨ3濃度として０．５％の場合、放電室の
出口から約１５cm離れた位置で、３．５ＫｅＶで加速されたイオンシャワー３２
を非晶質シリコン９に基板温度３００℃で照射したとき不純物の導入と同時に非
晶質シリコンのエッチングが生じた。ＰＨ3濃度が２％のときにはドーピングが
主でエッチングはほとんど観測されなかった。又ＰＨ3濃度が、１０％では非晶
質シリコン膜上にＰの堆積が生じた。非晶質シリコン９の厚さが１０００Åのと
きイオン加速エネルギーが３．５ＫｅＶのときはＰのドーピング深さ（投影飛程
）が約５０Åのため分布の広がりを考えてもソース・ドレイン領域部の非晶質シ
リコン膜の表面領域にのみ高濃度層３４（点線より上）が形成されることになる
。非晶質シリコンの厚さを薄く例えば５００Åとしイオンの加速エネルギーを１
０ＫｅＶ，ピーク濃度を１０20／cm3としたとき、非晶質シリコン９の深さ５０
０Åのところでの濃度は１０15／cm3となる。 第４図Ｂに続き第４図Ｃに示す如く非晶質シリコンを９のトランジスタ部以外
除去した後、ソース・ドレイン電極３５，３６を形成する。 以上の方法により、プロセス工程の著しい簡略化，大面積化が容易になるだけ
でなく、第５図に示すごとくソース及びドレイン高濃度領域層３４とチャネル３
７間の非晶質シリコンの高抵抗領域が少なくなる。すなわち、非晶質シリコン９
にｌ1の深さのソース領域が形成され、ソース，チャンネル間距離がｌ2と短くで
き、抵抗Ｒを小さくできる。 従来は非晶質シリコンに対し、イオン注入を行った後、必要な熱処理を行おう
とすると、非晶質シリコンが結晶化してしまう温度になってしまうため、イオン
注入ではソース領域を形成できなくなる。そこで、非晶質シリコン９の上にソー
スを堆積形成することになり、抵抗Ｒを小さくできなかった。しかし、本発明の
イオンシャワー方式では、不純物イオンと共に水素イオンを用いてドーピングを
行っているため、イオンシャワー終了後の熱処理工程が、非晶質シリコンが結晶
化しない温度で行え、ソースを堆積形成する必要はない。 さらに、非晶質シリコン９の膜厚、イオン加速エネルギー、基板温度等のパラ
メータを最適化することにより、ソース・ドレイン領域を非晶質シリコン厚さ全
体に形成できるため入力信号の損失を緩和したり、非晶質薄膜トランジスタのス
イッチング速度の向上等の効果も生じる。又不純物イオンのドーピングとともに
水素イオンも同時に注入され、不純物のドーピング時に生ずる欠陥による電気的
特性を補償することになり、水素含有が必要な非晶質シリコンに好適となる。こ
の時水素イオンの量には最適値がある。ＰＨ3を用いた不純物導入では、水素中
０．５〜１０％が最適であるが、例えばＰＨ3ガスをＨｅガス中で希釈するよう
な場合はＰのドーピングとは別に水素イオンをドーピングしてもよい。ＰＦ3ガ
スを用いる場合でも同様である。もちろん水素希釈のＰＨ3ガスの場合でも別工
程の水素イオンのドーピングや水素或は水素を含むプラズマ放電中で処理しても
よいことはいうまでもない。 この技術を多結晶シリコンや非晶質シリコンを用いて自己整合的にソース・ド
レイン領域を形成する場合の実施例を第６図に示す。第６図８は例えば石英ガラ
ス基板で、５０は減圧ＣＶＤ法で形成した約２０００Åの多結晶シリコン、５１
は〜１０００Å熱酸化膜のゲート絶縁膜、５２は約３０００Åのゲート多結晶シ
リコンである。第６図に示すようにパターン形成後、自己整合的例えば水素希釈
で２％のＰＨ3ガスのプラズマ放電中から６ＫｅＶでイオン加速し、矢印のごと
くイオンシャワーとして不純物導入する。しかる後９００℃，３０分間Ｎ2ガス
中で、アニールする。その後通常の方法でトランジスタを作成する。この方法で
は、大面積基板においてもイオンシャワーの走査を必要とすることなく均一かつ
全体に同時にドーピングが可能となる。 多結晶シリコンでなく非晶質シリコンを能動層に用いる場合はゲート絶縁膜と
して、光ＣＶＤ法やＥＣＲプラズマＣＶＤ法による絶縁膜を熱酸化膜の代りに用
いアルミニウムや他の金属，金属シリサイドをゲート電極として第６図の如くパ
ターン形成した後、基板を２００〜３００℃で昇温し、イオンシャワードーピン
グすることにより簡単にトランジスタを作成することが可能である。 本発明の技術を多結晶シリコンを用いた薄膜トランジスタの製造に適用する場
合、第３図に示したようにソース・ドレイン領域の形成や水素ガスのプラズマ放
電から引き出したイオンシャワーによる多結晶シリコンの粒界（注２）制御に応
用することが可能である。薄膜トランジスタの電気特性の一例を第７図に示す。 さらに、本発明のプラズマプロセス技術の有用性を確認するため、非晶質シリ
コンを用いた光センサと多結晶シリコンを用いた薄膜トランジスタを、石英基板
上に一体化して集積化ラインセンサを試作した。トランジスタについては５桁以
上のオン／オフ特性が得られ、このトランジスタによる駆動回路とセンサを一体
化し、２桁以上の光電流／暗電流比が得られた。この素子の構成および特性を第
８図に示す。 本発明は、ＭＯＳトランジスタのソース・ドレインの形成に応用するだけでな
く、第３図に示したように、ドーピングの際のイオンの加速エネルギーが従来の
イオン注入の場合に比べて低いため、マスクを用い、任意の領域に極めて浅い高
濃度の不純物層を形成することができる。例えば半導体薄膜が非晶質シリコンで
マスク材料がシリコン窒化膜のときイオン加速エネルギー３．５ＫｅＶで、Ｐ原
子で５×１０14／cm2、基板温度２５０℃でドーピングすることにより〜２００
Å以下で〜１０-3(Ω・cm)-1 の伝導度を示す層が形成できた。比較としてイオ
ン注入法で形成する場合通常０．１μm以上となる。 また、本発明においては、Ｐ，ｎ任意の周期律表第Ｖ族，第III族元素の導入
に適用することができる。 発明の効果 周期律表第III族又は第Ｖ族イオンと同時に水素イオンをドーピングしている
ため、不純物注入時に誘起される欠陥を補償でき、低温での熱処理が可能となる
。特に、大面積基板の形成が容易な非晶質シリコンが形成された基板に対して、
堆 積方法を用いず不純物を導入でき、工程数を少なくすることができる。また、ト
ランジスタのチャンネル領域とソース・ドレイン間の距離を小さくして抵抗を小
さくすることができる。さらに、磁場印加下で高周波電力による放電分解によっ
てイオンを発生させれば、均一なプラズマと大電流のイオンビームを提供でき、
従って大面積基板に対し均一に短時間で不純物を導入することができる。
置および表示装置の大型化が必須となりつつある。特に入力装置としての密着型
薄膜イメージセンサや表示装置としての液晶ディスプレイ等では、情報量の増加
に伴なって大面積化や高速処理が要望されるようになってきた。これらの装置は
光センサ及び薄膜トランジスタなどから構成され、これらの大面積および低コス
トプロセスの開発が強く望まれる。 従来の技術 上述の光センサの構成材料としては主として非晶質シリコンが用いられ、また
薄膜トランジスタの構成材料としては非晶質シリコンとともに多結晶シリコンが
用いられている。非晶質シリコンを用いた光センサや薄膜トランジスタの電極コ
ンタクト部やソース・ドレイン領域の形成には高濃度で低抵抗の浅い（〜２００
Å）不純物導入層の形成が不可欠で、従来はこれをプラズマ化学的気相成長法（
Ｐ−ＣＶＤ）を用いて形成していたが不純物を導入した薄膜の堆積後に不必要な
領域を写真蝕刻法により除去する必要があり、加えて通常行われる有機感光材料
を用いた選択的な不純物導入層の形成は不可能であった。 第９図に従来のＰ−ＣＶＤ法を用いて大面積用の逆スタガ構造の非晶質シリコ
ン薄膜トランジスタを作製するプロセスを示す。絶縁基板１００上に、Ｃｒ等の
金属ゲート電極１０１，ゲート絶縁膜である窒化シリコン膜１０２，能動層とな
る非晶質シリコン膜１０３，パッシベーションとなる窒化シリコン１０４を第９
図Ａに示す如く形成した後、全面にソース・ドレイン領域形成用のｎ+非晶質シ
リコン膜１０５を全面に堆積した後（第９図Ｂ）、ソース・ドレイン領域を残し
、写真蝕刻法で層１０５を選択的にエッチング除去するか、第９図Ｃの構造を形
成するプロセスとして第９図Ａの構成を形成するかわりにゲート絶縁膜１０２，
非晶質シリコン１０３，パッシベーション膜１０４を連続的に形成した後、パッ
シベーション膜１０４を第９図Ａの如く形成した後第９図Ｂの如く全面にＰ−Ｃ
ＶＤ法でｎ+非晶質シリコンを形成し、写真蝕刻法で第９図Ｃの如くバターン形
成する事もある。しかる後金属電極６を形成する事により、非晶質シリコン薄膜
トランジスタが形成される。（第９図Ｄ） 発明が解決しようとする問題点 一般に単結晶シリコン基板を用いた通常の半導体集積回路におけるＭＯＳトラ
ンジスタのソース・ドレインの形成にはイオン注入法が適用されるが、大面積基
板上への形成が容易な非晶質シリコンは、通常のイオン注入で必要な熱処理を行
うことができず、第９図のごとくｎ+非晶質シリコン層１０５の形成および選択
除去という手間のいる工程が必要となり、工程の増加をもたらしている。すなわ
ち、非晶質シリコンを用いた薄膜トランジスタの形成には、イオン注入法は不純
物導入後の活性化と欠陥除去のため高温の熱処理を必要とする等のため不適当で
ある。 また、第９図の方法では、ソース・ドレイン用のｎ+膜１０５は膜１０３上に堆
積されるため、ゲート絶縁膜１０２と能動層となるシリコン膜１０３界面のチャ
ンネル領域１０７とソース・ドレイン間の距離が大きくこの間の抵抗が大きく、
トランジスタ特性が悪くなる欠点があった。 問題点を解決するための手段 本発明は、このような問題を解決することのできる半導体装置の製造方法を提
供するものであって、大面積基板の形成が容易である非晶質シリコン薄膜が形成
された基板を用いて、不純物層の堆積工程がなく工程数の少ない半導体装置の製
造方法を提供することを目的としている。また、チャンネル領域と、ソース・ド
レイン間の抵抗が少ない半導体装置の製造方法を提供することを目的としている
。さらに、大面積基板に対して均一な処理を短時間で行える半導体装置の製造方
法を提供することを目的としている。 上記目的を達成するために本願発明は、シリコン薄膜を形成した基板を、周期
律第III族元素イオン及び水素イオン又は周期律表第Ｖ族元素イオン及び水素イ
オンを含むプラズマ空間から離れた位置に配置し、前記プラズマ空間中からの前
記周期律第III族元素イオン及び水素イオン又は周期律表第Ｖ族元素イオン及び
水素イオンを加速し、前記シリコン薄膜上に形成したマスクを用いて選択的に前
記周期律第III族元素イオン及び水素イオン又は周期律表第Ｖ族元素イオン及び
水素イオンを導入することを特徴とする半導体装置の製造方法を用いている。 さらに本発明は特に絶縁基板上に形成された非晶質シリコンを用いた逆スタガ
構造のＭＯＳ型電界効果ソース及びドレイン領域となるべき領域を上記方法をと
る。 作用 本発明のプロセス技術は、不純物元素イオンと同時に水素イオンを基板に導入
するため、大面積に集積された非晶質シリコン及び多結晶シリコン等への不純物
注入を容易かつ確実に行える。すなわち本発明に用いる技術は高純度ガスを用い
、生成したプラズマから不純物元素イオン及び水素イオンを引き出して、これを
低電圧加速により所定の温度に加熱した基板にイオンをシャワー状に照射して不
純物導入（ドーピング）を行う新規なプラズマプロセス技術（イオンシャワード
ー ピング技術）であり、この技術により半導体ＬＳＩプロセスで使用されている自
己整合技術が大面積に対しても応用でき、素子を高性能化し、かつプロセスを簡
略化することが可能となり、多結晶シリコン制御，非晶質シリコン薄膜トランジ
スタのソース・ドレイン形成，浅い電極領域の形成，ｐ，ｎ任意の選択ドーピン
グ等が容易に行え、非晶質シリコンを用いた光センサの製造にも好適となる。そ
して、特に非晶質シリコンの場合、非晶質シリコンへの不純物注入と同時に水素
イオンが注入され、不純物注入時に誘起される欠陥を補償することができるため
、熱処理温度は、非結晶シリコンが結晶化しない低温で行うことができ、良質な
不純物導入層や接合の形成が可能となる。 実施例 まず、本発明に用いる技術の概略を述べる。第１図はこのイオンシャワードー
ピング技術の概念図である。例えば石英管よりなる真空容器１，外部に印加した
高周波電力用電極２，電磁石３にて形成される外部磁場を備え、真空容器１中に
導入された例えばＨ2希釈ＰＨ3ガスを電磁界励起し、発生したリンイオン４，水
素イオン５を加速し、基板台６におかれた試料１０にマスク７を用いて選択ドー
ピングする。 なお試料１０は絶縁基板８上に形成された非晶質シリコン半導体層９である。
１０は中性分子を示す。 イオンシャワードーピングのための装置は第２図に示すように、１３．５６メ
ガヘルツ（１メガ＝１０6）の高周波と磁場を放電室に印加して、励起したプラ
ズマ中のイオンを１〜１０キロボルトの電圧で処理室に引き出し、所定の温度に
加熱した大面積集積素子１０（第１図の試料）にイオンをシャワー状に照射する
ものである。この装置は、イオンの励起を高周波電源を利用して行っているため
、均一なブラズマを作成でき、大面積にわたって一括処理することが可能であり
、更に、磁場印加による大電流のイオンビームが得られるため、非晶質シリコン
を用いたＡ４サイズに集積した薄膜トランジスタへの不純物注入の際に、処理時
間もおよそ１分程度とすることが可能となる。また装置構成もイオン注入装置と
比較して非常に簡便なものとなっている。１は真空容器を構成する石英管で、ガ
ス導入管１２から導入された例えば水素希釈で２％のＰＨ3ガスを真空ポンプで
排気 しつつ例えば１０-4Torr台に維持し、石英管１の外部に設置された高周波電極２
及び電磁石３により励起放電し少なくともリンイオン４及び水素イオン５を含む
プラズマを形成する。１３は塩化ビニルを用い放電室と基板台１４を含むチャン
バー１５とを絶縁する絶縁体フランジである。電極１６は石英管を真空シールす
るとともに直流電圧（１〜１０KV）印加される。１７は別の電極で現装置では、
電極１６と同電位に保たれているがもちろん電極１６に対し正電圧を印加しても
よい。１８は基板台１４を加熱する交流電源で、基板台１４上に大面積集積素子
１０を形成すべき試料を置く。 素子の材料、構成によっては、この加熱手段を用いなくてもよい。 １９は真空フランジ、２０はヒーター、２１は開口部、２２は電離真空計であ
る。 この装置の特長は、 １）Ａ４サイズのような大面積集積素子へのドーピングが可能である ２）装置構成は極めて簡単で低価格である。（イオン注入装置の約1/3以下） ３）磁場を印加した高効率イオン化方式を用いているため、大電流イオンビー
ムが得られ、ドーピングをＡ４サイズで約１分と短時間で行うことが可能である
。 ４）加速エネルギーが１０KeV以下でイオンの照射を行うことができ、高濃度
の浅いドーピング層（〜２０nm）を形成することが可能である ５）有機感光材料等のマスクを用いた選択的なドーピングが可能なため、特に
非晶質シリコンデバイスにおけるプロセスの簡略化や新規構造デバイスの製造が
可能である。 この新規プラズマプロセス技術により、薄膜トランジスター及びセンサを集積
化した大面積長尺デバイスの量産化が容易となり、ＯＡ機器・画像処理端末機器
等の入力及び表示用のキーデバイスを作成するための重要な基本技術になる。 次表にドーピング技術比較表を示す。 さらに第３図に示すように任意の領域にｐ型・ｎ型の任意の伝導層を形成する
選択ドーピングが浅く行えるため、非晶質シリコンデバイスの応用領域を飛躍的
に拡大することが可能となる。 第３図Ａは従来のイオン注入法、第３図Ｂは本実施例のイオンシャワー方式を
模式的に示したものである。第３図Ａの場合、不純物イオンのみを半導体薄膜に
注入しており、不純物の注入の際に元素どうしの結合が切れて欠陥が発生し、そ
の数は１個の不純物イオンに対し、数百と考えられる。 これに対し第３図Ｂの場合も同様に欠陥が発生すると思われる。しかしながら
、本実施例のイオンシャワー方式の場合は不純物イオンとともに水素イオンも注
入され、この水素イオンが不純物イオンの注入に伴って生じた欠陥を補償する役
目を果たすものと思われる。 特に半導体薄膜が非晶質シリコンの場合、初めから薄膜中に水素は導入されて
おり、欠陥の補償の役目を果たすと思われるが、１個の不純物イオンの導入によ
り発生する欠陥の数が多いため、初めから薄膜中に含まれていた水素だけでは十
分に欠陥を補償できず、不純物イオン注入の際に水素イオンも同時に注入してや
ると、欠陥を十分に補償することができる。これにより、後の熱処理工程を低温
で行うことが可能となる。 なお、薄膜９が非晶質シリコンの場合、第３図Ａのイオン注入法は、イオン注
入後の必要な熱処理を行おうとすると、非晶質シリコンが結晶化してしまう温度
になってしまうため、適用不可能である。これに対し、第３図Ｂのイオンシャワ
ー方式では、不純物イオンと共に水素イオンを用いてドーピングを行っているた
め、イオンシャワー終了後の熱処理工程が、非晶質シリコンが結晶化しない温度
で行える。したがって、イオンシャワー方式は、非晶質シリコンに対しても適用
可能である。 次に、上記装置を使用して、非晶質シリコンを用いた薄膜トランジスタの作成
に応用する場合について説明する。 第４図Ａに於いて８はガラス基板で３０はＣｒ等の金属ゲート電極で例えばチ
ャネル長１０μである。３１はゲート絶縁膜ＳｉＨ4ガスとＮＨ3ガスの混合ガス
を用いてＰ−ＣＶＤ法で基板温度３００℃で約３０００ÅのＳｉＮ膜を形成する
。 ９はトランジスタの能動層すなわちチャンネル部とソース・ドルイン部となる非
晶質シリコン基板温度２５０℃で約１０００Å形成する。３２はパッシベーショ
ン膜で同様にＰ−ＣＶＤで基板温度２５０℃で約３０００ÅのＳｉＮ膜を形成す
る。しかる後感光性樹脂被膜を塗布した後、第４図Ｂに示すようにパッシベーシ
ョン膜３２を写真蝕刻し一部を残す。このときのチャネル長方向の寸法は例えば
５μとする。 しかる後残された膜３２をマスクとして、前述のイオンシャワードーピング技
術を用いて非晶質シリコンに不純物導入をする。まずｎ型の不純物導入の場合に
ついて述べる。放電室に水素希釈のＰＨ3ガスを導入放電する。このときの放電
条件の例として外部高周波電力は２〜１０Ｗ外部磁場５０ガウス，真空度は５×
１０-4Torrであった。又水素希釈のＰＨ3濃度として０．５％の場合、放電室の
出口から約１５cm離れた位置で、３．５ＫｅＶで加速されたイオンシャワー３２
を非晶質シリコン９に基板温度３００℃で照射したとき不純物の導入と同時に非
晶質シリコンのエッチングが生じた。ＰＨ3濃度が２％のときにはドーピングが
主でエッチングはほとんど観測されなかった。又ＰＨ3濃度が、１０％では非晶
質シリコン膜上にＰの堆積が生じた。非晶質シリコン９の厚さが１０００Åのと
きイオン加速エネルギーが３．５ＫｅＶのときはＰのドーピング深さ（投影飛程
）が約５０Åのため分布の広がりを考えてもソース・ドレイン領域部の非晶質シ
リコン膜の表面領域にのみ高濃度層３４（点線より上）が形成されることになる
。非晶質シリコンの厚さを薄く例えば５００Åとしイオンの加速エネルギーを１
０ＫｅＶ，ピーク濃度を１０20／cm3としたとき、非晶質シリコン９の深さ５０
０Åのところでの濃度は１０15／cm3となる。 第４図Ｂに続き第４図Ｃに示す如く非晶質シリコンを９のトランジスタ部以外
除去した後、ソース・ドレイン電極３５，３６を形成する。 以上の方法により、プロセス工程の著しい簡略化，大面積化が容易になるだけ
でなく、第５図に示すごとくソース及びドレイン高濃度領域層３４とチャネル３
７間の非晶質シリコンの高抵抗領域が少なくなる。すなわち、非晶質シリコン９
にｌ1の深さのソース領域が形成され、ソース，チャンネル間距離がｌ2と短くで
き、抵抗Ｒを小さくできる。 従来は非晶質シリコンに対し、イオン注入を行った後、必要な熱処理を行おう
とすると、非晶質シリコンが結晶化してしまう温度になってしまうため、イオン
注入ではソース領域を形成できなくなる。そこで、非晶質シリコン９の上にソー
スを堆積形成することになり、抵抗Ｒを小さくできなかった。しかし、本発明の
イオンシャワー方式では、不純物イオンと共に水素イオンを用いてドーピングを
行っているため、イオンシャワー終了後の熱処理工程が、非晶質シリコンが結晶
化しない温度で行え、ソースを堆積形成する必要はない。 さらに、非晶質シリコン９の膜厚、イオン加速エネルギー、基板温度等のパラ
メータを最適化することにより、ソース・ドレイン領域を非晶質シリコン厚さ全
体に形成できるため入力信号の損失を緩和したり、非晶質薄膜トランジスタのス
イッチング速度の向上等の効果も生じる。又不純物イオンのドーピングとともに
水素イオンも同時に注入され、不純物のドーピング時に生ずる欠陥による電気的
特性を補償することになり、水素含有が必要な非晶質シリコンに好適となる。こ
の時水素イオンの量には最適値がある。ＰＨ3を用いた不純物導入では、水素中
０．５〜１０％が最適であるが、例えばＰＨ3ガスをＨｅガス中で希釈するよう
な場合はＰのドーピングとは別に水素イオンをドーピングしてもよい。ＰＦ3ガ
スを用いる場合でも同様である。もちろん水素希釈のＰＨ3ガスの場合でも別工
程の水素イオンのドーピングや水素或は水素を含むプラズマ放電中で処理しても
よいことはいうまでもない。 この技術を多結晶シリコンや非晶質シリコンを用いて自己整合的にソース・ド
レイン領域を形成する場合の実施例を第６図に示す。第６図８は例えば石英ガラ
ス基板で、５０は減圧ＣＶＤ法で形成した約２０００Åの多結晶シリコン、５１
は〜１０００Å熱酸化膜のゲート絶縁膜、５２は約３０００Åのゲート多結晶シ
リコンである。第６図に示すようにパターン形成後、自己整合的例えば水素希釈
で２％のＰＨ3ガスのプラズマ放電中から６ＫｅＶでイオン加速し、矢印のごと
くイオンシャワーとして不純物導入する。しかる後９００℃，３０分間Ｎ2ガス
中で、アニールする。その後通常の方法でトランジスタを作成する。この方法で
は、大面積基板においてもイオンシャワーの走査を必要とすることなく均一かつ
全体に同時にドーピングが可能となる。 多結晶シリコンでなく非晶質シリコンを能動層に用いる場合はゲート絶縁膜と
して、光ＣＶＤ法やＥＣＲプラズマＣＶＤ法による絶縁膜を熱酸化膜の代りに用
いアルミニウムや他の金属，金属シリサイドをゲート電極として第６図の如くパ
ターン形成した後、基板を２００〜３００℃で昇温し、イオンシャワードーピン
グすることにより簡単にトランジスタを作成することが可能である。 本発明の技術を多結晶シリコンを用いた薄膜トランジスタの製造に適用する場
合、第３図に示したようにソース・ドレイン領域の形成や水素ガスのプラズマ放
電から引き出したイオンシャワーによる多結晶シリコンの粒界（注２）制御に応
用することが可能である。薄膜トランジスタの電気特性の一例を第７図に示す。 さらに、本発明のプラズマプロセス技術の有用性を確認するため、非晶質シリ
コンを用いた光センサと多結晶シリコンを用いた薄膜トランジスタを、石英基板
上に一体化して集積化ラインセンサを試作した。トランジスタについては５桁以
上のオン／オフ特性が得られ、このトランジスタによる駆動回路とセンサを一体
化し、２桁以上の光電流／暗電流比が得られた。この素子の構成および特性を第
８図に示す。 本発明は、ＭＯＳトランジスタのソース・ドレインの形成に応用するだけでな
く、第３図に示したように、ドーピングの際のイオンの加速エネルギーが従来の
イオン注入の場合に比べて低いため、マスクを用い、任意の領域に極めて浅い高
濃度の不純物層を形成することができる。例えば半導体薄膜が非晶質シリコンで
マスク材料がシリコン窒化膜のときイオン加速エネルギー３．５ＫｅＶで、Ｐ原
子で５×１０14／cm2、基板温度２５０℃でドーピングすることにより〜２００
Å以下で〜１０-3(Ω・cm)-1 の伝導度を示す層が形成できた。比較としてイオ
ン注入法で形成する場合通常０．１μm以上となる。 また、本発明においては、Ｐ，ｎ任意の周期律表第Ｖ族，第III族元素の導入
に適用することができる。 発明の効果 周期律表第III族又は第Ｖ族イオンと同時に水素イオンをドーピングしている
ため、不純物注入時に誘起される欠陥を補償でき、低温での熱処理が可能となる
。特に、大面積基板の形成が容易な非晶質シリコンが形成された基板に対して、
堆 積方法を用いず不純物を導入でき、工程数を少なくすることができる。また、ト
ランジスタのチャンネル領域とソース・ドレイン間の距離を小さくして抵抗を小
さくすることができる。さらに、磁場印加下で高周波電力による放電分解によっ
てイオンを発生させれば、均一なプラズマと大電流のイオンビームを提供でき、
従って大面積基板に対し均一に短時間で不純物を導入することができる。
【図面の簡単な説明】
第１図は本発明に用いるイオンシャワー方式による不純物導入法の概念図、第
２図はイオンシャワードーピング装置の概略図、第３図(A)はイオン注入法の状
態図、第３図(B)はイオンシャワー方式の状態図、第４図(A)〜(C)は本発明の一
実施例の薄膜トランジスタの製造工程断面図、第５図は第３図(C)のトランジス
タの部分拡大断面図、第６図は多結晶シリコントランジスタの製造工程断面図、
第７図は薄膜トランジスタの電気特性図、第８図(A)はアモルファシシリコンセ
ンサと薄膜トランジスタの一体化平面図、第８図(B)は同(A)のＸ−Ｘ’線断面図
、第８図(C)は同(A)の特性図、第９図(A)〜(D)は従来の非晶質シリコン薄膜トラ
ンジスタの工程断面図である。 ３……電磁石、４……リンイオン、５……水素イオン、８……絶縁基板、９…
…非晶質シリコン半導体層、１０……マスク、３４……高濃度不純物導入層。
２図はイオンシャワードーピング装置の概略図、第３図(A)はイオン注入法の状
態図、第３図(B)はイオンシャワー方式の状態図、第４図(A)〜(C)は本発明の一
実施例の薄膜トランジスタの製造工程断面図、第５図は第３図(C)のトランジス
タの部分拡大断面図、第６図は多結晶シリコントランジスタの製造工程断面図、
第７図は薄膜トランジスタの電気特性図、第８図(A)はアモルファシシリコンセ
ンサと薄膜トランジスタの一体化平面図、第８図(B)は同(A)のＸ−Ｘ’線断面図
、第８図(C)は同(A)の特性図、第９図(A)〜(D)は従来の非晶質シリコン薄膜トラ
ンジスタの工程断面図である。 ３……電磁石、４……リンイオン、５……水素イオン、８……絶縁基板、９…
…非晶質シリコン半導体層、１０……マスク、３４……高濃度不純物導入層。
Claims (1)
- 【特許請求の範囲】 （１）容器内に周期律第III族元素又は第Ｖ族元素を含む不純物及び水素イオン
を含有するプラズマ空間を形成し、前記プラズマ空間から離れた位置に多結晶あ
るいは非晶質シリコン薄膜の形成された基板を置き、前記プラズマ空間中から不
純物イオン及び水素イオンを引き出し加速して、前記基板上に形成された多結晶
あるいは非晶質シリコン薄膜上に形成したマスクを用いて選択的に前記多結晶あ
るいは非晶質シリコン薄膜に前記不純物イオン及び水素イオンを同時に導入する
ことを特徴とする半導体装置の製造方法。 （２）不純物イオン及び水素イオンを高周波電力による放電分解により発生させ
ることを特徴とする特許請求の範囲第１項に記載の半導体装置の製造方法。 （３）不純物イオン及び水素イオンを磁場印加下で高周波電力による放電分解に
より発生させることを特徴とする特許請求の範囲第１項に記載の半導体装置の製
造方法。 （４）シリコン薄膜が非晶質シリコンであり、第Ｖ族イオンを発生するためのソ
ースガスが水素ガス希釈のＰＨ3であり、その濃度が0.5％より大きく10％より小
さい範囲にあることを特徴とする特許請求の範囲第１項に記載の半導体装置の製
造方法。
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470768A (en) | Method for fabricating a thin-film transistor | |
| US5851861A (en) | MIS semiconductor device having an LDD structure and a manufacturing method therefor | |
| JP3318384B2 (ja) | 薄膜トランジスタ及びその作製方法 | |
| JP2516951B2 (ja) | 半導体装置の製造方法 | |
| JP2796175B2 (ja) | 薄膜トランジスターの製造方法 | |
| JP3514912B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6140164A (en) | Method of manufacturing a semiconductor device | |
| JPH0547791A (ja) | 薄膜トランジスタの製造方法 | |
| JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
| JP2659000B2 (ja) | トランジスタの製造方法 | |
| JP3084159B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08181302A (ja) | 半導体装置及びその製造方法、並びに薄膜トランジスタ及びその製造方法、並びに液晶表示装置 | |
| JP2516951C (ja) | ||
| JP3281777B2 (ja) | 半導体素子の製造方法 | |
| JP4723797B2 (ja) | Ｃｍｏｓトランジスタ | |
| JP3260165B2 (ja) | 薄膜素子の製造方法 | |
| JP2795781B2 (ja) | 不純物層の形成方法 | |
| KR100214069B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| JPH05175232A (ja) | 薄膜トランジスター及びその製造方法 | |
| JP3730185B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2002373984A (ja) | 半導体装置及び製造方法 | |
| JP3167445B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07142739A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JP3953605B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05243270A (ja) | 薄膜トランジスターの製造方法 |