JPH06275642A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH06275642A JPH06275642A JP5847893A JP5847893A JPH06275642A JP H06275642 A JPH06275642 A JP H06275642A JP 5847893 A JP5847893 A JP 5847893A JP 5847893 A JP5847893 A JP 5847893A JP H06275642 A JPH06275642 A JP H06275642A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- doping layer
- source
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ソース／ドレイン電極とソース／ドレインコ
ンタクトになるドーピング層との間に、低抵抗の珪素化
物を形成することにより、オン電流の大きな薄膜トラン
ジスタを実現する。 【構成】 まず、ガラス等の基体１上にゲート電極２を
形成した後、ゲート絶縁膜３、半導体薄膜４、保護膜５
をプラズマ励起ＣＶＤ法により形成する。そして、レジ
スト６をマスクとして、保護膜５を蝕刻する。次いで、
レジスト６を除去した後、チタン等の珪素化物を生ずる
元素を含む金属膜７を形成する。次いで、保護膜５をマ
スクとし、Ｐを含んだイオン８及び水素イオン９を質量
分離せずに打ち込むことにより、半導体薄膜４のうち保
護膜５の直下以外の領域にｎ型のドーピング層１０を形
成する。次いで、未反応の金属１２をエッチングによっ
て除去し、ＴｉやＡｌ等からなるソース／ドレイン電極
１３を形成する。
ンタクトになるドーピング層との間に、低抵抗の珪素化
物を形成することにより、オン電流の大きな薄膜トラン
ジスタを実現する。 【構成】 まず、ガラス等の基体１上にゲート電極２を
形成した後、ゲート絶縁膜３、半導体薄膜４、保護膜５
をプラズマ励起ＣＶＤ法により形成する。そして、レジ
スト６をマスクとして、保護膜５を蝕刻する。次いで、
レジスト６を除去した後、チタン等の珪素化物を生ずる
元素を含む金属膜７を形成する。次いで、保護膜５をマ
スクとし、Ｐを含んだイオン８及び水素イオン９を質量
分離せずに打ち込むことにより、半導体薄膜４のうち保
護膜５の直下以外の領域にｎ型のドーピング層１０を形
成する。次いで、未反応の金属１２をエッチングによっ
て除去し、ＴｉやＡｌ等からなるソース／ドレイン電極
１３を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体工業における半
導体薄膜素子及びその製造方法に関し、特にアクティブ
マトリックス方式の液晶ディスプレイ等に用いられる薄
膜トランジスタ及びその製造方法に関する。
導体薄膜素子及びその製造方法に関し、特にアクティブ
マトリックス方式の液晶ディスプレイ等に用いられる薄
膜トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】従来、薄膜トランジスタの製造において
は、例えば図２に示すように、水素希釈のホスフィン
（ＰＨ3 ）のような価電子制御用の不純物を含む気体を
放電分解し、生成したイオン１９、２０を質量分離せず
に大口径のイオンビームとして半導体薄膜１７に一括し
て打ち込んでドーピング層２１を形成し、ドーピング層
２１の上にソース／ドレイン電極２２を形成するという
方法が採られている。尚、この場合、ドーピング層２１
の形成は、保護膜１８をマスクとして選択的に行なわれ
る［Ａ． Ｙｏｓｈｉｄａ， ｅｔ ａｌ． ： Ｊｐ
ｎ Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ５６（１９９１）
Ｌ１１８］。
は、例えば図２に示すように、水素希釈のホスフィン
（ＰＨ3 ）のような価電子制御用の不純物を含む気体を
放電分解し、生成したイオン１９、２０を質量分離せず
に大口径のイオンビームとして半導体薄膜１７に一括し
て打ち込んでドーピング層２１を形成し、ドーピング層
２１の上にソース／ドレイン電極２２を形成するという
方法が採られている。尚、この場合、ドーピング層２１
の形成は、保護膜１８をマスクとして選択的に行なわれ
る［Ａ． Ｙｏｓｈｉｄａ， ｅｔ ａｌ． ： Ｊｐ
ｎ Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ５６（１９９１）
Ｌ１１８］。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような方法を採用した場合、大面積処理は容易である
が、ソース／ドレイン電極２２とドーピング層２１との
コンタクト抵抗が大きく、オン電流が小さいという問題
があった。
ような方法を採用した場合、大面積処理は容易である
が、ソース／ドレイン電極２２とドーピング層２１との
コンタクト抵抗が大きく、オン電流が小さいという問題
があった。
【０００４】本発明は、前記従来技術の課題を解決する
ため、ソース／ドレイン電極とドーピング層とのコンタ
クト抵抗を低減して、オン電流を大きくすることのでき
る薄膜トランジスタ及びその製造方法を提供することを
目的とする。
ため、ソース／ドレイン電極とドーピング層とのコンタ
クト抵抗を低減して、オン電流を大きくすることのでき
る薄膜トランジスタ及びその製造方法を提供することを
目的とする。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る薄膜トランジスタは、基体上に形成さ
れたゲート電極、絶縁体薄膜、半導体薄膜からなるドー
ピング層及びソース／ドレイン電極を少なくとも備えた
薄膜トランジスタにおいて、前記ドーピング層とソース
／ドレイン電極との間に、珪素化物からなる層が介在す
ることを特徴とする。
め、本発明に係る薄膜トランジスタは、基体上に形成さ
れたゲート電極、絶縁体薄膜、半導体薄膜からなるドー
ピング層及びソース／ドレイン電極を少なくとも備えた
薄膜トランジスタにおいて、前記ドーピング層とソース
／ドレイン電極との間に、珪素化物からなる層が介在す
ることを特徴とする。
【０００６】また、本発明に係る薄膜トランジスタの製
造方法は、基体上に形成されたゲート電極、絶縁体薄膜
及び半導体薄膜を少なくとも備えた薄膜トランジスタの
製造方法において、前記半導体薄膜上にマスク材を形成
した後、珪素化物を生ずる元素を含む金属膜を堆積し、
前記金属膜を通して水素及び価電子制御用の不純物を含
むイオンの注入を行うことを特徴とする。
造方法は、基体上に形成されたゲート電極、絶縁体薄膜
及び半導体薄膜を少なくとも備えた薄膜トランジスタの
製造方法において、前記半導体薄膜上にマスク材を形成
した後、珪素化物を生ずる元素を含む金属膜を堆積し、
前記金属膜を通して水素及び価電子制御用の不純物を含
むイオンの注入を行うことを特徴とする。
【０００７】前記本発明方法においては、イオンの注入
後に、加熱処理を行なうのが好ましい。また、前記本発
明の構成又は本発明方法においては、半導体薄膜が非晶
質シリコン薄膜、微結晶シリコン薄膜及び多結晶シリコ
ン薄膜から選ばれる少なくとも一つであるのが好まし
い。
後に、加熱処理を行なうのが好ましい。また、前記本発
明の構成又は本発明方法においては、半導体薄膜が非晶
質シリコン薄膜、微結晶シリコン薄膜及び多結晶シリコ
ン薄膜から選ばれる少なくとも一つであるのが好まし
い。
【０００８】
【作用】前記本発明の構成によれば、ソース／ドレイン
電極と、ソース／ドレインコンタクトになるドーピング
層との間に、低抵抗の珪素化物が介在することとなり、
その結果、ソース／ドレイン電極とドーピング層とのコ
ンタクト抵抗を低減することができるので、オン電流の
大きな薄膜トランジスタを実現することができる。
電極と、ソース／ドレインコンタクトになるドーピング
層との間に、低抵抗の珪素化物が介在することとなり、
その結果、ソース／ドレイン電極とドーピング層とのコ
ンタクト抵抗を低減することができるので、オン電流の
大きな薄膜トランジスタを実現することができる。
【０００９】また、本発明方法の構成によれば、前記構
成を備えた薄膜トランジスタを効率良く合理的に作製す
ることができる。また、イオン注入後のドーピング層が
直接大気に曝されることはないので、ドーピング層の酸
化が抑制され、その結果、ドーピング層の特性が悪化す
ることはない。従って、アクティブマトリックス方式の
液晶ディスプレイ等のように大面積基板に薄膜トランジ
スタを作製する場合においても、特性、信頼性の優れた
薄膜トランジスタを作製することが可能となる。
成を備えた薄膜トランジスタを効率良く合理的に作製す
ることができる。また、イオン注入後のドーピング層が
直接大気に曝されることはないので、ドーピング層の酸
化が抑制され、その結果、ドーピング層の特性が悪化す
ることはない。従って、アクティブマトリックス方式の
液晶ディスプレイ等のように大面積基板に薄膜トランジ
スタを作製する場合においても、特性、信頼性の優れた
薄膜トランジスタを作製することが可能となる。
【００１０】前記本発明方法の構成において、イオンの
注入後に、加熱処理を行なうという好ましい構成によれ
ば、ドーピング層の損傷を回復し、イオン注入物を活性
化させることができると共に、ソース／ドレイン電極と
ドーピング層との界面に、さらに抵抗の低い珪素化物を
形成することができるので、より良好な特性を示す薄膜
トランジスタを作製することができる。
注入後に、加熱処理を行なうという好ましい構成によれ
ば、ドーピング層の損傷を回復し、イオン注入物を活性
化させることができると共に、ソース／ドレイン電極と
ドーピング層との界面に、さらに抵抗の低い珪素化物を
形成することができるので、より良好な特性を示す薄膜
トランジスタを作製することができる。
【００１１】また、前記本発明の構成又は本発明方法の
構成において、半導体薄膜が非晶質シリコン薄膜である
という好ましい構成によれば、プラズマ励起ＣＶＤ法等
により容易にガラス基板が使用可能な温度で大面積基板
上に均一に薄膜を形成することができるので、低コスト
で大面積の薄膜トランジスタを実現することができる。
構成において、半導体薄膜が非晶質シリコン薄膜である
という好ましい構成によれば、プラズマ励起ＣＶＤ法等
により容易にガラス基板が使用可能な温度で大面積基板
上に均一に薄膜を形成することができるので、低コスト
で大面積の薄膜トランジスタを実現することができる。
【００１２】また、前記本発明の構成又は本発明方法の
構成において、半導体薄膜が微結晶シリコン薄膜である
という好ましい構成によれば、薄膜トランジスタの特性
をより安定なものとすることができる。
構成において、半導体薄膜が微結晶シリコン薄膜である
という好ましい構成によれば、薄膜トランジスタの特性
をより安定なものとすることができる。
【００１３】また、前記本発明の構成又は本発明方法の
構成において、半導体薄膜が多結晶シリコン薄膜である
という好ましい構成によれば、薄膜トランジスタの電界
効果移動度をより高いものとすることができ、かつ、ｐ
型の薄膜トランジスタを実現することができる。
構成において、半導体薄膜が多結晶シリコン薄膜である
という好ましい構成によれば、薄膜トランジスタの電界
効果移動度をより高いものとすることができ、かつ、ｐ
型の薄膜トランジスタを実現することができる。
【００１４】
【実施例】以下、実施例を用いて本発明をさらに具体的
に説明する。図１は本発明に係る薄膜トランジスタの製
造方法の一実施例を示す工程断面図である。
に説明する。図１は本発明に係る薄膜トランジスタの製
造方法の一実施例を示す工程断面図である。
【００１５】まず、ガラス等の基体１上に、ゲート電極
２を形成した後、窒化シリコンからなるゲート絶縁膜
３、非晶質シリコンからなる半導体薄膜４、窒化シリコ
ンからなる保護膜５を、プラズマ励起ＣＶＤ法により形
成する。そして、フォトリソ工程を経てパターニングし
たレジスト６をマスクとして、保護膜５を図１（ａ）の
ように蝕刻する。ここで、保護膜５は、後に行なうＰを
含んだイオン８と水素イオン９の注入で、水素イオンが
半導体薄膜４に到達することを防止するためのマスク材
として設ける。従って、保護膜５の膜厚は注入するイオ
ンのエネルギーに依存し、例えば、２０ｋｅＶのイオン
注入を行なう場合には３０００オングストローム程度で
よい。尚、レジスト６を除去せずにイオン注入を行なう
場合には、この膜厚以下でよい。また、保護膜５を形成
しない場合には、水素イオンが半導体薄膜４に到達しな
い膜厚を有するレジスト６を形成してマスク材とすれば
よい。
２を形成した後、窒化シリコンからなるゲート絶縁膜
３、非晶質シリコンからなる半導体薄膜４、窒化シリコ
ンからなる保護膜５を、プラズマ励起ＣＶＤ法により形
成する。そして、フォトリソ工程を経てパターニングし
たレジスト６をマスクとして、保護膜５を図１（ａ）の
ように蝕刻する。ここで、保護膜５は、後に行なうＰを
含んだイオン８と水素イオン９の注入で、水素イオンが
半導体薄膜４に到達することを防止するためのマスク材
として設ける。従って、保護膜５の膜厚は注入するイオ
ンのエネルギーに依存し、例えば、２０ｋｅＶのイオン
注入を行なう場合には３０００オングストローム程度で
よい。尚、レジスト６を除去せずにイオン注入を行なう
場合には、この膜厚以下でよい。また、保護膜５を形成
しない場合には、水素イオンが半導体薄膜４に到達しな
い膜厚を有するレジスト６を形成してマスク材とすれば
よい。
【００１６】次いで、レジスト６を除去した後、チタン
等の珪素化物を生ずる元素を含む金属膜７を形成する。
金属膜７の膜厚は注入するイオンのエネルギーに依存
し、例えば、２０ｋｅＶのイオン注入を行なう場合には
１００オングストローム程度でよい。この金属膜７は、
１００オングストロームを超える膜厚で堆積した後、エ
ッチングによって１００オングストロームの膜厚とする
ことができる。尚、金属膜７の形成は、レジスト６を除
去する前に行なってもよく、この場合には、レジスト６
の除去によって金属膜７をリフトオフする。
等の珪素化物を生ずる元素を含む金属膜７を形成する。
金属膜７の膜厚は注入するイオンのエネルギーに依存
し、例えば、２０ｋｅＶのイオン注入を行なう場合には
１００オングストローム程度でよい。この金属膜７は、
１００オングストロームを超える膜厚で堆積した後、エ
ッチングによって１００オングストロームの膜厚とする
ことができる。尚、金属膜７の形成は、レジスト６を除
去する前に行なってもよく、この場合には、レジスト６
の除去によって金属膜７をリフトオフする。
【００１７】次いで、保護膜５をマスクとし、例えば、
ＰＨ3 とＨ2 の混合ガスの放電分解によって発生するＰ
+ 、ＰＨ+ 等のＰを含んだイオン８及びＨ+ ，Ｈ2 + 等
の水素イオン９を、金属膜７を通して、質量分離せずに
打ち込んでドーピングすることにより（図１（ｂ））、
半導体薄膜４のうち保護膜５の直下以外の領域にｎ型の
ドーピング層１０を形成する（図１（ｃ））。ここで、
イオンの注入は、ドーピングガス；Ｈ2 希釈５％Ｐ
Ｈ3 、イオンのエネルギー；２０ｋＶ、イオンの照射
量；５×１０15ｉｏｎｓ／（ｃｍ2 ・分）という条件で
行なう。尚、ｐ型のドーピング層を形成する場合には、
例えば、Ｂ2 Ｈ6 とＨ2 の混合ガスの放電分解によって
発生するＢを含んだイオン及び水素イオンを、質量分離
せずに打ち込んでドーピングすればよい。この注入工程
は非質量分離のイオンビームによるものであるため、装
置の構成が簡易で大面積処理が可能であり、かつ処理時
間も短い。
ＰＨ3 とＨ2 の混合ガスの放電分解によって発生するＰ
+ 、ＰＨ+ 等のＰを含んだイオン８及びＨ+ ，Ｈ2 + 等
の水素イオン９を、金属膜７を通して、質量分離せずに
打ち込んでドーピングすることにより（図１（ｂ））、
半導体薄膜４のうち保護膜５の直下以外の領域にｎ型の
ドーピング層１０を形成する（図１（ｃ））。ここで、
イオンの注入は、ドーピングガス；Ｈ2 希釈５％Ｐ
Ｈ3 、イオンのエネルギー；２０ｋＶ、イオンの照射
量；５×１０15ｉｏｎｓ／（ｃｍ2 ・分）という条件で
行なう。尚、ｐ型のドーピング層を形成する場合には、
例えば、Ｂ2 Ｈ6 とＨ2 の混合ガスの放電分解によって
発生するＢを含んだイオン及び水素イオンを、質量分離
せずに打ち込んでドーピングすればよい。この注入工程
は非質量分離のイオンビームによるものであるため、装
置の構成が簡易で大面積処理が可能であり、かつ処理時
間も短い。
【００１８】以上の処理では、金属膜７とドーピング層
１０である非晶質シリコン薄膜との界面以外の場所には
珪素化物１１が形成されないため（図１（ｃ））、未反
応の金属１２をエッチングによって除去する。本実施例
においては、１％の希弗酸によって未反応の金属１２を
除去した。
１０である非晶質シリコン薄膜との界面以外の場所には
珪素化物１１が形成されないため（図１（ｃ））、未反
応の金属１２をエッチングによって除去する。本実施例
においては、１％の希弗酸によって未反応の金属１２を
除去した。
【００１９】次いで、ＴｉやＡｌ等からなるソース／ド
レイン電極１３を形成する（図１（ｄ））。以上のよう
な方法を採用すれば、ソース／ドレイン電極１３と、ソ
ース／ドレインコンタクトになるドーピング層１０との
間に、低抵抗の珪素化物１１を形成することができ、そ
の結果、ソース／ドレイン電極１３とドーピング層１０
とのコンタクト抵抗を低減することができるので、オン
電流の大きな薄膜トランジスタを作製することができ
る。また、イオン注入後のドーピング層が直接大気に曝
されることはないので、ドーピング層の酸化が抑制さ
れ、その結果、ドーピング層の特性を悪化させることは
ない。従って、アクティブマトリックス方式の液晶ディ
スプレイ等のように大面積基板に薄膜トランジスタを作
製する場合においても、特性、信頼性の優れた薄膜トラ
ンジスタを作製することが可能となる。
レイン電極１３を形成する（図１（ｄ））。以上のよう
な方法を採用すれば、ソース／ドレイン電極１３と、ソ
ース／ドレインコンタクトになるドーピング層１０との
間に、低抵抗の珪素化物１１を形成することができ、そ
の結果、ソース／ドレイン電極１３とドーピング層１０
とのコンタクト抵抗を低減することができるので、オン
電流の大きな薄膜トランジスタを作製することができ
る。また、イオン注入後のドーピング層が直接大気に曝
されることはないので、ドーピング層の酸化が抑制さ
れ、その結果、ドーピング層の特性を悪化させることは
ない。従って、アクティブマトリックス方式の液晶ディ
スプレイ等のように大面積基板に薄膜トランジスタを作
製する場合においても、特性、信頼性の優れた薄膜トラ
ンジスタを作製することが可能となる。
【００２０】また、イオンの注入後に、加熱処理を行な
えば、ドーピング層１０の損傷を回復し、イオン注入物
を活性化させることができるので、より良好な特性を示
す薄膜トランジスタを作製することができる。加熱処理
の温度は、本実施例のように半導体薄膜として非晶質シ
リコン薄膜を用いる場合には、２００〜３００℃である
のが好ましく、さらには２２５〜２５０℃であるのが好
ましい。また、この加熱処理によって、ドーピング層１
０の損傷回復や、イオン注入物の活性化だけではなく、
金属膜７とドーピング層１０である非晶質シリコン薄膜
との界面に、さらに抵抗の低い珪素化物１１を形成する
ことができるので、オン電流のさらに大きな薄膜トラン
ジスタを作製することができる。尚、加熱処理は未反応
の金属１２を除去した後に行なってもよく、この場合に
は加熱処理としてレーザービーム照射などによる半導体
薄膜４やドーピング層１０の結晶化を行なってもよい。
えば、ドーピング層１０の損傷を回復し、イオン注入物
を活性化させることができるので、より良好な特性を示
す薄膜トランジスタを作製することができる。加熱処理
の温度は、本実施例のように半導体薄膜として非晶質シ
リコン薄膜を用いる場合には、２００〜３００℃である
のが好ましく、さらには２２５〜２５０℃であるのが好
ましい。また、この加熱処理によって、ドーピング層１
０の損傷回復や、イオン注入物の活性化だけではなく、
金属膜７とドーピング層１０である非晶質シリコン薄膜
との界面に、さらに抵抗の低い珪素化物１１を形成する
ことができるので、オン電流のさらに大きな薄膜トラン
ジスタを作製することができる。尚、加熱処理は未反応
の金属１２を除去した後に行なってもよく、この場合に
は加熱処理としてレーザービーム照射などによる半導体
薄膜４やドーピング層１０の結晶化を行なってもよい。
【００２１】また、半導体薄膜４の材料としては、プラ
ズマ励起ＣＶＤ法等により容易にガラス基板が使用可能
な温度で大面積基板上に均一に薄膜を形成することがで
き、低コストで大面積の薄膜トランジスタを作製するこ
とができる点で、上記実施例に記載した非晶質シリコン
が好ましいが、必ずしもこれに限定されるものではな
く、例えば、微結晶シリコン、多結晶シリコンであって
もよい。そして、半導体薄膜４として微結晶シリコンを
用いれば、薄膜トランジスタの特性をより安定なものと
することができる。また、多結晶シリコンを用いれば、
薄膜トランジスタの電界効果移動度をより高いものとす
ることができ、かつ、ｐ型の薄膜トランジスタを作製す
ることができるというメリットがある。
ズマ励起ＣＶＤ法等により容易にガラス基板が使用可能
な温度で大面積基板上に均一に薄膜を形成することがで
き、低コストで大面積の薄膜トランジスタを作製するこ
とができる点で、上記実施例に記載した非晶質シリコン
が好ましいが、必ずしもこれに限定されるものではな
く、例えば、微結晶シリコン、多結晶シリコンであって
もよい。そして、半導体薄膜４として微結晶シリコンを
用いれば、薄膜トランジスタの特性をより安定なものと
することができる。また、多結晶シリコンを用いれば、
薄膜トランジスタの電界効果移動度をより高いものとす
ることができ、かつ、ｐ型の薄膜トランジスタを作製す
ることができるというメリットがある。
【００２２】
【発明の効果】以上説明したように、本発明の構成によ
れば、ソース／ドレイン電極と、ソース／ドレインコン
タクトになるドーピング層との間に、低抵抗の珪素化物
が介在することとなり、その結果、ソース／ドレイン電
極とドーピング層とのコンタクト抵抗を低減することが
できるので、オン電流の大きな薄膜トランジスタを実現
することができる。
れば、ソース／ドレイン電極と、ソース／ドレインコン
タクトになるドーピング層との間に、低抵抗の珪素化物
が介在することとなり、その結果、ソース／ドレイン電
極とドーピング層とのコンタクト抵抗を低減することが
できるので、オン電流の大きな薄膜トランジスタを実現
することができる。
【００２３】また、本発明方法の構成によれば、前記構
成を備えた薄膜トランジスタを効率良く合理的に作製す
ることができる。また、イオン注入後のドーピング層が
直接大気に曝されることはないので、ドーピング層の酸
化が抑制され、その結果、ドーピング層の特性が悪化す
ることはない。従って、アクティブマトリックス方式の
液晶ディスプレイ等のように大面積基板に薄膜トランジ
スタを作製する場合においても、特性、信頼性の優れた
薄膜トランジスタを作製することが可能となる。
成を備えた薄膜トランジスタを効率良く合理的に作製す
ることができる。また、イオン注入後のドーピング層が
直接大気に曝されることはないので、ドーピング層の酸
化が抑制され、その結果、ドーピング層の特性が悪化す
ることはない。従って、アクティブマトリックス方式の
液晶ディスプレイ等のように大面積基板に薄膜トランジ
スタを作製する場合においても、特性、信頼性の優れた
薄膜トランジスタを作製することが可能となる。
【００２４】本発明方法の構成において、イオンの注入
後に、加熱処理を行なうという好ましい構成によれば、
ドーピング層の損傷を回復し、イオン注入物を活性化さ
せることができると共に、ソース／ドレイン電極とドー
ピング層との界面に、さらに抵抗の低い珪素化物を形成
することができるので、より良好な特性を示す薄膜トラ
ンジスタを作製することができる。
後に、加熱処理を行なうという好ましい構成によれば、
ドーピング層の損傷を回復し、イオン注入物を活性化さ
せることができると共に、ソース／ドレイン電極とドー
ピング層との界面に、さらに抵抗の低い珪素化物を形成
することができるので、より良好な特性を示す薄膜トラ
ンジスタを作製することができる。
【００２５】また、本発明の構成又は本発明方法の構成
において、半導体薄膜が非晶質シリコン薄膜であるとい
う好ましい構成によれば、プラズマ励起ＣＶＤ法等によ
り容易にガラス基板が使用可能な温度で大面積基板上に
均一に薄膜を形成することができるので、低コストで大
面積の薄膜トランジスタを実現することができる。
において、半導体薄膜が非晶質シリコン薄膜であるとい
う好ましい構成によれば、プラズマ励起ＣＶＤ法等によ
り容易にガラス基板が使用可能な温度で大面積基板上に
均一に薄膜を形成することができるので、低コストで大
面積の薄膜トランジスタを実現することができる。
【００２６】また、本発明の構成又は本発明方法の構成
において、半導体薄膜が微結晶シリコン薄膜であるとい
う好ましい構成によれば、薄膜トランジスタの特性をよ
り安定なものとすることができる。
において、半導体薄膜が微結晶シリコン薄膜であるとい
う好ましい構成によれば、薄膜トランジスタの特性をよ
り安定なものとすることができる。
【００２７】また、本発明の構成又は本発明方法の構成
において、半導体薄膜が多結晶シリコン薄膜であるとい
う好ましい構成によれば、薄膜トランジスタの電界効果
移動度をより高いものとすることができ、かつ、ｐ型の
薄膜トランジスタを実現することができる。
において、半導体薄膜が多結晶シリコン薄膜であるとい
う好ましい構成によれば、薄膜トランジスタの電界効果
移動度をより高いものとすることができ、かつ、ｐ型の
薄膜トランジスタを実現することができる。
【図１】本発明に係る薄膜トランジスタの製造方法の一
実施例を示す工程断面図である。
実施例を示す工程断面図である。
【図２】従来技術における薄膜トランジスタの製造方法
を示す工程断面図である。
を示す工程断面図である。
１ 基体 ２ ゲート電極 ３ ゲート絶縁膜 ４ 半導体薄膜 ５ 保護膜 ６ レジスト ７ 金属膜 ８ Ｐを含んだイオン ９ 水素イオン １０ ドーピング層 １１ 珪素化物 １２ 未反応の金属 １３ ソース／ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/265 8617−4Ｍ Ｈ０１Ｌ 21/265 Ａ
Claims (4)
- 【請求項１】 基体上に形成されたゲート電極、絶縁体
薄膜、半導体薄膜からなるドーピング層及びソース／ド
レイン電極を少なくとも備えた薄膜トランジスタにおい
て、前記ドーピング層とソース／ドレイン電極との間
に、珪素化物からなる層が介在することを特徴とする薄
膜トランジスタ。 - 【請求項２】 基体上に形成されたゲート電極、絶縁体
薄膜及び半導体薄膜を少なくとも備えた薄膜トランジス
タの製造方法において、前記半導体薄膜上にマスク材を
形成した後、珪素化物を生ずる元素を含む金属膜を堆積
し、前記金属膜を通して水素及び価電子制御用の不純物
を含むイオンの注入を行うことを特徴とする薄膜トラン
ジスタの製造方法。 - 【請求項３】 イオンの注入後に、加熱処理を行なう請
求項２に記載の薄膜トランジスタの製造方法。 - 【請求項４】 半導体薄膜が非晶質シリコン薄膜、微結
晶シリコン薄膜及び多結晶シリコン薄膜から選ばれる少
なくとも一つである請求項１に記載の薄膜トランジスタ
又は請求項２に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5847893A JPH06275642A (ja) | 1993-03-18 | 1993-03-18 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5847893A JPH06275642A (ja) | 1993-03-18 | 1993-03-18 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275642A true JPH06275642A (ja) | 1994-09-30 |
Family
ID=13085549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5847893A Pending JPH06275642A (ja) | 1993-03-18 | 1993-03-18 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275642A (ja) |
-
1993
- 1993-03-18 JP JP5847893A patent/JPH06275642A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09171969A (ja) | 半導体素子の浅い接合形成方法 | |
| KR20030044800A (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| JPH03154333A (ja) | 半導体装置の製造方法 | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04290224A (ja) | 半導体装置の製造方法 | |
| JPH0766926B2 (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| US5631178A (en) | Method for forming a stable semiconductor device having an arsenic doped ROM portion | |
| JP2001308027A (ja) | 半導体装置の製造方法 | |
| US6780700B2 (en) | Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide | |
| JPH10199829A (ja) | 半導体装置の製造方法 | |
| JPH0738113A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10209291A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH06275642A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3260165B2 (ja) | 薄膜素子の製造方法 | |
| JPH0235777A (ja) | 半導体装置およびその製造方法 | |
| JPH06275643A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06177067A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08274320A (ja) | 半導体装置の製造方法 | |
| JPH05175232A (ja) | 薄膜トランジスター及びその製造方法 | |
| JP2653312B2 (ja) | 薄膜トランジスターの製造方法 | |
| JPH04245642A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JP3585534B2 (ja) | 半導体装置の作製方法 | |
| JP2504733B2 (ja) | 集積回路およびその製造方法 | |
| JPH11186548A (ja) | 半導体装置及びその製造方法 | |
| JP3327109B2 (ja) | 半導体装置の製造方法 |