JP3020729B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3020729B2 JP3020729B2 JP4118989A JP11898992A JP3020729B2 JP 3020729 B2 JP3020729 B2 JP 3020729B2 JP 4118989 A JP4118989 A JP 4118989A JP 11898992 A JP11898992 A JP 11898992A JP 3020729 B2 JP3020729 B2 JP 3020729B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- gate electrode
- ion
- polycrystalline
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にイオン注入工程を含むＳｉＭＯＳ型半導体
装置の製造方法に関する。
に関し、特にイオン注入工程を含むＳｉＭＯＳ型半導体
装置の製造方法に関する。
【０００２】近年、Ｓｉテクノロジーの急速な進歩によ
って、集積回路の高速化、高密度化、多機能化が加速さ
れている。その中でも、絶縁物上へのＳｉ層堆積技術、
いわゆるＳＯＩは３次元配線技術とも絡んできわめて重
要な開発ターゲットとなっている。
って、集積回路の高速化、高密度化、多機能化が加速さ
れている。その中でも、絶縁物上へのＳｉ層堆積技術、
いわゆるＳＯＩは３次元配線技術とも絡んできわめて重
要な開発ターゲットとなっている。
【０００３】この技術には、活性層をＳｉ単結晶とする
高機能化志向と、活性層を多結晶Ｓｉまたは非晶質Ｓｉ
で構成する低価格化志向の流れが含まれる。前者は、微
細化技術を追求し、超ＬＳＩの製造に役立てる目的で、
また後者はジャイアントマイクロエレクトロニクスとい
われる固体画像撮影、表示、印刷装置への応用等を目的
としている。
高機能化志向と、活性層を多結晶Ｓｉまたは非晶質Ｓｉ
で構成する低価格化志向の流れが含まれる。前者は、微
細化技術を追求し、超ＬＳＩの製造に役立てる目的で、
また後者はジャイアントマイクロエレクトロニクスとい
われる固体画像撮影、表示、印刷装置への応用等を目的
としている。
【０００４】ジャイアントマイクロエレクトロニクスに
おいては、比較的大面積のガラス基板上に多結晶Ｓｉや
非晶質Ｓｉを活性層とする薄膜電界効果型トランジスタ
が、キーデバイスとして形成される。
おいては、比較的大面積のガラス基板上に多結晶Ｓｉや
非晶質Ｓｉを活性層とする薄膜電界効果型トランジスタ
が、キーデバイスとして形成される。
【０００５】
【従来の技術】ガラス基板上への薄膜トランジスタは、
活性層が多結晶または非晶質であるため、キャリア移動
度が小さく、またリーク電流も無視できない。大型画面
の場合、広い面積に数多くの薄膜トランジスタが形成さ
れるが、画面全体に亘って均一な特性を有する薄膜トラ
ンジスタを形成することは容易ではない。
活性層が多結晶または非晶質であるため、キャリア移動
度が小さく、またリーク電流も無視できない。大型画面
の場合、広い面積に数多くの薄膜トランジスタが形成さ
れるが、画面全体に亘って均一な特性を有する薄膜トラ
ンジスタを形成することは容易ではない。
【０００６】薄膜トランジスタの特性向上の一手段は、
活性層内のＳｉ未結合手（ダングリングボンド）の終端
処理である。すなわち、ターミネータと呼ばれる水素や
弗素、塩素原子を活性層内に導入し、Ｓｉの未結合手と
化学結合せしめることによって、信号伝達キャリアのト
ラップや再結合中心をつぶし、また粒界における電位障
壁を低下させる。
活性層内のＳｉ未結合手（ダングリングボンド）の終端
処理である。すなわち、ターミネータと呼ばれる水素や
弗素、塩素原子を活性層内に導入し、Ｓｉの未結合手と
化学結合せしめることによって、信号伝達キャリアのト
ラップや再結合中心をつぶし、また粒界における電位障
壁を低下させる。
【０００７】信号伝達キャリアは、ＳｉＭＯＳ型デバイ
スである薄膜トランジスタ（ＴＦＴ）の活性層表面近傍
に形成されるチャネルを走行するので、ＴＦＴのソー
ス、チャネルおよびドレインの、特にＳｉ層表面領域で
終端処理を行なうことが重要である。
スである薄膜トランジスタ（ＴＦＴ）の活性層表面近傍
に形成されるチャネルを走行するので、ＴＦＴのソー
ス、チャネルおよびドレインの、特にＳｉ層表面領域で
終端処理を行なうことが重要である。
【０００８】従来は、多結晶ＳｉＴＦＴの場合、ゲート
電極を形成後、これをマスクとして自己整合的に不純物
のイオン注入を行ない、高不純物濃度のソースおよびド
レイン領域を形成する。
電極を形成後、これをマスクとして自己整合的に不純物
のイオン注入を行ない、高不純物濃度のソースおよびド
レイン領域を形成する。
【０００９】しかる後、６〜７時間、あるいはそれ以上
に亘って昇温状態で水素プラズマ中で処理するか、プラ
ズマＳｉＮx 膜から水素拡散するかして終端化処理を行
なっていた。不純物イオンに続いて、水素イオンを打込
み熱処理する等の方法も提案されている。
に亘って昇温状態で水素プラズマ中で処理するか、プラ
ズマＳｉＮx 膜から水素拡散するかして終端化処理を行
なっていた。不純物イオンに続いて、水素イオンを打込
み熱処理する等の方法も提案されている。
【００１０】一方、非晶質ＳｉＴＦＴの場合、ＳｉＮx
のゲート絶縁膜および非晶質Ｓｉ活性層を連続的にプラ
ズマＣＶＤ法で形成するのが一般的である。プラズマＣ
ＶＤによって成膜中には通常５〜８％の水素が含有され
るが、ＳｉＮx 膜の膜質が低く（欠陥が多く）、またＳ
ｉＮx とＳｉの界面準位の多さも指摘されており、デバ
イス特性は多結晶ＳｉＴＦＴより相当低い。
のゲート絶縁膜および非晶質Ｓｉ活性層を連続的にプラ
ズマＣＶＤ法で形成するのが一般的である。プラズマＣ
ＶＤによって成膜中には通常５〜８％の水素が含有され
るが、ＳｉＮx 膜の膜質が低く（欠陥が多く）、またＳ
ｉＮx とＳｉの界面準位の多さも指摘されており、デバ
イス特性は多結晶ＳｉＴＦＴより相当低い。
【００１１】
【発明が解決しようとする課題】上記した多結晶ＳｉＴ
ＦＴの結晶性向上法は、工程に時間を要し、また余分な
工程を必要とするのでスループットが小さいという問題
点がある。
ＦＴの結晶性向上法は、工程に時間を要し、また余分な
工程を必要とするのでスループットが小さいという問題
点がある。
【００１２】また、非晶質ＳｉＴＦＴの場合、ＳｉＮx
膜および界面の問題に加えてプラズマＣＶＤによって導
入されるＳｉ膜中の水素濃度が制御できず、成膜特性の
均質性、再現性に問題を残している。
膜および界面の問題に加えてプラズマＣＶＤによって導
入されるＳｉ膜中の水素濃度が制御できず、成膜特性の
均質性、再現性に問題を残している。
【００１３】本発明の目的は、絶縁物上に堆積した多結
晶Ｓｉ層または非晶質Ｓｉ層からなる活性層の改質を効
率よく行なう技術を提供することである。
晶Ｓｉ層または非晶質Ｓｉ層からなる活性層の改質を効
率よく行なう技術を提供することである。
【００１４】
【課題を解決するための手段】本発明のＳｉＭＯＳ型半
導体装置の製造方法は、基板上に多結晶Ｓｉ層または非
晶質Ｓｉ層を活性層として堆積する工程と、当該活性層
上にゲート絶縁膜を介してゲート電極を形成する工程
と、Ｓｉの未結合手終端元素と不純物元素との化合物を
含むソースガスをイオン化し、質量分離を行なわずに未
結合手終端元素の深いピークがゲート電極下の活性層に
到達する加速エネルギで活性層にイオン注入する工程と
を含む。
導体装置の製造方法は、基板上に多結晶Ｓｉ層または非
晶質Ｓｉ層を活性層として堆積する工程と、当該活性層
上にゲート絶縁膜を介してゲート電極を形成する工程
と、Ｓｉの未結合手終端元素と不純物元素との化合物を
含むソースガスをイオン化し、質量分離を行なわずに未
結合手終端元素の深いピークがゲート電極下の活性層に
到達する加速エネルギで活性層にイオン注入する工程と
を含む。
【００１５】
【作用】大きな質量を有するイオンと小さな質量を有す
るイオンとを同一の加速電圧でイオン注入すると、大き
な質量のイオンの注入深さは浅く、小さな質量のイオン
の注入深さは深い。
るイオンとを同一の加速電圧でイオン注入すると、大き
な質量のイオンの注入深さは浅く、小さな質量のイオン
の注入深さは深い。
【００１６】大きな質量のイオンが不純物元素と未結合
手終端元素との化合物から構成される場合、イオン注入
後これらの元素は分離する。小さな質量のイオンが未結
合手終端元素である場合、未結合手終端元素の深さ方向
分布には２つのピークが現れる。
手終端元素との化合物から構成される場合、イオン注入
後これらの元素は分離する。小さな質量のイオンが未結
合手終端元素である場合、未結合手終端元素の深さ方向
分布には２つのピークが現れる。
【００１７】未結合手終端元素の深いほうのピークがゲ
ート電極下の活性層に到達するように加速エネルギを選
択すると、ゲート電極下のチャネル領域には未結合手終
端元素がイオン注入され、ゲート電極両側のソース・ド
レイン領域には不純物元素と未結合手終端元素の両方が
イオン注入される。
ート電極下の活性層に到達するように加速エネルギを選
択すると、ゲート電極下のチャネル領域には未結合手終
端元素がイオン注入され、ゲート電極両側のソース・ド
レイン領域には不純物元素と未結合手終端元素の両方が
イオン注入される。
【００１８】このようにして、ソース／ドレイン領域の
不純物元素イオン注入と同時に、ソース領域、チャネル
領域、ドレイン領域に未結合手終端元素をイオン注入す
ることができる。活性層内の未結合手が終端化されるた
め、活性層のＳｉの特性が向上する。
不純物元素イオン注入と同時に、ソース領域、チャネル
領域、ドレイン領域に未結合手終端元素をイオン注入す
ることができる。活性層内の未結合手が終端化されるた
め、活性層のＳｉの特性が向上する。
【００１９】
【実施例】図１は、本発明の基本実施例を示す。図１
（Ａ）は不純物ソースガスとしてＰＨ3 を用いた場合の
Ｓｉ中への非質量分離イオン注入の濃度分布を示すグラ
フである。ＰＨ3 中のＰが不純物元素となり、ＨがＳｉ
の未結合手終端元素となる。
（Ａ）は不純物ソースガスとしてＰＨ3 を用いた場合の
Ｓｉ中への非質量分離イオン注入の濃度分布を示すグラ
フである。ＰＨ3 中のＰが不純物元素となり、ＨがＳｉ
の未結合手終端元素となる。
【００２０】なお、ＰＨ3 はＨ2 で希釈してある。この
希釈用Ｈ2 からもＨが生じる。グラフはＳｉ中のＰとＨ
の濃度をＳＩＭＳで分析した結果である。比較のため
に、Ｓｉ濃度分析値も示す。
希釈用Ｈ2 からもＨが生じる。グラフはＳｉ中のＰとＨ
の濃度をＳＩＭＳで分析した結果である。比較のため
に、Ｓｉ濃度分析値も示す。
【００２１】なお、測定条件は、加速電圧３０ＫｅＶ、
ドース量５Ｅ１５ｃｍ-2であり、ＰＨ3 ／Ｈ2 ガスをイ
オン化後質量分離を行なうことなく、Ｓｉ中にイオン注
入した。
ドース量５Ｅ１５ｃｍ-2であり、ＰＨ3 ／Ｈ2 ガスをイ
オン化後質量分離を行なうことなく、Ｓｉ中にイオン注
入した。
【００２２】図１（Ａ）から不純物燐（Ｐ）のピークは
表面近傍に１つしか現れないが、水素（Ｈ）のピークは
表面近傍と深さ０．２５μｍ付近とに２つ現れている。
表面近傍のピークを第１のピーク、より深い位置のピー
クを第２のピークと呼ぶ。
表面近傍に１つしか現れないが、水素（Ｈ）のピークは
表面近傍と深さ０．２５μｍ付近とに２つ現れている。
表面近傍のピークを第１のピーク、より深い位置のピー
クを第２のピークと呼ぶ。
【００２３】このうち、第１のピークはＰＨ3 ガスのイ
オン化過程でＰの他に燐化水素化合物Ｐ1 Ｈx 、Ｐ2 Ｈ
x 等が形成され、それがそのままイオン打込みされたた
めに生じたものと考えられる。さらに、第２のピーク
は、ＰＨ3 ガスから分離したＨ、Ｈ2 や希釈ガスの水素
がイオン化してそのまま注入された結果生じたものと考
えられる。
オン化過程でＰの他に燐化水素化合物Ｐ1 Ｈx 、Ｐ2 Ｈ
x 等が形成され、それがそのままイオン打込みされたた
めに生じたものと考えられる。さらに、第２のピーク
は、ＰＨ3 ガスから分離したＨ、Ｈ2 や希釈ガスの水素
がイオン化してそのまま注入された結果生じたものと考
えられる。
【００２４】実際、ＰＨ3 ／Ｈ2 ガスをイオン化後、質
量分離して同一条件下でＳｉ中にイオン注入した材料を
ＳＩＭＳで調べると、軽元素である水素は除去されるた
め、第１のピークだけしか現れないことが確認された。
本実施例は、この２つのピークを利用する。
量分離して同一条件下でＳｉ中にイオン注入した材料を
ＳＩＭＳで調べると、軽元素である水素は除去されるた
め、第１のピークだけしか現れないことが確認された。
本実施例は、この２つのピークを利用する。
【００２５】以下、図１（Ｂ）を参照して本発明の実施
例によるＳｉＭＯＳ型半導体装置の製造方法を説明す
る。ガラス、石英等の基板１上に多結晶Ｓｉ層または非
晶質Ｓｉ層からなる活性層２を堆積する。続いて、活性
層２上にＳｉＯ2 、ＳｉＮ等のゲート絶縁膜３を介して
ゲート電極４を形成する。ゲート電極４の下以外のゲー
ト絶縁膜３は残しても除去してもよい。
例によるＳｉＭＯＳ型半導体装置の製造方法を説明す
る。ガラス、石英等の基板１上に多結晶Ｓｉ層または非
晶質Ｓｉ層からなる活性層２を堆積する。続いて、活性
層２上にＳｉＯ2 、ＳｉＮ等のゲート絶縁膜３を介して
ゲート電極４を形成する。ゲート電極４の下以外のゲー
ト絶縁膜３は残しても除去してもよい。
【００２６】図１（Ｂ）に示すように、この状態で上方
から活性層２に、Ｈ、Ｆ等のＳｉの未結合手を終端化す
る機能を有する元素と不純物元素との化合物のガス５を
イオン化して質量分離を行なわずにイオン注入する。
から活性層２に、Ｈ、Ｆ等のＳｉの未結合手を終端化す
る機能を有する元素と不純物元素との化合物のガス５を
イオン化して質量分離を行なわずにイオン注入する。
【００２７】質量分離しないイオン（ＰＨ3 ガス５から
発生したＰを含むイオンとＨのみを含むイオン）を上方
から打ち込むと、上にゲート電極４が存在しないソース
／ドレイン領域のＳｉ活性層２には不純物元素Ｐがイオ
ン注入されて、ソース領域７およびドレイン領域８が形
成される。
発生したＰを含むイオンとＨのみを含むイオン）を上方
から打ち込むと、上にゲート電極４が存在しないソース
／ドレイン領域のＳｉ活性層２には不純物元素Ｐがイオ
ン注入されて、ソース領域７およびドレイン領域８が形
成される。
【００２８】同時に、この領域にはＰとＨの化合物に含
まれるＳｉ未結合手終端元素Ｈもイオン注入されてＳｉ
の未結合手を終端化する。このＨは、図１（Ａ）の浅い
第１のピークに該当する。
まれるＳｉ未結合手終端元素Ｈもイオン注入されてＳｉ
の未結合手を終端化する。このＨは、図１（Ａ）の浅い
第１のピークに該当する。
【００２９】また、上にゲート電極４を形成したチャネ
ル領域９のＳｉ活性層２には、図１（Ａ）の深い第２の
ピークに該当するＳｉの未結合手終端元素Ｈがイオン注
入されてＳｉの未結合手を終端化する。
ル領域９のＳｉ活性層２には、図１（Ａ）の深い第２の
ピークに該当するＳｉの未結合手終端元素Ｈがイオン注
入されてＳｉの未結合手を終端化する。
【００３０】なお、希釈用Ｈ2 ガスを用いた場合は、チ
ャネル領域にイオン注入されるＨの量が増加する。な
お、ＰＨ3 とＨ2 ガスを用いる場合を説明したが、不純
物としてはＰの他、ＢやＡｓ等の他の不純物元素を用い
ることもできる。また、未結合手終端元素としては、Ｈ
の他、Ｆ等を用いることもできる。
ャネル領域にイオン注入されるＨの量が増加する。な
お、ＰＨ3 とＨ2 ガスを用いる場合を説明したが、不純
物としてはＰの他、ＢやＡｓ等の他の不純物元素を用い
ることもできる。また、未結合手終端元素としては、Ｈ
の他、Ｆ等を用いることもできる。
【００３１】ただし、未結合手終端元素の分布に２つの
ピークを形成するためには、未結合手終端元素は不純物
ソースとなるイオンよりも十分質量が軽いことが望まし
い。また、チャネル領域９に対して十分な量の未結合手
終端元素をイオン注入するためには、不純物ソースとな
るガスを未結合手終端元素のガスで希釈することが望ま
しい。
ピークを形成するためには、未結合手終端元素は不純物
ソースとなるイオンよりも十分質量が軽いことが望まし
い。また、チャネル領域９に対して十分な量の未結合手
終端元素をイオン注入するためには、不純物ソースとな
るガスを未結合手終端元素のガスで希釈することが望ま
しい。
【００３２】イオン注入工程終了後、イオン注入したＳ
ｉの未結合手終端元素を活性化するために、４５０℃以
下の温度で適当時間熱処理することが望ましい。ＳｉＭ
ＯＳ型半導体装置においては、活性層２の表面領域にキ
ャリア走行領域、いわゆるチャネルが形成されるので、
特にこの領域のＳｉ未結合手密度を低い水準に抑制する
ことが望まれる。
ｉの未結合手終端元素を活性化するために、４５０℃以
下の温度で適当時間熱処理することが望ましい。ＳｉＭ
ＯＳ型半導体装置においては、活性層２の表面領域にキ
ャリア走行領域、いわゆるチャネルが形成されるので、
特にこの領域のＳｉ未結合手密度を低い水準に抑制する
ことが望まれる。
【００３３】このために、Ｓｉの未結合手終端元素の濃
度分布がゲート電極４下のチャネル領域９表面部分に対
応する深さに第２のピークを示すように、イオン注入の
加速電圧および／またはゲート絶縁膜３とゲート電極４
の厚みを調節することが望ましい。
度分布がゲート電極４下のチャネル領域９表面部分に対
応する深さに第２のピークを示すように、イオン注入の
加速電圧および／またはゲート絶縁膜３とゲート電極４
の厚みを調節することが望ましい。
【００３４】好ましくは、Ｓｉの未結合手終端元素が水
素または弗素であり、不純物元素は硼素、燐、砒素であ
り、不純物元素の原子量が水素または弗素より大きな元
素である。
素または弗素であり、不純物元素は硼素、燐、砒素であ
り、不純物元素の原子量が水素または弗素より大きな元
素である。
【００３５】ＳｉＭＯＳ型デバイスの製造工程におい
て、ソース、ドレイン形成不純物と同時にＳｉの未結合
手終端元素をイオン注入することによって、多結晶Ｓｉ
層や非晶質Ｓｉ層の未結合手による欠陥準位の密度を活
性層内で低下させることができる。
て、ソース、ドレイン形成不純物と同時にＳｉの未結合
手終端元素をイオン注入することによって、多結晶Ｓｉ
層や非晶質Ｓｉ層の未結合手による欠陥準位の密度を活
性層内で低下させることができる。
【００３６】図２は、本発明のより具体的実施例による
ＴＦＴ製造工程の一部を示す。図２はゲート酸化膜を通
してイオン注入を行なう場合である。図２において、ガ
ラス基板１０上に多結晶Ｓｉ活性層１２を厚さ約１００
ｎｍ、その上にゲート酸化膜１３を厚さ約１５０ｎｍ、
さらにその上にゲート金属電極１４を厚さ約７５０ｎｍ
堆積し、ゲート金属電極１４をパターニングする。ゲー
ト金属には、たとえばＡｌを用いる。
ＴＦＴ製造工程の一部を示す。図２はゲート酸化膜を通
してイオン注入を行なう場合である。図２において、ガ
ラス基板１０上に多結晶Ｓｉ活性層１２を厚さ約１００
ｎｍ、その上にゲート酸化膜１３を厚さ約１５０ｎｍ、
さらにその上にゲート金属電極１４を厚さ約７５０ｎｍ
堆積し、ゲート金属電極１４をパターニングする。ゲー
ト金属には、たとえばＡｌを用いる。
【００３７】Ｓｉの未結合手終端元素として水素、多結
晶Ｓｉ活性層１２にイオン注入する不純物元素として燐
を用いる。イオン注入のソースガスとしてＰＨ3 、希釈
用ガスとしてＨ2 を用いる。モル比はたとえばＰＨ3 ：
Ｈ2 ＝１：９とする。
晶Ｓｉ活性層１２にイオン注入する不純物元素として燐
を用いる。イオン注入のソースガスとしてＰＨ3 、希釈
用ガスとしてＨ2 を用いる。モル比はたとえばＰＨ3 ：
Ｈ2 ＝１：９とする。
【００３８】バケット型イオン注入装置またはイオンシ
ャワー型イオン注入装置内でＰＨ3／Ｈ2 のソースガス
を同時にイオン化し、質量分離せずに９０ＫｅＶの加速
電圧でイオン注入する。
ャワー型イオン注入装置内でＰＨ3／Ｈ2 のソースガス
を同時にイオン化し、質量分離せずに９０ＫｅＶの加速
電圧でイオン注入する。
【００３９】不純物のドース量はたとえば約５Ｅ１５ｃ
ｍ-2である。この条件下でイオン注入すると、燐不純物
のピークは深さ約１００ｎｍ付近に現れる。このため、
ゲート酸化膜１３下の多結晶Ｓｉの活性層１２の表面領
域で燐濃度が最も高くなるような濃度分布でソース領域
１７およびドレイン領域１８が形成される。これらの領
域にはＰ1 Ｈx 、Ｐ2 Ｈx の形で同時に水素ターミネー
タも導入される。
ｍ-2である。この条件下でイオン注入すると、燐不純物
のピークは深さ約１００ｎｍ付近に現れる。このため、
ゲート酸化膜１３下の多結晶Ｓｉの活性層１２の表面領
域で燐濃度が最も高くなるような濃度分布でソース領域
１７およびドレイン領域１８が形成される。これらの領
域にはＰ1 Ｈx 、Ｐ2 Ｈx の形で同時に水素ターミネー
タも導入される。
【００４０】一方、この条件下では、イオン注入された
水素濃度の第２のピークは深さ約９００ｎｍ付近に現れ
る。ソース領域１７およびドレイン領域１８ではこの水
素ピークはガラス基板１０内に入る。
水素濃度の第２のピークは深さ約９００ｎｍ付近に現れ
る。ソース領域１７およびドレイン領域１８ではこの水
素ピークはガラス基板１０内に入る。
【００４１】ゲート金属電極１４のある領域では、不純
物イオンと水素イオンの第１のピークはゲート金属電極
１４中で消費され、水素濃度の第２のピークが多結晶Ｓ
ｉ活性層１２、すなわちチャネル領域とゲート酸化膜１
３との界面付近に現れる。
物イオンと水素イオンの第１のピークはゲート金属電極
１４中で消費され、水素濃度の第２のピークが多結晶Ｓ
ｉ活性層１２、すなわちチャネル領域とゲート酸化膜１
３との界面付近に現れる。
【００４２】このため、ソース領域、ドレイン領域に高
濃度の不純物イオンを注入すると同時にターミネータの
水素の導入ができ、さらにチャネル領域に高濃度のター
ミネータの導入ができる。
濃度の不純物イオンを注入すると同時にターミネータの
水素の導入ができ、さらにチャネル領域に高濃度のター
ミネータの導入ができる。
【００４３】本実施例では、ゲート金属をＡｌとした
が、他の金属、たとえばＭｏ、ＷやＴｉ等の高融点金
属、あるいはシリサイドや多結晶Ｓｉ等を用いることも
できる。また、ゲート絶縁膜としてＳｉＯ2 だけでな
く、ＳｉＮx 、ＳｉＯＮやＡｌ2 Ｏ 3 、Ｔａ2 Ｏ5 等を
用いることもできる。
が、他の金属、たとえばＭｏ、ＷやＴｉ等の高融点金
属、あるいはシリサイドや多結晶Ｓｉ等を用いることも
できる。また、ゲート絶縁膜としてＳｉＯ2 だけでな
く、ＳｉＮx 、ＳｉＯＮやＡｌ2 Ｏ 3 、Ｔａ2 Ｏ5 等を
用いることもできる。
【００４４】図３は、ゲート電極として多結晶Ｓｉ、活
性層として非晶質Ｓｉを用い、イオン注入はゲート絶縁
膜をパターニングした後に行なう実施例を示す。図３に
示すように、ガラス基板１１上に厚さ約３００ｎｍのＳ
ｉＮx 膜３３、その上に厚さ約５０ｎｍの非晶質Ｓｉ活
性層２２、その上に厚さ約１００ｎｍのゲート酸化膜２
３、その上に厚さ約３００ｎｍの多結晶Ｓｉゲート電極
２４を堆積し、ゲート酸化膜２３および多結晶Ｓｉゲー
ト電極２４を共にパターニングした後、イオン注入を行
なう。
性層として非晶質Ｓｉを用い、イオン注入はゲート絶縁
膜をパターニングした後に行なう実施例を示す。図３に
示すように、ガラス基板１１上に厚さ約３００ｎｍのＳ
ｉＮx 膜３３、その上に厚さ約５０ｎｍの非晶質Ｓｉ活
性層２２、その上に厚さ約１００ｎｍのゲート酸化膜２
３、その上に厚さ約３００ｎｍの多結晶Ｓｉゲート電極
２４を堆積し、ゲート酸化膜２３および多結晶Ｓｉゲー
ト電極２４を共にパターニングした後、イオン注入を行
なう。
【００４５】イオン注入のソースガスとして水素および
ＰＨ3 をモル比で、たとえば９５対５の割合で混合し、
これをイオン化した後、質量分離せずにイオン注入す
る。加速電圧は３０ＫｅＶ、ドース量は約１Ｅ１６ｃｍ
-2である。
ＰＨ3 をモル比で、たとえば９５対５の割合で混合し、
これをイオン化した後、質量分離せずにイオン注入す
る。加速電圧は３０ＫｅＶ、ドース量は約１Ｅ１６ｃｍ
-2である。
【００４６】不純物イオンＰと水素Ｈの第１のピーク
は、多結晶ゲート電極２４およびその両側の非晶質Ｓｉ
活性層２２の部分に注入され、ｎ+ 型の多結晶Ｓｉゲー
ト電極２４およびｎ+ 型のソース領域２７、ドレイン領
域２８を形成する。
は、多結晶ゲート電極２４およびその両側の非晶質Ｓｉ
活性層２２の部分に注入され、ｎ+ 型の多結晶Ｓｉゲー
ト電極２４およびｎ+ 型のソース領域２７、ドレイン領
域２８を形成する。
【００４７】水素Ｈの第２のピークは、多結晶Ｓｉゲー
ト電極２４下の非晶質Ｓｉ活性層２２内のチャネル領域
２９に注入され、この領域でのＳｉの未結合手の終端化
を行なう。なお、ソース領域２７、ドレイン領域２８の
部分での水素Ｈの第２のピークは、ガラス基板１１内に
吸収される。
ト電極２４下の非晶質Ｓｉ活性層２２内のチャネル領域
２９に注入され、この領域でのＳｉの未結合手の終端化
を行なう。なお、ソース領域２７、ドレイン領域２８の
部分での水素Ｈの第２のピークは、ガラス基板１１内に
吸収される。
【００４８】このようにして、一回のイオン注入で多結
晶Ｓｉゲート電極のイオン注入と未結合手の終端化およ
びソース領域２７、ドレイン領域２８のイオン注入と未
結合手の終端化、およびチャネル領域２９の未結合手の
終端化が同時に行なえる。
晶Ｓｉゲート電極のイオン注入と未結合手の終端化およ
びソース領域２７、ドレイン領域２８のイオン注入と未
結合手の終端化、およびチャネル領域２９の未結合手の
終端化が同時に行なえる。
【００４９】なお、非晶質Ｓｉ活性層２２を形成するた
めに、ガラス基板１１表面をＳｉＮ x 膜３３で覆った
が、このＳｉＮx 膜は省略することもできる。また、非
晶質Ｓｉ活性層２２の代わりに、多結晶Ｓｉ活性層を用
いることもできる。また、基板としてガラス基板を用い
る場合を説明したが、表面に絶縁層を備えたＳｉ等の半
導体基板等を用いることもできる。
めに、ガラス基板１１表面をＳｉＮ x 膜３３で覆った
が、このＳｉＮx 膜は省略することもできる。また、非
晶質Ｓｉ活性層２２の代わりに、多結晶Ｓｉ活性層を用
いることもできる。また、基板としてガラス基板を用い
る場合を説明したが、表面に絶縁層を備えたＳｉ等の半
導体基板等を用いることもできる。
【００５０】なお、図２、図３に示すようなイオン注入
工程の後、基板を４００℃で一時間、熱処理することに
よってイオン注入された不純物を活性化する。以上の実
施例においては、不純物元素とＳｉ未結合手終端元素か
らなる化合物としてＰＨ3 を用い、未結合手終端元素を
含む希釈ガスとしてＨ2 を用いた。同様の機能は、不純
物元素と未結合手終端元素との化合物を不純物ガスとし
て用い、未結合手終端元素が不純物元素よりも軽い場合
に実現することができるものと考えられる。
工程の後、基板を４００℃で一時間、熱処理することに
よってイオン注入された不純物を活性化する。以上の実
施例においては、不純物元素とＳｉ未結合手終端元素か
らなる化合物としてＰＨ3 を用い、未結合手終端元素を
含む希釈ガスとしてＨ2 を用いた。同様の機能は、不純
物元素と未結合手終端元素との化合物を不純物ガスとし
て用い、未結合手終端元素が不純物元素よりも軽い場合
に実現することができるものと考えられる。
【００５１】Ｓｉ活性層にｐ型領域を形成する場合は、
不純物として硼素等を用いることができる。この場合に
は、不純物ガスとしてＢＦ3 やＢ2 Ｈ6 を用い、希釈ガ
スとしてＨ2 を用いることができる。
不純物として硼素等を用いることができる。この場合に
は、不純物ガスとしてＢＦ3 やＢ2 Ｈ6 を用い、希釈ガ
スとしてＨ2 を用いることができる。
【００５２】また、ｎ型不純物元素として砒素を選んだ
場合、不純物ガスとしてＡｓＨ3 やＡｓＦ3 、希釈ガス
としてＨ2 、Ｈｅ等を用いることもできる。これらはい
ずれもイオン化され、質量分離されずにＳｉ活性層にイ
オン注入される。ＨやＦが２つの濃度ピークを形成する
ので、上述と同様にチャネル領域とソース／ドレイン領
域の終端化を同時に行なえるものと考えられる。
場合、不純物ガスとしてＡｓＨ3 やＡｓＦ3 、希釈ガス
としてＨ2 、Ｈｅ等を用いることもできる。これらはい
ずれもイオン化され、質量分離されずにＳｉ活性層にイ
オン注入される。ＨやＦが２つの濃度ピークを形成する
ので、上述と同様にチャネル領域とソース／ドレイン領
域の終端化を同時に行なえるものと考えられる。
【００５３】水素は、イオン半径が小さいために固体中
で移動度が大きく、加熱処理工程でＳｉ活性層から脱離
する可能性がある。これに対して弗素は、未結合手の終
端効果も大きく、イオン半径が大きい上にたとえばＡｓ
Ｆx 、Ａｓ2 Ｆx の形で砒素不純物と化合し易く、加熱
処理工程に対してより安定である。
で移動度が大きく、加熱処理工程でＳｉ活性層から脱離
する可能性がある。これに対して弗素は、未結合手の終
端効果も大きく、イオン半径が大きい上にたとえばＡｓ
Ｆx 、Ａｓ2 Ｆx の形で砒素不純物と化合し易く、加熱
処理工程に対してより安定である。
【００５４】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【００５５】
【発明の効果】以上説明したように、本発明によれば、
多結晶Ｓｉまたは非晶質Ｓｉの活性層を有するＳｉＭＯ
Ｓ型デバイスの製造工程において、不純物イオン注入に
よってソース、ドレイン領域を形成すると同時に、活性
層中の未結合手終端を行なうことができる。
多結晶Ｓｉまたは非晶質Ｓｉの活性層を有するＳｉＭＯ
Ｓ型デバイスの製造工程において、不純物イオン注入に
よってソース、ドレイン領域を形成すると同時に、活性
層中の未結合手終端を行なうことができる。
【００５６】このため、トラップ準位の低減や粒界での
電位障壁低減を行なうことが可能となり、スループット
の向上ができる。Ｓｉ活性層の改質によって活性層のキ
ャリア移動度を高め、かつＭＯＳ型デバイスのオフ電流
を減少させることができる。
電位障壁低減を行なうことが可能となり、スループット
の向上ができる。Ｓｉ活性層の改質によって活性層のキ
ャリア移動度を高め、かつＭＯＳ型デバイスのオフ電流
を減少させることができる。
【図１】本発明の基本実施例を示す。図１（Ａ）は質量
分離しないイオン注入のドーピングプロフィルを示し、
図１（Ｂ）はＳｉＭＯＳ型半導体装置の製造工程を示す
断面図である。
分離しないイオン注入のドーピングプロフィルを示し、
図１（Ｂ）はＳｉＭＯＳ型半導体装置の製造工程を示す
断面図である。
【図２】実施例によるＳｉＭＯＳ型デバイスの製造工程
を示す断面図である。
を示す断面図である。
【図３】実施例によるＳｉＭＯＳ型デバイスの製造工程
を示す断面図である。
を示す断面図である。
【符号の説明】 １ 基板 ２ 活性層 ３ ゲート絶縁膜 ４ ゲート電極 ５ イオン注入のソースガス ７ ソース領域 ８ ドレイン領域 ９ チャネル領域 １０ ガラス基板 １１ Ｓｉ基板 １２ 多結晶Ｓｉ活性層 １３ ゲート酸化膜 １４ ゲート金属電極 １７ ソース領域 １８ ドレイン領域 １９ チャネル領域 ２２ 非晶質Ｓｉ活性層 ２３ ゲート絶縁膜 ２４ 多結晶Ｓｉゲート電極 ２７ ソース領域 ２８ ドレイン領域 ３３ ＳｉＮx 膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−124838（ＪＰ，Ａ) 特開 昭61−48979（ＪＰ，Ａ) 特開 平４−186734（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/265 H01L 21/336
Claims (5)
- 【請求項１】 基板（１）上に多結晶Ｓｉ層または非晶
質Ｓｉ層を活性層（２）として堆積する工程と、 当該活性層（２）上にゲート絶縁膜（３）を介してゲー
ト電極（４）を形成する工程と、 Ｓｉの未結合手終端元素と不純物元素との化合物を含む
ソースガス（５）をイオン化し、質量分離を行なわずに
未結合手終端元素の深いピークがゲート電極（４）下の
活性層（２）に到達する加速エネルギで活性層（２）に
イオン注入する工程とを含むＳｉＭＯＳ型半導体装置の
製造方法。 - 【請求項２】 前記ソースガスがさらに未結合手終端元
素のガスを含む請求項１記載のＳｉＭＯＳ型半導体装置
の製造方法。 - 【請求項３】 さらに、前記イオン注入工程の後、４５
０℃以下の温度で熱処理する工程を含む請求項１または
２記載のＳｉＭＯＳ型半導体装置の製造方法。 - 【請求項４】 前記ゲート電極が多結晶Ｓｉ層で形成さ
れ、前記イオン注入工程は、ゲート電極とゲート電極で
覆われていない活性層に未結合手終端元素と不純物元素
をイオン注入し、ゲート電極下の活性層に未結合手終端
元素をイオン注入するように、加速電圧およびゲート絶
縁膜とゲート電極の合計厚みの少なくとも一方が選択さ
れている請求項１〜３のいずれかに記載のＳｉＭＯＳ型
半導体装置の製造方法。 - 【請求項５】 前記Ｓｉの未結合手終端元素が水素また
は弗素であり、前記不純物元素が硼素、燐および砒素か
らなる群から選択された少なくとも１種であり、かつ当
該不純物元素の原子量が上記水素または弗素より大きな
元素である請求項１〜４のいずれかに記載のＳｉＭＯＳ
型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118989A JP3020729B2 (ja) | 1992-05-12 | 1992-05-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118989A JP3020729B2 (ja) | 1992-05-12 | 1992-05-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315358A JPH05315358A (ja) | 1993-11-26 |
| JP3020729B2 true JP3020729B2 (ja) | 2000-03-15 |
Family
ID=14750256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4118989A Expired - Lifetime JP3020729B2 (ja) | 1992-05-12 | 1992-05-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3020729B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5863831A (en) * | 1995-08-14 | 1999-01-26 | Advanced Materials Engineering Research, Inc. | Process for fabricating semiconductor device with shallow p-type regions using dopant compounds containing elements of high solid solubility |
| JP6787268B2 (ja) * | 2017-07-20 | 2020-11-18 | 株式会社Sumco | 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法 |
-
1992
- 1992-05-12 JP JP4118989A patent/JP3020729B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05315358A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978736B2 (ja) | 半導体装置の製造方法 | |
| US6436783B1 (en) | Method of forming MOS transistor | |
| JP4633310B2 (ja) | Ｍｏｓトランジスタのゲルマニウムがドーピングされたポリシリコンゲートの形成方法及びこれを利用したｃｍｏｓトランジスタの形成方法 | |
| JPH07202195A (ja) | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 | |
| US20050158955A1 (en) | Method and apparatus to increase strain effect in a transistor channel | |
| JP3149414B2 (ja) | 浅い接合部を有する半導体デバイスを製作する方法 | |
| KR100324144B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH05235350A (ja) | 半導体装置 | |
| JP3020729B2 (ja) | 半導体装置の製造方法 | |
| JP2790157B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6780700B2 (en) | Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide | |
| KR100499755B1 (ko) | Ｍｄｄ 와 선택적 ｃｖｄ 실리사이드를 갖는 디프서브미크론 ｃｍｏｓ 소스/드레인 제조방법 | |
| JP2002299613A (ja) | 縦型電界効果トランジスタ及び半導体装置の製造方法 | |
| KR100308133B1 (ko) | 듀얼 게이트 모스 트랜지스터 제조방법 | |
| JP3589136B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11135792A (ja) | 半導体装置の製造方法 | |
| JPH0661482A (ja) | Ｍｏｓ型トランジスタおよびその製造方法 | |
| JP3183256B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3371631B2 (ja) | 半導体装置およびその製造方法 | |
| JP2582337B2 (ja) | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 | |
| JP3052348B2 (ja) | 半導体装置の製造方法 | |
| JPH09162396A (ja) | 半導体装置の製造方法 | |
| US20020048917A1 (en) | Semiconductor device and method of fabricating same | |
| JP2003258246A (ja) | 電界効果トランジスタの製造方法 | |
| JP3344162B2 (ja) | 電界効果型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991214 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |