JP3589136B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3589136B2 JP3589136B2 JP2000014370A JP2000014370A JP3589136B2 JP 3589136 B2 JP3589136 B2 JP 3589136B2 JP 2000014370 A JP2000014370 A JP 2000014370A JP 2000014370 A JP2000014370 A JP 2000014370A JP 3589136 B2 JP3589136 B2 JP 3589136B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate insulating
- polycrystalline
- insulating film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特にMIS構造でのゲート電極膜とその成膜方法に関する。
【0002】
【従来の技術】
従来、MISFETのゲート電極として不純物をドープした多結晶シリコン層が用いられている。特に、最先端のCMOSデバイスでは、短チャネル効果を防ぐために、表面チャネル型となるデュアルゲート構造が用いられている。デュアルゲート構造とは、Pチャネル型のMOSトランジスタ(以下、PMOSという)にはP導電型のゲートシリコン層が、そして、Nチャネル型のMOSトランジスタ(以下、NMOSという)にはN導電型のゲートシリコン層が用いられる構造である。
【0003】
このようなデュアルゲート構造の場合、ゲートシリコン層への不純物のドープは、通常、イオン注入法により行われ、この不純物の拡散および活性化は熱処理により行われる。そして、ゲートシリコン層に不純物を均一に導入させるために、ゲートシリコン層には化学気相成長(CVD)法により成膜される多結晶シリコンの用いられることが多い。これは、多結晶シリコンの結晶粒界が不純物の拡散経路として働くようになるからである。
【0004】
【発明が解決しようとする課題】
しかし、上述した従来のような技術では、ゲートシリコン層中に十分に均一に不純物を拡散させるためには、平均結晶粒径に応じた熱処理を加えなくてはならない。なぜなら、結晶粒界に沿った不純物の拡散は速いが、結晶粒界から結晶の内部すなわち結晶粒中への不純物の拡散は遅いからである。もし、結晶内部まで十分に不純物が拡散しないと、MISFETのチャネル領域の反転時にゲート絶縁膜界面のゲート電極領域が空乏化し、実効的なゲート絶縁膜の膜厚が厚くなり、トランジスタの駆動能力が劣化してしまう。これをゲート空乏化という。このゲート空乏化を防ぐためには十分な熱処理を加える必要があるが、今度は結晶粒界端からゲート絶縁膜に不純物が拡散し、シリコン基板側にも突き抜けてMISFETのしきい値が変動してしまう。これを不純物の突き抜けという。
本発明は、これら上記の問題を解消しうるゲート電極膜およびその成膜方法を提供することを目的としている。すなわち、本発明は、ゲート空乏化と不純物突き抜けという2つの問題を同時に解決することを目的にしている。
【0005】
【課題を解決するための手段】
このために本発明の半導体装置においては、半導体基板上に積層するゲート絶縁膜および多結晶半導体膜から成るMIS構造において、前記多結晶半導体膜の結晶粒中の不純物の拡散定数をDc、ゲート絶縁膜中の不純物の拡散係数をDox、前記多結晶半導体膜への不純物拡散の熱処理時間をtaとするとき、前記多結晶半導体膜の膜厚方向を基準にした横方向平均結晶粒径は4×(Dc×ta)1/2 を超えないで、且つ、前記ゲート絶縁膜厚は2×(Dox×ta)1/2 を超えるように形成される。ここで、前記多結晶半導体膜の横方向平均結晶粒径は13nm以下になるように設定されている。
【0006】
そして、前記多結晶半導体膜は多結晶シリコン膜あるいは多結晶のシリコン・ゲルマニウム膜であり、前記不純物はホウ素、リンあるいはヒ素であり、前記ゲート絶縁膜はシリコン酸化膜、シリコン酸窒化膜、タンタル酸化膜あるいはハフニウム酸化膜で構成されている。
【0007】
そして、本発明の半導体装置の製造方法は、半導体基板表面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜表面に水酸基を吸着させる工程と、前記吸着させた後に化学気相成長法で前記ゲート絶縁膜上に多結晶半導体膜を成膜する工程とを含む。前記化学気相成長において、第1のステップで前記水酸基の存在する領域に結晶核を形成し、第2のステップで前記結晶核を種として多結晶半導体膜を成膜する。また、前記第2のステップの基板温度は前記第1のステップの基板温度より高くなるように設定される。ここで、前記多結晶半導体膜は多結晶シリコン膜あるいは多結晶のシリコン・ゲルマニウム膜であり、前記ゲート絶縁膜はシリコン酸化膜、シリコン酸窒化膜、タンタル酸化膜あるいはハフニウム酸化膜で構成される。
【0008】
本発明では、ゲート絶縁膜表面に水酸基を吸着させる。そして、この水酸基の存在する領域が多結晶半導体膜の結晶核となり、多結晶半導体膜の化学気相成長において微細な結晶粒径の制御が容易になる。
【0009】
そして、多結晶半導体膜への不純物拡散において、上記結晶粒内へ高濃度不純物が容易に導入でき、上記ゲート空乏化と不純物突き抜けという問題は皆無になる。
【0010】
【発明の実施の形態】
次に、図1に基づいて本発明の実施の形態について説明する。図1は、本発明のMIS構造の製造工程順の断面図である。
【0011】
図1(a)に示すように、シリコン基板1表面を洗浄した後、熱酸化法等により膜厚1〜3nmのシリコン酸化膜でゲート絶縁膜2を形成する。次に、図1(b)に示すように、シリコン基板1を0.1%程度の希弗酸溶液に1分間浸し、ゲート絶縁膜2の表面に水酸基3を吸着させる。この水酸基3は、CVD法で多結晶シリコンを成膜する際に、シリコンの結晶核として作用するようになる。
【0012】
ここで、ゲート絶縁膜2表面に水酸基3を吸着させる場合に、図1(a)状態のシリコン基板1を超純水に浸す方法をとってもよい。この場合には、超純水の温度が沸点近くになるように高くすると効果的である。
【0013】
次に、図1(c)に示すように、CVD法により、膜厚が100nm〜150nmの多結晶シリコン膜4を堆積させる。この多結晶シリコン膜4の成膜方法では、次に述べる2ステップの堆積手段を用いると微細な結晶粒径の制御性が大幅に向上する。
【0014】
すなわち、第1のステップでは、上記ゲート絶縁膜2表面への水酸基の吸着後、CVDの反応炉内にシリコン基板1を挿入する。そして、基板温度を560℃〜580℃に設定し、反応炉内にアルゴン等で希釈したシランガス(例えば、SiH4 ガス)を反応炉内に導入し、ゲート絶縁膜2表面をシランガスに曝露する。この曝露処理の時間は、多結晶シリコン膜が膜厚0.5nm〜1nm相当堆積する時間とする。この処理により、ゲート絶縁膜2の水酸基3が存在するところに結晶核が形成される。ここで、この結晶核の面密度が1×1011〜5×1011/cm2 になるようにする。
【0015】
引き続く第2のステップでは、上記反応炉の基板温度を第1のステップよりも高くなるようにする。例えば、基板温度を600℃〜620℃に設定する。そして、所望の膜厚の多結晶シリコン膜4を成膜する。このような方法であれば、図1(c)に示すように、結晶粒界5で区分される横方向平均結晶粒径が13nmの多結晶シリコン膜が高精度に堆積できる。
【0016】
この後(図示せず)、公知の方法であるプラズマドーピング等の方法によってボロンを多結晶シリコン膜4の表面層にドーピングする。そして、1000℃,20秒の熱処理によってボロンの多結晶シリコン膜4中への熱拡散およびその活性化を行う。ここで、プラズマドーピングの代わりに通常のボロンイオン注入を行ってもよい。但し、この場合には、注入エネルギーは10keV程度に低く抑え、ドーズ量は5×1015/cm2 程度にする。このような条件であれば、ドーピング領域の深さは30nm程度になる。また、この場合には、多結晶シリコン膜4表面が非晶質に変わることもない。
【0017】
このようにして、ボロン不純物を含有する多結晶シリコン膜4をフォトリソグラフィ技術とドライエッチング技術とでパターニングし、MISFETのゲート電極を形成する。ここで、上記のボロンのドーピングは、ゲート電極にパターニングした後に行ってもよい。後は、公知の方法でソース・ドレイン領域となる拡散層を形成しMISFETの基本構造が完成する。
【0018】
ここで、横方向の平均結晶粒径は13nm以下になることが好ましい。この値は、ドープしたボロンが多結晶シリコン膜4の結晶粒内部まで十分に拡散できる最大の粒径であり、上述したようなゲート空乏化は皆無になる。そして、この時、ボロン原子がゲート絶縁膜2を貫通しシリコン基板1表面に達するというボロン突き抜けは全く起きない。
【0019】
以上の説明では、MIS構造のゲート電極について行われているが、MIS構造のダイオードでも全く同様となる。また、ゲート電極は、ゲートシリコン層表面にシリサイド層あるいは高融点金属層が形成された構造になってもよい。
【0020】
ここで、ゲート絶縁膜2はシリコン酸化膜に限ることなく、チタン酸化膜、タンタル酸化膜、シリコン酸窒化膜、ハフニウム酸化膜、アルミニウム酸化膜、BST膜、シリコン・ゲルマニウム酸化膜等の絶縁膜であってもよい。
【0021】
また、本発明では、多結晶シリコン膜の代わりに多結晶のシリコン・ゲルマニウム膜を用いてもよい。但し、この場合には、CVDの反応炉内にジシランガスとゲルマンガスが導入される。
【0022】
さらには、不純物の種類は、ボロン以外に二弗化ボロンあるいはリンやヒ素、アンチモン等でもよい。
【0023】
本発明者は更に上記多結晶シリコン膜4の横方向平均結晶粒径と上記ゲート絶縁膜厚の関係について詳細に調べた。その結果について図2、図3および図4に基づいて説明する。
【0024】
図2はMIS構造の模式的断面図である。ここで、図1で示したものと同じものは同一符号で示される。図2に示すように、シリコン基板1上にゲート絶縁膜2および多結晶シリコン膜4が形成されている。ここで、以下の説明で必要なパラメータを図2に従って示す。
【0025】
すなわち、Lc:横方向平均結晶粒径、Lg:ゲート電極膜厚、Ld:不純物のドーピング深さ、Lox:ゲート絶縁膜厚、Dg:結晶粒界に沿った不純物の拡散定数、Dc:結晶粒内の不純物の拡散定数、Dox:ゲート絶縁膜中の不純物の拡散定数となっている。
【0026】
図2の構造において、ある一定の温度で時間taの熱処理を加えることを考える。上記のパラメタを用いて、tg:ドーピング領域6の不純物が結晶粒界5に沿って拡散しゲート絶縁膜2とシリコン基板1の界面に達する時間、tc:不純物が結晶粒内部に達する時間、tox:不純物がゲート絶縁膜2中を拡散してシリコン基板1表面に突き抜けてしまう時間とする。
【0027】
これらの時間は、それぞれ次式のようになる。
【0028】
tg=(Ld−Lg)2 /(4Dg) (1)
tc=tg+Lc2 /(16Dc) (2)
tox=tg+Lox2 /(4Dox) (3)
ここで、不純物がゲート電極中に十分拡散し、かつ不純物が突き抜けないためには次のことが必要になる。すなわち、ta>tc、ta<toxである。このことと、ta>>tgという条件のもとで熱処理を行うので、(1)式、(2)式および(3)式を考慮し、次の条件のよいことが判明した。すなわち、
Lc<4(Dc×ta)1/2 (4)
Lox>2(Dox×ta)1/2 (5)
上記の(4)式と(5)式とが、不純物がゲート電極中に十分拡散し、かつ不純物が突き抜けないための条件である。すなわち、多結晶シリコン膜4の横方向平均結晶粒径と上記ゲート絶縁膜厚が一般的に(4)式と(5)式を満足すれば、ドーピングした不純物が多結晶シリコン膜4の結晶粒内部まで十分に拡散でき、上述したようなゲート空乏化は皆無になる。そして、この時、ボロン原子がゲート絶縁膜2を貫通しシリコン基板1表面に達するというボロン突き抜けは全く起こらなくなる。この関係について図3(a)に示す。図3で斜線で示す領域であれば、前述の課題が容易に解決されるようになる。
【0029】
更に具体的な条件について調べるために、不純物としてボロン、ゲート電極材料として多結晶シリコン、ゲート絶縁膜としてシリコン酸化膜を選び、シミュレーションを行った。その際、
Dc=24×exp(−3.87Q/kT) (6)
Dg=0.82×exp(−2.74Q/kT) (7)
Dox=1.61×10−5×exp(−2.82Q/kT) (8)
1/mg=4 (9)
1/mox=5 (10)
を用いた。ここで、mg、moxはそれぞれシリコン結晶に対する結晶粒界とシリコン酸化膜の偏析係数、Qは電荷素量、kはボルツマン定数、Tは熱処理時の絶対温度である。
【0030】
上記(6)式〜(10)式の値を用いたシミュレーションより、ゲート絶縁膜がシリコン酸化膜、ゲート電極が多結晶シリコン、不純物がボロンで、熱処理を1000℃で10秒間加えたときの、ボロンが十分にゲート電極膜全体に拡散しボロン突き抜けも起きないための、横方向平均結晶粒径Lcとゲート絶縁膜厚Loxの関係を求めた。その結果を図3(b)に示す。この結果より、図3(b)の斜線の領域で示すように、ゲート酸化膜厚が0.6nm以上で、かつ横方向平均結晶粒径は13nm以下であればよいことが判る。
【0031】
また、図4(a)は、従来の技術の場合であって、横方向平均結晶粒径が50nmとなっている場合の不純物の拡散を説明する図であり、幅50nm、高さ150nmの多結晶シリコン膜4上層のドーピング領域6に2×1020/cm3 の高濃度のボロンを混入した後、1000℃、10秒の熱処理によってボロンを拡散させた後のシミュレーション結果である。
【0032】
図4(a)に示すように、多結晶シリコン膜4表面には不純物濃度1020/cm3 以上領域7が形成され、その下部に不純物濃度1019/cm3 以上領域8が形成される。そして、結晶粒の表面部に不純物濃度1018/cm3 以上領域9が形成される。なお、このような不純物濃度1018/cm3 以上領域9では、その不純物濃度は1019/cm3 未満になることに念のために言及しておく。
このように、熱処理により、ボロン不純物は、まず結晶粒界5に沿って拡散し、その後結晶粒内部に拡散していく。しかし、結晶粒内部にボロンが十分拡散せず低濃度になることが判る。そして、シリコン基板1表面にボロン突き抜け10が生じる。
【0033】
これに対して、多結晶シリコン膜4の横方向平均結晶粒径が10nmとなる本発明の場合では、図4(b)に示すように、多結晶シリコン膜4のほとんどの領域に不純物濃度1020/cm3 以上領域7が形成され、その下部は全て不純物濃度1019/cm3 以上領域8となり、不純物濃度1018/cm3 以上領域9は全く形成されない。このように、本発明では、短い熱処理時間で結晶粒内部まで十分にボロンが拡散でき、熱処理時間が短くなるのでボロン不純物の突き抜けは起きない。但し、この場合の熱処理の条件は図4(a)で説明したのと同じとなっている。
【0034】
上記のように、従来の技術で通常のCVD法で多結晶シリコン膜を成膜すると、横方向平均結晶粒径は50nm以上になる。本発明で、横方向平均結晶粒径10nm程度に成膜するためには、ゲート絶縁膜表面にシリコンの結晶核を0.01個/nm2 以上の密度で用意しておけばよい。この方法については、図1で説明した通りである。
【0035】
なお、本発明は、上記の実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態が適宜変更され得る。
【0036】
【発明の効果】
以上、本発明では、上述したように、ドーピングした不純物を拡散および活性化するための熱処理温度における多結晶半導体膜の結晶粒中の不純物の拡散定数をDc、ゲート絶縁膜中の不純物の拡散係数をDox、熱処理時間をtaとするとき、ゲート絶縁膜厚が2(Dox×ta)1/2 を超え、且つ、多結晶半導体膜の横方向平均結晶粒径が4(Dc×ta)1/2 を超えないように形成する。
【0037】
そして、結晶粒径を小さく制御した多結晶半導体膜は、ゲート絶縁膜の表面に水酸基を吸着させることによって、2ステップのCVD法で成膜される。
【0038】
このようなMIS構造にすることで、ゲート絶縁膜中を通過し半導体基板表面へ不純物が突き抜けることは全く無く、MISFETのゲート電極膜全体に均一に不純物を拡散させゲート空乏化を防ぐことができる。
【0039】
本発明により、MISFET等の半導体素子の微細化が容易になり、高性能で信頼性の高い半導体装置の製造が容易になる。
【図面の簡単な説明】
【図1】本発明の実施の形態を説明するためのMIS構造の製造工程順の断面図である。
【図2】本発明を説明するためのMIS構造の断面図である。
【図3】本発明の効果的範囲を説明するためのグラフである。
【図4】本発明の効果を説明するためのシミュレーション図である。
【符号の説明】
1 シリコン基板
2 ゲート絶縁膜
3 水酸基
4 多結晶シリコン膜
5 結晶粒界
6 ドーピング領域
7 不純物濃度1020/cm3 以上領域
8 不純物濃度1019/cm3 以上領域
9 不純物濃度1018/cm3 以上領域
10 ボロン突き抜け
Claims (8)
- 半導体基板上に積層するゲート絶縁膜および多結晶半導体膜から成るMIS構造の半導体装置において、前記多結晶半導体膜の結晶粒中での不純物の拡散定数をDc、前記ゲート絶縁膜中の不純物の拡散係数をDox、前記多結晶半導体膜への不純物拡散の熱処理時間をtaとするとき、前記多結晶半導体膜の膜厚方向を基準にした横方向平均結晶粒径が4×(Dc×ta)1/2 を超えないで、且つ、前記ゲート絶縁膜厚が2×(Dox×ta)1/2 を超えることを特徴とする半導体装置。
- 前記多結晶半導体膜の横方向平均結晶粒径が13nm以下であることを特徴とする請求項1記載の半導体装置。
- 前記多結晶半導体膜が多結晶シリコン膜あるいは多結晶のシリコン・ゲルマニウム膜であることを特徴とする請求項1または請求項2記載の半導体装置。
- 前記不純物がホウ素、リンあるいはヒ素であることを特徴とする請求項1,請求項2または請求項3記載の半導体装置。
- 前記ゲート絶縁膜がシリコン酸化膜、シリコン酸窒化膜、タンタル酸化膜あるいはハフニウム酸化膜であることを特徴とする請求項1から請求項4のうち1つの請求項に記載の半導体装置。
- 半導体基板表面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜表面に水酸基を吸着させる工程と、前記吸着後に化学気相成長法で前記ゲート絶縁膜上に多結晶半導体膜を成膜する工程とを含み、前記化学気相成長において、第1のステップで前記水酸基の存在する領域に結晶核を形成し、第2のステップで前記第1のステップの基板温度よりも高い基板温度で前記結晶核を種として多結晶半導体膜を成膜することを特徴とする半導体装置の製造方法。
- 前記多結晶半導体膜は多結晶シリコン膜あるいは多結晶のシリコン・ゲルマニウム膜であることを特徴とする請求項6記載の半導体装置の製造方法。
- 前記ゲート絶縁膜はシリコン酸化膜、シリコン酸窒化膜、タンタル酸化膜あるいはハフニウム酸化膜で構成されることを特徴とする請求項6 または請求項7記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000014370A JP3589136B2 (ja) | 2000-01-24 | 2000-01-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000014370A JP3589136B2 (ja) | 2000-01-24 | 2000-01-24 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001210820A JP2001210820A (ja) | 2001-08-03 |
JP3589136B2 true JP3589136B2 (ja) | 2004-11-17 |
Family
ID=18541840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000014370A Expired - Fee Related JP3589136B2 (ja) | 2000-01-24 | 2000-01-24 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3589136B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4655495B2 (ja) * | 2004-03-31 | 2011-03-23 | 東京エレクトロン株式会社 | 成膜方法 |
JP2007165401A (ja) * | 2005-12-09 | 2007-06-28 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
KR101028800B1 (ko) * | 2009-05-08 | 2011-04-12 | 주식회사 하이닉스반도체 | 듀얼 게이트 불순물 도핑방법 및 이를 이용한 듀얼 게이트 형성방법 |
-
2000
- 2000-01-24 JP JP2000014370A patent/JP3589136B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001210820A (ja) | 2001-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2978736B2 (ja) | 半導体装置の製造方法 | |
US5851922A (en) | Process for fabricating a device using nitrogen implantation into silicide layer | |
US7338865B2 (en) | Method for manufacturing dual work function gate electrodes through local thickness-limited silicidation | |
US7473626B2 (en) | Control of poly-Si depletion in CMOS via gas phase doping | |
KR20010110769A (ko) | 반도체 디바이스 및 그 제조 방법 | |
US20120295417A1 (en) | Selective epitaxial growth by incubation time engineering | |
US6492264B2 (en) | Semiconductor device having a silicide layer with silicon-rich region and method for making the same | |
US6121124A (en) | Process for fabricating integrated circuits with dual gate devices therein | |
US5723356A (en) | Fabrication method for semiconductor device | |
JPH05243555A (ja) | 半導体装置及びその製造方法 | |
JP3589136B2 (ja) | 半導体装置およびその製造方法 | |
US20020068407A1 (en) | MOS transistor fabrication method | |
US7605031B1 (en) | Semiconductor device having strain-inducing substrate and fabrication methods thereof | |
US6780700B2 (en) | Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide | |
US5365109A (en) | MIS semiconductor device with polysilicon gate electrode | |
JPH04715A (ja) | 半導体装置の製造方法 | |
JP3371631B2 (ja) | 半導体装置およびその製造方法 | |
JP2746100B2 (ja) | 半導体装置の製造方法 | |
JP3052348B2 (ja) | 半導体装置の製造方法 | |
JP3020729B2 (ja) | 半導体装置の製造方法 | |
JP4115769B2 (ja) | 半導体装置及びその製造方法 | |
KR0167667B1 (ko) | 반도체 제조방법 | |
JPH10275864A (ja) | 半導体装置の製造方法 | |
JPH0479150B2 (ja) | ||
JPH03297148A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021126 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |