CN103268891A - 一种薄膜晶体管、非晶硅平板探测基板及制备方法 - Google Patents

一种薄膜晶体管、非晶硅平板探测基板及制备方法 Download PDF

Info

Publication number
CN103268891A
CN103268891A CN2013101055647A CN201310105564A CN103268891A CN 103268891 A CN103268891 A CN 103268891A CN 2013101055647 A CN2013101055647 A CN 2013101055647A CN 201310105564 A CN201310105564 A CN 201310105564A CN 103268891 A CN103268891 A CN 103268891A
Authority
CN
China
Prior art keywords
drain electrode
metal oxide
film transistor
amorphous metal
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101055647A
Other languages
English (en)
Other versions
CN103268891B (zh
Inventor
阎长江
龙君
田宗民
谢振宇
陈旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201310105564.7A priority Critical patent/CN103268891B/zh
Priority to PCT/CN2013/077592 priority patent/WO2014153871A1/zh
Priority to US14/354,204 priority patent/US9490366B2/en
Publication of CN103268891A publication Critical patent/CN103268891A/zh
Application granted granted Critical
Publication of CN103268891B publication Critical patent/CN103268891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

本发明实施例提供一种薄膜晶体管、非晶硅平板探测基板及制备方法，涉及液晶显示技术，薄膜晶体管的源漏极的材料是非晶金属氧化物有源层的材料通过沉积含氢离子量不小于设定值的绝缘性物质转化成的导体，从而使源漏极与有源层之间的价带能级的差距缩小，且晶格匹配性较好，形成的异质结或同质结对驱动电流信号的影响较小，减少了电子流动的障碍，改善了界面的接触性，从而减小了源漏极与有源层之间的价带能级的差距对薄膜晶体管电学特性的影响。

Description

一种薄膜晶体管、非晶硅平板探测基板及制备方法
技术领域
本发明涉及液晶显示技术，尤其涉及一种薄膜晶体管、非晶硅探测器基板及制备方法。 
背景技术
非晶硅平板探测基板是一种将X射线转化为电信号的装置，非晶硅平板探测基板的结构包括：碘化铯闪烁层、非晶硒光电转换层及薄膜晶体管（TFT）。其中薄膜晶体管包括源极与漏极、栅极、有源层及钝化层，源极与漏极跟有源层直接相连；源极与漏极的材质为导体，多数为金属；有源层的材质为半导体，常用的有非晶硅（A-Si），低温多晶硅（LTPS），非晶金属氧化物半导体（例如，氧化铟镓锌IGZO，氧化铟锌锡InZnSnO，氧化铟锌IZO等等。其中，采用非晶金属氧化物半导体作为有源层的薄膜晶体管一般称为氧化物薄膜晶体管（Oxide TFT）。 
如图1所示，一种非晶硅平板探测基板的结构包括： 
最底层的玻璃基板101，设置在玻璃基板101上的栅极102，沉积在玻璃基板101及栅极102上的栅绝缘层103，沉积在栅绝缘层103上的非晶硅104，沉积在非晶硅104上的N型半导体105，沉积在N型半导体105上的金属漏极106、金属源极107，设置在金属漏极106上由P型硅108、本征硅109、N型半导体105组成的光电二极管（PIN结），以及设置在PIN结的N型半导体105及金属源极107上的像素电极110，在像素电极110上沉积了树脂钝化层111，以保护器件。 
其中沉积在栅绝缘层103上的非晶硅104构成非晶硅有源层，通过N型半导体105与非晶硅有源层相连，由于使用的金属源漏极106的价带能级与有源 层的非晶硅104的价带能级的高低相差较多，晶格匹配性不好，导致形成的异质结或同质结对驱动电流信号的影响较大，界面接触性较差，影响薄膜晶体管的电学特性。 
由此可见，金属材质的源漏极与非晶硅材质的有源层之间的价带能级相差较多，对薄膜晶体管的电学特性影响较大。 
发明内容
本发明实施例提供一种薄膜晶体管、非晶硅平板探测基板及制备方法，以减小了源漏极与有源层之间的价带能级的差距对薄膜晶体管的电学特性的影响。 
一种薄膜晶体管的制备方法，包括： 
在基板或者栅极上的栅绝缘层上设置非晶金属氧化物半导体薄膜； 
在非晶金属氧化物半导体薄膜中作为源极和漏极的部分沉积含氢离子量不小于设定值的绝缘性物质。 
一种非晶硅平板探测基板的制备方法，包括本发明实施例提供的薄膜晶体管的制备方法。 
一种薄膜晶体管，包括：源极、漏极及连接源极和漏极的有源层，其中： 
有源层具体为非晶金属氧化物半导体层； 
源极与漏极的材料为有源层的材料通过沉积含氢离子量不小于设定值的绝缘性物质转化成的导体。 
一种非晶硅平板探测基板，包括本发明实施例提供的薄膜晶体管。 
本发明实施例提供一种薄膜晶体管、非晶硅平板探测基板及制备方法，薄膜晶体管的源漏极的材料是非晶金属氧化物有源层的材料通过沉积含氢离子量不小于设定值的绝缘性物质转化成的导体，从而使源漏极与有源层之间的价带能级的差距缩小，且晶格匹配性较好，形成的异质结或同质结对驱动电流信号的影响较小，减少了电子流动的障碍，改善了界面的接触性，从而减小了源 漏极与有源层之间的价带能级的差距对薄膜晶体管电学特性的影响。 
附图说明
图1为现有技术提供的一种薄膜晶体管的结构示意图； 
图2为本发明实施例提供的薄膜晶体管的结构示意图之一； 
图3为本发明实施例提供的一种制备源漏极的方法流程图； 
图4a为本发明实施例提供的一种在非晶氧化物薄膜上沉积光刻胶的结构示意图； 
图4b为本发明实施例提供的一种沉积通过含氢气量不少于20%的混合气体进行氢化处理后的氮化硅薄膜的结构示意图； 
图4c为本发明实施例提供的一种沉积钝化层的结构示意图； 
图4d为本发明实施例提供的一种源漏极及有源层的结构示意图； 
图4e为本发明实施例提供的一种有漏极上钝化层及过孔的结构示意图； 
图4f为本发明实施例提供的一种栅极及光阻挡层的结构示意图； 
图4g为本发明实施例提供的一种光电二极管的结构示意图； 
图4h为本发明实施例提供的一种光电二极管上钝化层及过孔的结构示意图； 
图4i为本发明实施例提供的一种像素电极的结构示意图； 
图5为本发明实施例提供的一种薄膜晶体管的结构示意图之二； 
图6为本发明实施例提供的制备薄膜晶体管的方法流程图之一； 
图7为本发明实施例提供的制备薄膜晶体管的方法流程图之二。 
具体实施方式
本发明实施例提供一种薄膜晶体管、非晶硅平板探测基板及制备方法，薄膜晶体管的源漏极的材料是非晶金属氧化物有源层的材料通过沉积含氢离子量不小于设定值的绝缘性物质转化成的导体，从而使源漏极与有源层之间的价 带能级的差距缩小，且晶格匹配性较好，形成的异质结或同质结对驱动电流信号的影响较小，减少了电子流动的障碍，改善了界面的接触性，从而减小了源漏极与有源层之间的价带能级的差距对薄膜晶体管电学特性的影响。 
如图2所示，本发明实施例提供一种薄膜晶体管，包括：源极201、漏极202及连接源极201和漏极202的有源层203，其中： 
源极201与漏极202的材料为有源层203的材料转化成的导体。 
由于源极201与漏极202的材料为有源层203的材料转化成的导体，价带能级相差较小，晶格匹配性较好，因此，源极201与漏极202与有源层203之间形成的异质结或同质结对驱动电流信号的影响较小，改善了界面的接触性，减小了源漏极与有源层之间的价带能级的差距对薄膜晶体管电学特性的影响。 
较佳的，可以使用非晶金属氧化物半导体来制作有源层203，即有源层203具体为：非晶金属氧化物半导体层。 
由于非晶金属氧化物半导体有高迁移率，低压阀率，电流小，可低温制作等优良性能，所以适合作为有源层203，但非晶金属氧化物半导体非晶金属氧化物半导体的非晶特性意味着该半导体存在大量的缺陷态。当大量的氢离子和非晶金属氧化物接触时，由于非晶金属氧化物的缺陷态，使氢离子填充在的非晶金属氧化物中，作为载流子，可以形成导体。 
非晶金属氧化物半导体具体可以为： 
铟镓锌氧化物半导体;或者 
铟锡氧化物半导体；或者 
铟锌氧化物半导体。 
较佳的，本发明实施例提供一种将所述非晶金属氧化物半导体薄膜中作为源极和漏极的部分通过沉积含氢离子量不小于设定值的绝缘性物质转化为导体的具体方法，包括： 
在非晶金属氧化物半导体薄膜上涂覆光刻胶，去除作为源极与漏极部分的非晶金属氧化物半导体薄膜上的光刻胶，并沉积含氢离子量不小于设定值的绝 缘性物质。 
通过在非晶金属氧化物半导体薄膜上沉积含氢离子量不小于设定值的绝缘性物质，可以使氢离子与非晶金属氧化物接触，将非晶金属氧化物半导体转化为导体。 
其中沉积含氢离子量不小于设定值的绝缘性物质，具体为： 
在沉积氮化硅的同时通入含氢气量不少于20%的混合气体。 
在沉积氮化硅的同时通入含氢气量不少于20%的混合气体可以使氮化硅变为含氢离子量较高的高掺杂的氮化硅（SiNx:H）。 
当然，本领域术人员也可以采用其他可行方式将非晶金属氧化物半导体通过沉积含氢离子量不小于设定值的绝缘性物质的方式转化为导体，此处不再一一叙述。 
薄膜晶体管分为顶栅结构的薄膜晶体管和底栅结构的薄膜晶体管，较佳的，如图3所示，以顶栅结构的薄膜晶体管为例，本发明实施例提供一种具体的将通过含氢气量不少于20%的混合气体进行氢化处理后的氮化硅沉积在金属氧化物上制备源极201和漏极202的方法： 
S301、在沉积在玻璃基板的非晶金属氧化物半导体薄膜上涂覆光刻胶； 
S302、去除要作为源、漏极部分的非晶金属氧化物半导体薄膜上的光刻胶；具体的，如图4a所示，去除要作为源、漏极202部分的非晶金属氧化物半导体薄膜205上的光刻胶206； 
S303、沉积氮化硅的同时通入含氢气量不少于20%的混合气体；具体的，如图4b所示，沉积氮化硅207的同时通入含氢气量不少于20%的混合气体； 
S304、去除光刻胶，得到导体的源极201、漏极202及源、漏极之间的非晶金属氧化物半导体的有源层203；具体的，如图4c所示，去除光刻胶206，得到导体的源极201、漏极202及源、漏极之间的非晶金属氧化物半导体的有源层203。 
当然，本领域的技术人员也可以采取其他可行方式将非晶金属氧化物半导 体转化为导体，只要能够使得非晶金属氧化物半导体呈现出导体特性即可。 
较佳的，当有源层203为非晶金属氧化物半导体有源层，源极201与漏极202为非晶金属氧化物半导体转化成的导体制成的源极和漏极时，由于非晶金属氧化物半导体本身是透明的，对于需要在漏极上设置光电二极管（PIN）的薄膜晶体管，如在非晶硅平板探测基板中使用的薄膜晶体管，当光信号照射到PIN时，一部分光就会通过透明漏极，造成了PIN将光信号转换成电信号的转化效率降低，此时，可以在漏极202上设置光阻挡层，光阻挡层的材料可以选择能够反射光线的导体，较佳的，可以选择金属作为光阻挡层。将PIN设置在光阻挡层上。光阻挡层可以起到光反射的作用，有利于PIN对光信号的吸收，从而使非晶硅平板探测基板对于比较弱的光信号,也能有效的反馈，提高非晶硅平板探测基板的灵敏度，保证器件探测精确度。 
较佳的，当通过沉积氮化硅的同时通入含氢气量不少于20%的混合气体在非晶金属氧化物半导体薄膜上制备源漏极时，将薄膜晶体管设置为顶栅结构较佳，这样在制作过程中是先进行源、漏极的制作，从而能够保证制作源漏极之前沉积的金属氧化物薄膜的厚度一致且金属氧化物薄膜的表面是水平的，再通过沉积氮化硅的同时通入含氢气量不少于20%的混合气体到非晶金属氧化物半导体薄膜上，可以保证作为源极201和漏极202的部分的非晶金属氧化物半导体薄膜完全转化成导体，从而提高产品的良率。 
较佳的，本发明实施例提供一种有源层203为非晶金属氧化物半导体，源极201与漏极202为氮化硅沉积在非晶金属氧化物半导体薄膜上得到的导体的薄膜晶体管的结构。 
具体的，如图5所示，该薄膜晶体管包括： 
玻璃基板204，设置在玻璃基板204上的源极201和漏极202，及源、漏极之间的有源层203，其中有源层203为非晶金属氧化物半导体，源极201与漏极202为非晶金属氧化物半导体薄膜转化成的导体；该薄膜晶体管还包括： 
沉积在源极201和漏极202上的氮化硅207及二氧化硅钝化层208，在有 源层203上方的二氧化硅钝化层208上设置的栅极209，设置在漏极202上的光阻挡层210及光阻挡层上包括P型硅211、本征硅212、N型硅213的PIN结，以及设置在PIN结的N型硅213上的像素电极214，沉积在像素电极上的树脂钝化层215，该树脂钝化层215用以保护器件。 
如图6所示，本发明实施例提供一种薄膜晶体管的制备方法，包括： 
S501、在基板或者栅极上的栅绝缘层上设置非晶金属氧化物半导体薄膜； 
S502、在非晶金属氧化物半导体薄膜中作为源极与漏极的部分沉积含氢离子量不小于设定值的绝缘性物质。 
由于非晶金属氧化物半导体有高迁移率，低压阀率，电流小，可低温制作等优良性能，所以适合作为有源层203，并且非晶金属氧化物半导体的非晶特性意味着该半导体存在大量的缺陷态。当大量的氢离子和非晶金属氧化物接触时，由于非晶金属氧化物的缺陷态，使H离子填充在的非晶金属氧化物中，作为载流子，可以将非晶金属氧化物半导体转化为导体。 
由于源极201与漏极202的材料为有源层203的材料转化成的导体，价带能级相差较小，晶格匹配性较好，因此，源极201与漏极202与有源层203之间形成的异质结或同质结对驱动电流信号的影响较小，改善了界面的接触性，减小了源漏极与有源层之间的价带能级的差距对薄膜晶体管电学特性的影响。 
对于顶栅结构的薄膜晶体管，S501具体为在基板上设置有源薄膜，对于底栅结构的薄膜晶体管，S501具体为在栅极上的栅绝缘层上设置有源薄膜。 
较佳的，本发明实施例提供一种将所述非晶金属氧化物半导体薄膜中作为源极和漏极的部分沉积含氢离子量不小于设定值的绝缘性物质的具体方法，包括： 
在非晶金属氧化物半导体薄膜上涂覆光刻胶，去除作为源极与漏极部分的非晶金属氧化物半导体薄膜上的光刻胶，并沉积含氢离子量不小于设定值的绝缘性物质。 
通过在非晶金属氧化物半导体薄膜上沉积含氢离子量不小于设定值的绝 缘性物质薄膜，可以使氢离子与非晶金属氧化物接触，将非晶金属氧化物半导体转化为导体。 
其中沉积含氢量不小于设定值的绝缘性物质，具体为： 
沉积氮化硅的同时通入含氢气量不少于20%的混合气体。 
在沉积氮化硅的同时通入含氢气量不少于20%的混合气体可以使氮化硅变为含氢离子量较高的高掺杂的氮化硅（SiNx:H）。 
当然，本领域术人员也可以采用其他可行方式将非晶金属氧化物半导体通过沉积含氢离子量不小于设定值的绝缘性物质的方式转化为导体，此处不再一一叙述。 
较佳的，如图3所示，本发明实施例提供一种具体的通过沉积氮化硅的同时通入含氢气量不少于20%的混合气体在非晶金属氧化物半导体上制备源极201和漏极202的方法： 
S301、在沉积在玻璃基板的非晶金属氧化物半导体薄膜上涂覆光刻胶； 
S302、去除要作为源、漏极部分的非晶金属氧化物半导体薄膜上的光刻胶；具体的，如图4a所示，去除要作为源、漏极202部分的非晶金属氧化物半导体薄膜205上的光刻胶206； 
S303、沉积氮化硅的同时通入含氢气量不少于20%的混合气体；具体的，如图4b所示，沉积氮化硅207的同时通入含氢气量不少于20%的混合气体； 
S304、去除光刻胶，得到导体的源极201、漏极202及源、漏极之间的非晶金属氧化物半导体的有源层203；具体的，如图4c所示，去除光刻胶206，得到导体的源极201、漏极202及源、漏极之间的非晶金属氧化物半导体的有源层203。 
当然，本领域的技术人员也可以采取其他可行方式将非晶金属氧化物半导体通过沉积含氢离子量不小于设定值的绝缘性物质转化为导体，只要能够使得非晶金属氧化物半导体呈现出导体特性即可。 
本发明实施例提供一种非晶硅平板探测基板，包括本发明实施例提供的薄 膜晶体管。 
较佳的，对于非晶硅平板探测基板，非晶硅平板探测基板中使用的薄膜晶体管需要在漏极上设置PIN，当有源层203为非晶金属氧化物半导体有源层203，源极201与漏极202为非晶金属氧化物半导体转化成的导体制成的源极201和漏极202时，由于非晶金属氧化物半导体本身是透明的，当光信号照射到PIN时，一部分光就会通过透明漏极，造成了PIN将光信号转换成电信号的转化效率降低，此时，可以在漏极202上设置光阻挡层，将PIN设置在光阻挡层上。光阻挡层可以起到光反射的作用，有利于PIN对光信号的吸收，从而使非晶硅平板探测基板对于比较弱的光信号,也能有效的反馈，提高非晶硅平板探测基板的灵敏度，保证器件探测精确度。 
本发明实施例提供一种非晶硅平板探测基板的制备方法，包括本发明实施例提供的薄膜晶体管的制备方法。 
进一步，制备非晶硅平板探测基板时，在进行S502后，还包括： 
在漏极202上制备光阻挡层；在光阻挡层上制备PIN。 
较佳的，如图7所示，本发明实施例提供一种具体的有源层203为非晶金属氧化物半导体，源极201与漏极202为氮化硅沉积在非晶金属氧化物半导体薄膜上得到的导体的非晶硅平板探测基板的制备方法： 
S601、在沉积在玻璃基板的非晶金属氧化物半导体薄膜上涂覆光刻胶； 
S602、去除要作为源、漏极部分的非晶金属氧化物半导体薄膜上的光刻胶；具体的，如图4a所示，去除要作为源、漏极202部分的非晶金属氧化物半导体薄膜205上的光刻胶206； 
S603、沉积氮化硅的同时通入含氢气量不少于20%的混合气体；具体的，如图4b所示，沉积氮化硅207的同时通入含氢气量不少于20%的混合气体； 
S604、去除光刻胶，得到导体的源极201、漏极202及源漏极202之间的非晶金属氧化物半导体的有源层203；具体的，如图4c所示，去除光刻胶206，得到导体的源极201、漏极202及源漏极202之间的非晶金属氧化物半导体的 有源层203； 
S605、沉积二氧化硅钝化层，并去除光电二极管制备位置的二氧化硅及氮化硅，得到光电二极管的预留过孔；具体的，如图4d所示，沉积二氧化硅钝化层208，如图4e所示，去除了光电二极管制备位置的二氧化硅208，同时还去除了部分氮化硅207，得到光电二极管的预留过孔； 
S606、沉积Mo(钼)金属，并通过刻蚀得到栅极及光电二级管预留过孔处的光阻挡层；具体的，如图4f所示，沉积Mo金属，并通过刻蚀得到了栅极209及光电二级管预留过孔处的光阻挡层210； 
S607、连续沉积Ｐ型硅、本征硅、Ｎ型硅，并通过Sputter设备溅射的到像素电极薄膜，先湿法刻蚀像素电极薄膜，再干法刻蚀多层的非晶硅，得到光电二极管；具体的，如图4g所示，连续沉积Ｐ型硅211、本征硅212、Ｎ型硅213，并通过Sputter设备溅射的到像素电极薄膜，先湿法刻蚀像素电极薄膜，再干法刻蚀多层的非晶硅，得到了光电二极管； 
S608、涂覆树脂层作为钝化层，并在钝化层上干法刻蚀得到像素电极的预留过孔；具体的，如图4h所示，涂覆钝化层208，并在钝化层208上干法刻蚀得到像素电极的预留过孔216； 
S609、沉积像素电极薄膜，湿法刻蚀得到像素电极；具体的，如图4i所示，沉积像素电极薄膜，湿法刻蚀得到像素电极214； 
S610、沉积树脂钝化层；具体的，如图5所示，沉积了树脂钝化层215，得到了薄膜晶体管。 
本发明实施例提供一种薄膜晶体管、非晶硅平板探测基板及制备方法，薄膜晶体管的源漏极的材料是非晶金属氧化物有源层的材料通过沉积含氢离子量不小于设定值的绝缘性物质转化成的导体，从而使源漏极与有源层之间的价带能级的差距缩小，且晶格匹配性较好，形成的异质结或同质结对驱动电流信号的影响较小，减少了电子流动的障碍，改善了界面的接触性，从而减小了源漏极与有源层之间的价带能级的差距对薄膜晶体管电学特性的影响。 
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。 

Claims (12)

1.一种薄膜晶体管的制备方法，其特征在于，包括：
在基板或者栅极上的栅绝缘层上设置非晶金属氧化物半导体薄膜；
在所述非晶金属氧化物半导体薄膜中作为源极和漏极的部分沉积含氢离子量不小于设定值的绝缘性物质。
2.如权利要求1所述的方法，其特征在于，所述非晶金属氧化物半导体薄膜具体为：
铟镓锌氧化物半导体薄膜;或者
铟锡氧化物半导体薄膜；或者
铟锌氧化物半导体薄膜。
3.如权利要求1所述的方法，其特征在于，所述在所述非晶金属氧化物半导体薄膜中作为源极和漏极的部分沉积含氢离子量不小于设定值的绝缘性物质，具体包括：
在所述非晶金属氧化物半导体薄膜上涂覆光刻胶，去除作为源极与漏极部分的非晶金属氧化物半导体薄膜上的光刻胶，并沉积含氢离子量不小于设定值的绝缘性物质。
4.如权利要求1所述的方法，其特征在于，所述沉积含氢离子量不小于设定值的绝缘性物质，具体为：
沉积氮化硅的同时通入含氢气量不少于20%的混合气体。
5.一种非晶硅平板探测基板的制备方法，其特征在于，包括如权利要求1–4任一所述的方法。
6.如权利要求5所述的方法，其特征在于，所述将所述非晶金属氧化物半导体薄膜中作为源极与漏极的部分通过沉积含氢离子量不小于设定值的绝缘性物质转化为导体后，还包括：
在漏极上制备光阻挡层；
在所述光阻挡层上制备光电二级管。
7.一种薄膜晶体管，其特征在于，包括：源极、漏极及连接所述源极和漏极的有源层，其中：
所述有源层具体为非晶金属氧化物半导体层；
所述源极与漏极的材料为所述有源层的材料通过沉积含氢离子量不小于设定值的绝缘性物质转化成的导体。
8.如权利要求7所述的薄膜晶体管，其特征在于，所述非晶金属氧化物半导体层具体为：
铟镓锌氧化物半导体层；或者
铟锡氧化物半导体层；或者
铟锌氧化物半导体层。
9.如权利要求7所述的薄膜晶体管，其特征在于，所述沉积含氢离子量不小于设定值的绝缘性物质，具体为：
沉积氮化硅的同时通入含氢气量不少于20%的混合气体。
10.如权利要求7-9任一所述的薄膜晶体管，其特征在于，所述薄膜晶体管为顶栅结构。
11.一种非晶硅平板探测基板，其特征在于，包括权利要求7-10任一所述的薄膜晶体管。
12.如权利要求11所述的非晶硅平板探测基板，其特征在于，还包括
光阻挡层，设置在所述漏极上；
光电二极管，设置在所述光阻挡层上。
CN201310105564.7A 2013-03-28 2013-03-28 一种薄膜晶体管、非晶硅平板探测基板及制备方法 Active CN103268891B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310105564.7A CN103268891B (zh) 2013-03-28 2013-03-28 一种薄膜晶体管、非晶硅平板探测基板及制备方法
PCT/CN2013/077592 WO2014153871A1 (zh) 2013-03-28 2013-06-20 薄膜晶体管、非晶硅平板探测基板及制备方法
US14/354,204 US9490366B2 (en) 2013-03-28 2013-06-20 Thin film transistor, amorphous silicon flat detection substrate and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310105564.7A CN103268891B (zh) 2013-03-28 2013-03-28 一种薄膜晶体管、非晶硅平板探测基板及制备方法

Publications (2)

Publication Number Publication Date
CN103268891A true CN103268891A (zh) 2013-08-28
CN103268891B CN103268891B (zh) 2016-08-10

Family

ID=49012511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310105564.7A Active CN103268891B (zh) 2013-03-28 2013-03-28 一种薄膜晶体管、非晶硅平板探测基板及制备方法

Country Status (3)

Country Link
US (1) US9490366B2 (zh)
CN (1) CN103268891B (zh)
WO (1) WO2014153871A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742386A (zh) * 2016-02-25 2016-07-06 京东方科技集团股份有限公司 光电二极管及其制作方法、x射线探测基板及其制作方法
CN106355136A (zh) * 2016-07-11 2017-01-25 京东方科技集团股份有限公司 一种指纹识别显示装置、其制作方法及驱动方法
CN106371253A (zh) * 2016-08-26 2017-02-01 武汉华星光电技术有限公司 阵列基板、液晶显示面板以及制造方法
CN106910796A (zh) * 2017-03-02 2017-06-30 京东方科技集团股份有限公司 射线探测基板及其制造方法、射线探测装置
CN107004721A (zh) * 2014-12-16 2017-08-01 乐金显示有限公司 薄膜晶体管阵列基板
CN110034137A (zh) * 2017-12-12 2019-07-19 乐金显示有限公司 用于柔性数字x射线探测器的面板及其制造方法
CN113394235A (zh) * 2021-05-20 2021-09-14 北海惠科光电技术有限公司 阵列基板及阵列基板的制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881954B2 (en) * 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
CN104681655A (zh) * 2015-01-12 2015-06-03 京东方科技集团股份有限公司 一种探测基板及其制备方法、探测器
US10269839B2 (en) * 2015-03-26 2019-04-23 Carestream Health, Inc. Apparatus and method using a dual gate TFT structure
US10438841B2 (en) 2015-10-13 2019-10-08 Amorphyx, Inc. Amorphous metal thin film nonlinear resistor
US10672898B2 (en) 2016-07-07 2020-06-02 Amorphyx, Incorporated Amorphous metal hot electron transistor
CN106935601B (zh) * 2017-03-13 2019-08-23 京东方科技集团股份有限公司 半导体器件、阵列基板和半导体器件的制造方法
CN109037250B (zh) * 2017-06-12 2021-11-05 上海耕岩智能科技有限公司 一种影像侦测显示装置、器件及其制备方法
CN108417481B (zh) * 2018-03-22 2021-02-23 京东方科技集团股份有限公司 氮化硅介电层的处理方法、薄膜晶体管和显示装置
CN111919302A (zh) * 2018-03-30 2020-11-10 非结晶公司 非晶金属薄膜晶体管
JP2019220685A (ja) * 2018-06-19 2019-12-26 シャープ株式会社 放射線検出器
CN208422918U (zh) * 2018-08-01 2019-01-22 北京京东方光电科技有限公司 光电转换阵列基板及光电转换装置
CN110797365B (zh) * 2019-11-13 2022-10-11 京东方科技集团股份有限公司 一种探测面板、其制作方法及光电检测装置
CN111244119A (zh) * 2019-12-13 2020-06-05 京东方科技集团股份有限公司 一种探测基板、其制作方法及平板探测器
US20220071010A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243270A (ja) * 1992-02-28 1993-09-21 Matsushita Electric Ind Co Ltd 薄膜トランジスターの製造方法
US20080303020A1 (en) * 2007-05-29 2008-12-11 Hyun-Soo Shin Thin film transistor, flat panel display device having the same, and associated methods
CN202721128U (zh) * 2012-04-27 2013-02-06 福州华映视讯有限公司 薄膜晶体管基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2011065059A1 (ja) * 2009-11-27 2011-06-03 シャープ株式会社 薄膜トランジスタとその製造方法、半導体装置とその製造方法、並びに表示装置
US9911857B2 (en) * 2010-10-29 2018-03-06 Cbrite Inc. Thin film transistor with low trap-density material abutting a metal oxide active layer and the gate dielectric
CN102468306B (zh) * 2010-10-29 2014-04-16 京东方科技集团股份有限公司 阵列基板、液晶显示器及阵列基板的制造方法
CN102629578B (zh) * 2011-09-29 2014-05-07 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN102629577B (zh) 2011-09-29 2013-11-13 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243270A (ja) * 1992-02-28 1993-09-21 Matsushita Electric Ind Co Ltd 薄膜トランジスターの製造方法
US20080303020A1 (en) * 2007-05-29 2008-12-11 Hyun-Soo Shin Thin film transistor, flat panel display device having the same, and associated methods
CN202721128U (zh) * 2012-04-27 2013-02-06 福州华映视讯有限公司 薄膜晶体管基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KENJI NOMURA ETC.: "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors", 《NATURE》, vol. 432, 25 November 2004 (2004-11-25), pages 488 - 492 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004721A (zh) * 2014-12-16 2017-08-01 乐金显示有限公司 薄膜晶体管阵列基板
US10692975B2 (en) 2014-12-16 2020-06-23 Lg Display Co., Ltd. Thin-film transistor array substrate
CN105742386A (zh) * 2016-02-25 2016-07-06 京东方科技集团股份有限公司 光电二极管及其制作方法、x射线探测基板及其制作方法
CN105742386B (zh) * 2016-02-25 2017-10-17 京东方科技集团股份有限公司 光电二极管及其制作方法、x射线探测基板及其制作方法
CN106355136A (zh) * 2016-07-11 2017-01-25 京东方科技集团股份有限公司 一种指纹识别显示装置、其制作方法及驱动方法
CN106355136B (zh) * 2016-07-11 2018-07-17 京东方科技集团股份有限公司 一种指纹识别显示装置、其制作方法及驱动方法
CN106371253A (zh) * 2016-08-26 2017-02-01 武汉华星光电技术有限公司 阵列基板、液晶显示面板以及制造方法
CN106910796A (zh) * 2017-03-02 2017-06-30 京东方科技集团股份有限公司 射线探测基板及其制造方法、射线探测装置
US10553638B2 (en) 2017-03-02 2020-02-04 Boe Technology Group Co., Ltd. Ray detection substrate, manufacturing method thereof and ray detection device
CN110034137A (zh) * 2017-12-12 2019-07-19 乐金显示有限公司 用于柔性数字x射线探测器的面板及其制造方法
CN110034137B (zh) * 2017-12-12 2023-09-19 乐金显示有限公司 用于柔性数字x射线探测器的面板及其制造方法
CN113394235A (zh) * 2021-05-20 2021-09-14 北海惠科光电技术有限公司 阵列基板及阵列基板的制造方法

Also Published As

Publication number Publication date
US9490366B2 (en) 2016-11-08
WO2014153871A1 (zh) 2014-10-02
CN103268891B (zh) 2016-08-10
US20150340511A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
CN103268891A (zh) 一种薄膜晶体管、非晶硅平板探测基板及制备方法
CN102636927B (zh) 阵列基板及其制造方法
CN103137641B (zh) 一种阵列基板及其制作方法、x射线平板探测器
CN105702623B (zh) Tft阵列基板的制作方法
CN102790069B (zh) 一种传感器及其制造方法
US9818605B2 (en) Oxide TFT, preparation method thereof, array substrate, and display device
CN104124277B (zh) 一种薄膜晶体管及其制作方法和阵列基板
CN203445122U (zh) X射线检测装置阵列基板
CN105575819A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制备方法
CN104638017A (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
CN103165635B (zh) 一种射线探测器及其制作方法
CN108987522A (zh) 一种光电传感器、光电传感组件及其制作方法
CN102790062B (zh) 一种传感器的制造方法
CN105453269A (zh) X射线图像传感器用基板
CN102790063A (zh) 一种传感器及其制造方法
CN104167447B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN105097944A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN102790064B (zh) 一种传感器及其制造方法
CN104362127A (zh) 薄膜晶体管基板的制作方法及制造设备
CN110021615A (zh) 阵列基板、包括其的数字x射线检测器及其制造方法
CN102790061B (zh) 一种传感器及其制造方法
CN110246848B (zh) 一种氧化物半导体tft阵列基板及其制作方法
TW202006954A (zh) Ｘ光偵測模組
CN209747514U (zh) 一种氧化物半导体tft阵列基板
CN203055911U (zh) 阵列基板及x射线平板探测器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant