WO2014153871A1 - 薄膜晶体管、非晶硅平板探测基板及制备方法 - Google Patents

薄膜晶体管、非晶硅平板探测基板及制备方法 Download PDF

Info

Publication number
WO2014153871A1
WO2014153871A1 PCT/CN2013/077592 CN2013077592W WO2014153871A1 WO 2014153871 A1 WO2014153871 A1 WO 2014153871A1 CN 2013077592 W CN2013077592 W CN 2013077592W WO 2014153871 A1 WO2014153871 A1 WO 2014153871A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide semiconductor
metal oxide
thin film
amorphous metal
film transistor
Prior art date
Application number
PCT/CN2013/077592
Other languages
English (en)
French (fr)
Inventor
阎长江
龙君
田宗民
谢振宇
陈旭
Original Assignee
北京京东方光电科技有限公司
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北京京东方光电科技有限公司, 京东方科技集团股份有限公司 filed Critical 北京京东方光电科技有限公司
Priority to US14/354,204 priority Critical patent/US9490366B2/en
Publication of WO2014153871A1 publication Critical patent/WO2014153871A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Definitions

  • the photoresist 206 is removed while removing the silicon nitride layer 207 remaining on the surface of the photoresist 206, and a silicon nitride layer containing hydrogen ions remains in the corresponding regions of the source and the drain. 207, thereby obtaining the source 201 of the conductor, the drain 202, and the active layer 203 of the amorphous metal oxide semiconductor between the source 201 and the drain 202.
  • the conductor is converted into a conductor as long as the amorphous metal oxide semiconductor can exhibit a conductor characteristic.
  • a pixel electrode film is deposited on the substrate, and the pixel electrode 224 and the reverse bias voltage negative electrode 234 are obtained by wet etching.
  • the pixel electrode 224 and the reverse bias voltage negative electrode 234 pass through the via 2161.
  • Vias 2162 are connected to source 107 and electrode 214, respectively.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管、非晶硅平板探测基板及制备方法，该薄膜晶体管的源漏极的材料是非晶金属氧化物有源层的材料通过沉积含氢离子量不小于设定值的绝缘性物质转化成的导体，从而使源漏极与有源层之间的价带能级的差距缩小，且晶格匹配性较好，改善了薄膜晶体管的电学特性。

Description

薄膜晶体管、 非晶硅平板探测基板及制备方法 技术领域
本发明的实施例涉及一种薄膜晶体管、 非晶硅探测器基板及制备方法。 背景技术
非晶硅平板探测基板是一种将 X射线转化为电信号的装置，非晶硅平板 探测基板的结构包括： 碘化铯闪烁层、 非晶硒光电转换层及薄膜晶体管 ( TFT ) 。 薄膜晶体管包括源极与漏极、 栅极、 有源层及钝化层， 源极与漏 极跟有源层直接相连； 源极与漏极的材质为导体， 通常为金属； 有源层的材 质为半导体， 常用的有半导体材料为非晶硅（a-Si )、 低温多晶硅（LTPS ) 、 非晶金属氧化物半导体（例如， 氧化铟镓辞 IGZO、 氧化铟辞锡 InZnSnO、 氧化铟辞 IZO等）等。 采用非晶金属氧化物半导体作为有源层的薄膜晶体管 一般称为氧化物薄膜晶体管 （ Oxide TFT ) 。
如图 1所示， 一种非晶硅平板探测基板的结构包括： 作为底层的玻璃基 板 101 , 设置在玻璃基板 101上的栅极 102, 沉积在玻璃基板 101及栅极 102 上的栅绝缘层 103, 沉积在栅绝缘层 103上的非晶硅 104, 沉积在非晶硅 104 上的 N型半导体 105, 沉积在 N型半导体 105上的金属漏极 106、 金属源极 107, 设置在金属漏极 106上由 P型硅 108、 本征硅 109、 N型半导体 115的 叠层组成的光电二极管（ PIN结）， 以及设置在 PIN结的 N型半导体 115上 的电极 120,设置在电极 120及金属源极 107上的绝缘层 113,形成在绝缘层 113上的像素电极 110和反向偏置电压负极 130,该像素电极 110通过形成在 绝缘层 120中的过孔 117与源极 107电连接， 反向偏置电压负极 130通过过 孔与电极 120电连接； 在像素电极 110上形成有树脂钝化层 111 , 以保护器 件。
沉积在栅绝缘层 103上的非晶硅 104构成非晶硅有源层，通过 N型半导 体 105与非晶硅有源层相连， 由于使用的金属源漏极 106的价带能级与有源 层的非晶硅 104的价带能级的高低相差较多， 晶格匹配性不好， 导致形成的 异质结或同质结对驱动电流信号的影响较大， 界面接触性较差， 影响薄膜晶 体管的电学特性。
由此可见， 金属材质的源漏极与非晶硅材质的有源层之间的价带能级相 差较多， 对薄膜晶体管的电学特性影响较大。 发明内容
本发明实施例提供一种薄膜晶体管、 非晶硅平板探测基板及制备方法， 以减小了源漏极与有源层之间的价带能级的差距对薄膜晶体管的电学特性的 影响。
本发明的一个方面提供了一种薄膜晶体管的制备方法， 包括： 在基板或 者栅极上的栅绝缘层上设置非晶金属氧化物半导体薄膜； 在非晶金属氧化物 半导体薄膜中作为源极和漏极的部分沉积含氢离子量不小于设定值的绝缘性 物质。
本发明的另一个方面提供了一种非晶硅平板探测基板的制备方法， 包括 本发明实施例提供的薄膜晶体管的制备方法。
本发明的再一个方面提供了一种薄膜晶体管， 包括： 源极、 漏极及连接 源极和漏极的有源层， 有源层为非晶金属氧化物半导体层； 源极与漏极的材 料为有源层的材料通过沉积含氢离子量不小于设定值的绝缘性物质转化成的 导体。
本发明的再一个方面提供了一种非晶硅平板探测基板， 包括本发明实施 例提供的薄膜晶体管。 附图说明
为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 筒单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例， 而非对本发明的限制。
图 1为现有的一种薄膜晶体管的结构示意图；
图 2a为本发明实施例提供的平板探测基板的电路示意图； 图 2b为本发 明实施例提供的薄膜晶体管的结构示意图之一；
图 3a为本发明实施例提供的一种在非晶氧化物薄膜上沉积光刻胶的结 构示意图； 图 3b为本发明实施例提供的一种沉积通过含氢气量不少于 20%的混合 气体进行氢化处理后的氮化硅薄膜的结构示意图；
图 3c为本发明实施例提供的一种沉积钝化层的结构示意图；
图 3d为本发明实施例提供的一种源漏极及有源层的结构示意图； 图 3e为本发明实施例提供的一种有漏极上钝化层及过孔的结构示意图； 图 3f为本发明实施例提供的一种栅极及光阻挡层的结构示意图； 图 3g为本发明实施例提供的一种光电二极管的结构示意图；
图 3h 为本发明实施例提供的一种光电二极管上钝化层及过孔的结构示 意图；
图 3i为本发明实施例提供的一种像素电极的结构示意图；
图 4为本发明实施例提供的一种薄膜晶体管的结构示意图之二。 具体实施方式
为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提下所获 得的所有其他实施例， 都属于本发明保护的范围。
除非另作定义， 此处使用的技术术语或者科学术语应当为本发明所属领 域内具有一般技能的人士所理解的通常意义。 本发明专利申请说明书以及权 利要求书中使用的 "第一" 、 "第二" 以及类似的词语并不表示任何顺序、 数量或者重要性， 而只是用来区分不同的组成部分。 同样， "一个" 、 "一" 或者 "该"等类似词语也不表示数量限制， 而是表示存在至少一个。 "包括" 或者 "包含" 等类似的词语意指出现在该词前面的元件或者物件涵盖出现在 该词后面列举的元件或者物件及其等同， 并不排除其他元件或者物件。 "连 接" 或者 "相连" 等类似的词语并非限定于物理的或者机械的连接， 而是可 以包括电性的连接， 不管是直接的还是间接的。 "上" 、 "下" 、 "左" 、
"右" 等仅用于表示相对位置关系， 当被描述对象的绝对位置改变后， 则该 相对位置关系也可能相应地改变。
如图 2a所示，本发明实施例提供的平板探测基板包括多个排列为阵列的 像素， 每个像素包括一个开关薄膜晶体管 （TFT )和一个发光二极管 （例如
PIN ) 。 图中， 横向的连接到扫描驱动电路的信号扫描线为栅线 G; 纵向的 连接到数据驱动电路的信号扫描线为数据线 D; 与感光二极管 （PIN ) 的一 端连接的水平信号线为反向偏置电压负极， 这些电极可以连接到反向偏置线 R。
如图 2b所示，本发明实施例的平板探测基板的像素中的薄膜晶体管， 包 括： 源极 201、 漏极 202及连接源极 201和漏极 202的有源层 203。 源极 201 与漏极 202隔着有源层 203彼此相对， 它们的材料为从有源层 203的材料转 化成的导体。 因此与有源层 203相比价带能级相差较小， 晶格匹配性较好， 因此源极 201 较小。 这样改善了界面的接触性， 减小了源漏极与有源层之间的价带能级的 差距对薄膜晶体管电学特性的影响。
例如，可以使用非晶金属氧化物半导体来制作有源层 203, 即有源层 203 为非晶金属氧化物半导体层。
由于非晶金属氧化物半导体有高迁移率， 低压阀率， 电流小， 可低温制 作等优良性能， 所以适合作为有源层 203。 但是， 非晶金属氧化物半导体非 晶金属氧化物半导体的非晶特性意味着该半导体存在大量的缺陷态。 当大量 的氢离子和非晶金属氧化物接触时， 由于非晶金属氧化物的缺陷态， 使氢离 子填充在的非晶金属氧化物中， 作为载流子， 可以形成导体。
非晶金属氧化物半导体可以为铟镓辞氧化物（IGZO )半导体、铟锡氧化 物（ITO )半导体、 或者铟辞氧化物 （IZO )半导体。
例如， 本发明实施例提供一种将所述非晶金属氧化物半导体薄膜中作为 源极和漏极的部分通过沉积含氢离子量不小于设定值的绝缘性物质而转化为 导体的方法， 包括： 在非晶金属氧化物半导体薄膜上涂覆光刻胶， 去除作为 源极与漏极部分的非晶金属氧化物半导体薄膜上的光刻胶， 并在该非晶金属 氧化物半导体薄膜上沉积含氢离子量不小于设定值的绝缘性物质。
例如， 为了使得所沉积的绝缘性物质具有足以将在其下方的非晶金属氧 化物半导体薄膜转变为导体， 含氢离子量的设定值的范围可设定为质量百分 比 l%-2.5%。
通过在非晶金属氧化物半导体薄膜上沉积含氢离子量不小于设定值的绝 缘性物质， 可以使氢离子与非晶金属氧化物接触， 并可扩散到该非晶金属氧 化物之中， 将非晶金属氧化物半导体转化为导体。
沉积含氢离子量不小于设定值的绝缘性物质， 例如为在沉积氮化硅的同 时通入含氢气量不少于 20%的混合气体。
在沉积氮化硅的同时通入含氢气量不少于 20%的混合气体可以使氮化硅 变为含氢离子量较高的高掺杂的氮化硅（SiNx:H ) 。
例如， 采用等离子增强性化学气相沉积法（ PECVD )设备进行沉积上述 绝缘层薄膜， 例如， 沉积条件可以为： 通入硅烷 SiH4 ( 900-1600sccm ) 、 氨 气 NH3 ( 2000-5000sccm ) 、 氮气 N2 ( 10000- 14000sccm ) 、 氢气 H2 ( 7000-20000sccm )的混合气体， 压强范围为 800-1700mT, 设备功率范围为 5000-6000W, 而温度波动范围 290-300°C。 本实施例中选择 SiNx:H, 是因为 Si-0键的结合能力强于 Si-N键的结合力， 因此能形成的不饱和键少， 由此 生成 SiOx:H相对较难。
当然， 本领域术人员也可以采用其他可行方式将非晶金属氧化物半导体 通过沉积含氢离子量不小于设定值的绝缘性物质的方式转化为导体。 例如源 极和漏极对应区域的非晶金属氧化物半导体中注入氢离子，例如在图 3a所示 的步骤中，使用光刻胶保护沟道有源层，在沉积绝缘层前可以进行氢化处理， 例如使用 PECVD设备， 此时只通入氢气以电离出氢离子， 这些氢离子对暴 露出的源漏极处理， 增强氢离子的注入； 又例如， 在图 3d所示的步骤中， 在 沉积绝缘层后再次进行后处理， 即只通入氢气以电离出氢离子， 对整个的绝 缘层处理， 增强氢离子的注入。 或者， 使用含氢离子的等离子体对源极和漏 极对应区域的非晶金属氧化物半导体进行处理， 此处不再——叙述。
薄膜晶体管可以包括顶栅结构的薄膜晶体管和底栅结构的薄膜晶体管。 以顶栅结构的薄膜晶体管为例， 本发明实施例提供一种将通过含氢气量不少 于 20%的混合气体进行氢化处理后的氮化硅沉积在金属氧化物上制备源极 201和漏极 202的方法如下所述。
S301、 在沉积在基板上的非晶金属氧化物半导体薄膜上涂覆光刻胶。 该 基板例如为玻璃基板、 塑料基板等。 5302、 去除要作为源、 漏极部分的非晶金属氧化物半导体薄膜上的光刻 胶。
例如， 如图 3a所示， 去除要作为源、 漏极 202部分的非晶金属氧化物半 导体薄膜 205上的光刻胶 206。 剩余的光刻胶 206对应于要形成的薄膜晶体 管的有源层 203的部分。
5303、 沉积氮化硅层的同时通入含氢气量不少于 20%的混合气体。
例如，如图 3b所示，在通入气体以在基板上沉积氮化硅层 207的同时通 入含氢气量不少于 20%的混合气体， 所得到的氮化硅层 207覆盖包括光刻胶 206的整个基板表面， 氮化硅层 207例如在保留的光刻胶 206的侧面断开。
S304、 去除光刻胶， 得到导体的源极 201、 漏极 202及源、 漏极之间的 非晶金属氧化物半导体的有源层 203。
例如， 如图 3c所示， 去除光刻胶 206, 同时去除在光刻胶 206表面上保 留的氮化硅层 207, 在源极和漏极对应区域内保留有含氢离子的氮化硅层 207, 由此得到导体的源极 201、 漏极 202及在源极 201、 漏极 202之间的非 晶金属氧化物半导体的有源层 203。 导体转化为导体,只要能够使得非晶金属氧化物半导体呈现出导体特性即可。
例如， 当有源层 203为非晶金属氧化物半导体有源层， 源极 201与漏极 202 为由非晶金属氧化物半导体转化成的导体制成的源极和漏极时， 由于非 晶金属氧化物半导体本身是透明的， 对于需要在漏极上设置光电二极管 ( PIN ) 的薄膜晶体管， 如在非晶硅平板探测基板中使用的薄膜晶体管， 当 光信号照射到 PIN时， 一部分光就会通过透明漏极， 造成了 PIN将光信号转 换成电信号的转化效率降低。 此时， 可以在漏极 202上设置光阻挡层， 光阻 挡层的材料可以选择能够反射光线的导体， 较佳的， 可以选择金属作为光阻 挡层。 将 PIN设置在光阻挡层上。 光阻挡层可以起到光反射的作用， 有利于 PIN对光信号的吸收， 从而使非晶硅平板探测基板对于比较弱的光信号， 也 能有效的反馈， 提高非晶硅平板探测基板的灵敏度， 保证器件探测精确度。
例如， 当通过沉积氮化硅的同时通入含氢气量不少于 20%的混合气体在 非晶金属氧化物半导体薄膜上制备含氢离子的氮化硅层时， 将薄膜晶体管设 置为顶栅结构较佳， 这样在制作过程中是先进行源、 漏极的制作， 从而能够 保证制作源漏极之前沉积的金属氧化物薄膜的厚度一致且金属氧化物薄膜的 表面是水平的， 再通过沉积氮化硅的同时通入含氢气量不少于 20%的混合气 体， 将含氢离子的氮化硅沉积到非晶金属氧化物半导体薄膜上， 可以保证作 为源极 201和漏极 202的部分的非晶金属氧化物半导体薄膜完全转化成导体， 从而提高产品的良率。
例如， 本发明实施例提供一种有源层 203为非晶金属氧化物半导体， 源 极 201与漏极 202为氮化硅沉积在非晶金属氧化物半导体薄膜上得到的导体 的薄膜晶体管的结构。
例如， 如图 4所示， 该薄膜晶体管包括： 玻璃基板 204, 设置在玻璃基 板 204上的源极 201和漏极 202,以及源极 201、漏极 202之间的有源层 203。 有源层 203为非晶金属氧化物半导体， 源极 201与漏极 202为从非晶金属氧 化物半导体薄膜转化成的导体。 该薄膜晶体管还包括： 沉积在源极 201和漏 极 202上的氮化硅层 207, 形成在有源层 203以及氮化硅层 207上的二氧化 硅钝化层 208, 在有源层 203上方的二氧化硅钝化层 208上设置的栅极 209, 硅 212、 N型硅 213的叠层形成的 PIN结， 以及设置在 PIN结的 N型硅 213 上的电极 214, 设置在电极 214、 栅极 209、 源极 201和漏极 202上的绝缘层 215, 设置在绝缘层 215上的像素电极 224和反向偏置电压负极 234, 沉积在 像素电极 224和反向偏置电压负极 234上的树脂钝化层 225。该像素电极 224 和反向偏置电压负极 234通过形成在绝缘层 215之中的过孔分别与电极 214 以及源极 107电连接， 该树脂钝化层 225用以保护整个器件。
PIN结位于薄膜晶体管的漏极 202 (正极）在反向偏置电压负极 234之 间； 当在两端的电极施加适当的反向偏置电压时， PIN结中本征半导体层 4艮 容易被耗尽， 即载流子的有效收集区变大， 意味着光致电流也增大。 像素电 极 224对应于探测器的各个像素， 起到构建电场开启液晶分子偏转的作用， 从而形成可视画面的作用。
本发明实施例提供一种薄膜晶体管的制备方法， 包括如下步骤：
S501、 在基板或者栅极上的栅绝缘层上设置非晶金属氧化物半导体薄 膜。
S502、 在非晶金属氧化物半导体薄膜中作为源极与漏极的部分沉积含氢 离子量不小于设定值的绝缘性物质。
由于非晶金属氧化物半导体有高迁移率， 低压阀率， 电流小， 可低温制 作等优良性能， 所以适合作为有源层 203, 并且非晶金属氧化物半导体的非 晶特性意味着该半导体存在大量的缺陷态。 当大量的氢离子和非晶金属氧化 物接触时， 由于非晶金属氧化物的缺陷态， 氢离子可扩散到该非晶金属氧化 物之中并填充在的非晶金属氧化物中， 作为载流子， 从而可以将非晶金属氧 化物半导体转化为导体。 体， 因此与有源层 203相比价带能级相差较小， 晶格匹配性较好。 因此， 源 极 201与漏极 202与有源层 203之间形成的异质结或同质结对驱动电流信号 的影响较小， 改善了界面的接触性， 减小了源漏极与有源层之间的价带能级 的差距对薄膜晶体管电学特性的影响。
对于顶栅结构的薄膜晶体管， S501为在基板上设置有源薄膜， 对于底栅 结构的薄膜晶体管， S501为在栅极上的栅绝缘层上设置有源薄膜。
例如， 本发明实施例提供一种对于所述非晶金属氧化物半导体薄膜中作 为源极和漏极的部分沉积含氢离子量不小于设定值的绝缘性物质的方法， 包 括： 在非晶金属氧化物半导体薄膜上涂覆光刻胶， 去除作为源极与漏极部分 的非晶金属氧化物半导体薄膜上的光刻胶， 然后在非晶金属氧化物半导体薄 膜上沉积含氢离子量不小于设定值的绝缘性物质。
通过在非晶金属氧化物半导体薄膜上沉积含氢离子量不小于设定值的绝 缘性物质薄膜， 可以使氢离子与非晶金属氧化物接触， 使得氢离子可以扩散 到该非晶金属氧化物半导体之中， 将非晶金属氧化物半导体转化为导体。
沉积含氢量不小于设定值的绝缘性物质， 例如为： 在沉积氮化硅的同时 通入含氢气量不少于 20%的混合气体。
在沉积氮化硅的同时通入含氢气量不少于 20%的混合气体可以使氮化硅 变为含氢离子量较高的高掺杂的氮化硅（SiNx:H ) 。
当然， 本领域术人员也可以采用其他可行方式将非晶金属氧化物半导体 通过沉积含氢离子量不小于设定值的绝缘性物质的方式转化为导体， 此处不 再一一叙述。
例如， 本发明实施例提供一种通过沉积氮化硅的同时通入含氢气量不少 于 20%的混合气体在非晶金属氧化物半导体上制备源极 201和漏极 202的方 法包括如下步骤：
S301、 在沉积在玻璃基板的非晶金属氧化物半导体薄膜上涂覆光刻胶。
5302、 去除要作为源、 漏极部分的非晶金属氧化物半导体薄膜上的光刻 胶。 例如， 如图 3a所示， 去除要作为源、 漏极 202部分的非晶金属氧化物半 导体薄膜 205上的光刻胶 206。
5303、 沉积氮化硅的同时通入含氢气量不少于 20%的混合气体。 例如， 如图 3b所示， 沉积氮化硅 207的同时通入含氢气量不少于 20%的混合气体。
5304、 去除光刻胶， 得到导体的源极 201、 漏极 202及源、 漏极之间的 非晶金属氧化物半导体的有源层 203。 例如， 如图 3c所示， 去除光刻胶 206, 得到导体的源极 201、 漏极 202及源、 漏极之间的非晶金属氧化物半导体的 有源层 203。 导体通过沉积含氢离子量不小于设定值的绝缘性物质转化为导体， 只要能够 使得非晶金属氧化物半导体呈现出导体特性即可。
本发明实施例提供一种非晶硅平板探测基板， 包括本发明实施例提供的 薄膜晶体管。
例如， 对于非晶硅平板探测基板， 非晶硅平板探测基板中使用的薄膜晶 体管需要在漏极上设置 PIN, 当有源层 203为非晶金属氧化物半导体有源层 203,源极 201与漏极 202为从非晶金属氧化物半导体转化成的导体制成的源 极 201和漏极 202时， 由于非晶金属氧化物半导体本身是透明的， 当光信号 照射到作为光电二极管的 PIN结时，一部分光就会通过透明漏极,造成了 PIN 结将光信号转换成电信号的转化效率降低。 此时， 可以在漏极 202上设置光 阻挡层 210, 将 PIN结设置在光阻挡层 210上。 该光阻挡层 210可以起到光 反射的作用， 有利于 PIN结对光信号的吸收， 从而使非晶硅平板探测基板对 于比较弱的光信号,也能有效的反馈， 提高非晶硅平板探测基板的灵敏度， 保 证器件探测精确度。
本发明实施例提供一种非晶硅平板探测基板的制备方法， 包括本发明实 施例提供的薄膜晶体管的制备方法。
例如， 制备非晶硅平板探测基板时， 在进行 S502后， 还进一步包括： 在漏极 202上制备光阻挡层 210; 在光阻挡层 210上制备作为光电二极管的 PIN结。
较佳的， 本发明实施例提供一种有源层 203为非晶金属氧化物半导体， 源极 201与漏极 202为从非晶金属氧化物半导体得到的导体的非晶硅平板探 测基板的制备方法如下所述。
5601、 在沉积在例如玻璃基板的非晶金属氧化物半导体薄膜上涂覆光刻 胶。
5602、 去除要作为源、 漏极部分的非晶金属氧化物半导体薄膜上的光刻 胶。
例如， 如图 3a所示， 去除要作为源、 漏极 202部分的非晶金属氧化物半 导体薄膜 205上的光刻胶 206。 剩余的光刻胶 206对应于要形成的薄膜晶体 管的有源层 203的部分。
5603、 沉积氮化硅的同时通入含氢气量不少于 20%的混合气体。
例如，如图 3b所示，在通入气体以在基板上沉积氮化硅 207的同时通入 含氢气量不少于 20%的混合气体，所得到的氮化硅层 207覆盖包括光刻胶 206 的整个基板表面， 氮化硅层 207例如在保留的光刻胶 206的侧面断开。
5604、 去除光刻胶， 得到导体的源极 201、 漏极 202及源漏极 202之间 的非晶金属氧化物半导体的有源层 203。
例如， 如图 3c所示， 去除光刻胶 206, 同时去除在光刻胶 206表面上保 留的氮化硅层 207 , 在源极和漏极对应区域内保留有含氢离子的氮化硅层 207, 由此得到导体的源极 201、 漏极 202及在源极 201、 漏极 202之间的非 晶金属氧化物半导体的有源层 203。
5605、 沉积二氧化硅钝化层， 并去除光电二极管制备位置的二氧化硅及 氮化硅， 得到光电二极管的预留过孔。
例如， 如图 3d所示， 沉积二氧化硅钝化层 208, 如图 3e所示， 去除了 光电二极管制备位置的二氧化硅层 208, 同时还去除了部分氮化硅层 207,得 到光电二极管的预留过孔 D。
5606、沉积例如金属 Mo(钼）， 并通过刻蚀得到栅极及光电二级管预留过 孔处的光阻挡层。
例如， 如图 3f所示， 沉积金属 Mo, 并通过刻蚀得到了栅极 209及光电 二级管预留过孔处的光阻挡层 210。
5607、 连续沉积 P型硅、 本征硅、 N型硅， 并通过溅射设备溅射得到像 素电极薄膜， 先湿法刻蚀像素电极薄膜， 再干法刻蚀多层的非晶硅， 得到光 电二极管。
例如， 如图 3g所示， 连续沉积 P型硅 211、 本征硅 212、 N型硅 213 , 并通过溅射设备溅射得带电极薄膜 214,先湿法刻蚀电极薄膜 214,再干法刻 蚀多层的非晶硅， 得到了光电二极管。
5608、 涂覆树脂层作为钝化层， 并在钝化层上干法刻蚀得到像素电极的 预留过孔。
例如， 如图 3h所示， 形成钝化层 215 , 钝化层 215中形成通向源极 107 以及电极 214的预留过孔 216。
5609、 沉积像素电极薄膜， 湿法刻蚀得到像素电极。
例如， 如图 3i所示， 在基板上沉积像素电极薄膜， 湿法刻蚀得到像素电 极 224和反向偏置电压负极 234, 该像素电极 224和反向偏置电压负极 234 通过过孔 2161和过孔 2162分别与源极 107以及电极 214连接。
5610、形成树脂钝化层。例如，如图 4所示，例如沉积了树脂钝化层 225, 得到了薄膜晶体管以及与之连接的光电二极管。
本发明实施例提供一种薄膜晶体管、 非晶硅平板探测基板及制备方法， 薄膜晶体管的源漏极的材料是从非晶金属氧化物有源层的材料通过沉积含氢 离子量不小于设定值的绝缘性物质转化成的导体， 从而使源漏极与有源层之 间的价带能级的差距缩小， 且晶格匹配性较好， 形成的异质结或同质结对驱 动电流信号的影响较小， 减少了电子流动的障碍， 改善了界面的接触性， 从 而减小了源漏极与有源层之间的价带能级的差距对薄膜晶体管电学特性的影 响。
以上所述仅是本发明的示范性实施方式， 而非用于限制本发明的保护范 围， 本发明的保护范围由所附的权利要求确定。

Claims

权利要求书
1、 一种薄膜晶体管的制备方法， 包括：
在基板或者栅极上的栅绝缘层上设置非晶金属氧化物半导体薄膜； 在所述非晶金属氧化物半导体薄膜中作为源极和漏极的部分沉积含氢离 子量不小于设定值的绝缘性物质。
2、如权利要求 1所述的方法，其中，所述非晶金属氧化物半导体薄膜为： 铟镓辞氧化物半导体薄膜、 铟锡氧化物半导体薄膜或者铟辞氧化物半导体薄 膜。
3、如权利要求 1或 2所述的方法， 其中， 沉积含氢离子量不小于设定值 的绝缘性物质包括：
在所述非晶金属氧化物半导体薄膜上涂覆光刻胶， 去除作为源极与漏极 部分的非晶金属氧化物半导体薄膜上的光刻胶， 并所述非晶金属氧化物半导 体薄膜上沉积含氢离子量不小于设定值的绝缘性物质。
4、 如权利要求 1-3任一所述的方法， 其中， 所述沉积含氢离子量不小于 设定值的绝缘性物质为： 沉积氮化硅的同时通入含氢气量不少于 20%的混合 气体。
5、 一种非晶硅平板探测基板的制备方法， 包括：
以如权利要求 1-4任一所述的薄膜晶体管制备方法制备薄膜晶体管； 制备光电二极管。
6、如权利要求 5所述的方法， 其中， 所述将所述非晶金属氧化物半导体 薄膜中作为源极与漏极的部分通过沉积含氢离子量不小于设定值的绝缘性物 质转化为导体后， 在漏极上制备光阻挡层； 在所述光阻挡层上制备光电二级 管。
7、 一种薄膜晶体管， 包括：
源极、 漏极及连接所述源极和漏极的有源层，
其中： 所述有源层为非晶金属氧化物半导体层； 所述源极与漏极的材料 为从制备所述有源层的材料通过沉积含氢离子量不小于设定值的绝缘性物质 转化成的导体。
8、如权利要求 7所述的薄膜晶体管， 其中， 所述非晶金属氧化物半导体 层为： 铟镓辞氧化物半导体层、 铟锡氧化物半导体层或者铟辞氧化物半导体 层。
9、如权利要求 7所述的薄膜晶体管， 其中， 所述沉积含氢离子量不小于 设定值的绝缘性物质为：
沉积氮化硅的同时通入含氢气量不少于 20%的混合气体。
10、 如权利要求 7-9任一所述的薄膜晶体管， 其中， 所述薄膜晶体管为 顶栅结构。
11、一种非晶硅平板探测基板， 包括权利要求 7-10任一所述的薄膜晶体 管。
12、 如权利要求 11所述的非晶硅平板探测基板， 还包括
光阻挡层， 设置在所述漏极上；
光电二极管， 设置在所述光阻挡层上。
PCT/CN2013/077592 2013-03-28 2013-06-20 薄膜晶体管、非晶硅平板探测基板及制备方法 WO2014153871A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/354,204 US9490366B2 (en) 2013-03-28 2013-06-20 Thin film transistor, amorphous silicon flat detection substrate and manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310105564.7A CN103268891B (zh) 2013-03-28 2013-03-28 一种薄膜晶体管、非晶硅平板探测基板及制备方法
CN201310105564.7 2013-03-28

Publications (1)

Publication Number Publication Date
WO2014153871A1 true WO2014153871A1 (zh) 2014-10-02

Family

ID=49012511

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/077592 WO2014153871A1 (zh) 2013-03-28 2013-06-20 薄膜晶体管、非晶硅平板探测基板及制备方法

Country Status (3)

Country Link
US (1) US9490366B2 (zh)
CN (1) CN103268891B (zh)
WO (1) WO2014153871A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431766A (zh) * 2015-03-26 2017-12-01 卡尔斯特里姆保健公司 使用双栅极tft结构的设备和方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881954B2 (en) * 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US10192957B2 (en) 2014-12-16 2019-01-29 Lg Display Co., Ltd. Thin-film transistor array substrate
CN104681655A (zh) * 2015-01-12 2015-06-03 京东方科技集团股份有限公司 一种探测基板及其制备方法、探测器
JP6692439B2 (ja) 2015-10-13 2020-05-13 アモルフィックス・インコーポレイテッド アモルファス金属薄膜非線形抵抗
CN105742386B (zh) * 2016-02-25 2017-10-17 京东方科技集团股份有限公司 光电二极管及其制作方法、x射线探测基板及其制作方法
CN109564892B (zh) 2016-07-07 2023-05-12 非结晶公司 非晶态金属热电子晶体管
CN106355136B (zh) * 2016-07-11 2018-07-17 京东方科技集团股份有限公司 一种指纹识别显示装置、其制作方法及驱动方法
CN106371253A (zh) * 2016-08-26 2017-02-01 武汉华星光电技术有限公司 阵列基板、液晶显示面板以及制造方法
CN106910796B (zh) * 2017-03-02 2018-12-18 京东方科技集团股份有限公司 射线探测基板及其制造方法、射线探测装置
CN106935601B (zh) * 2017-03-13 2019-08-23 京东方科技集团股份有限公司 半导体器件、阵列基板和半导体器件的制造方法
CN109037250B (zh) * 2017-06-12 2021-11-05 上海耕岩智能科技有限公司 一种影像侦测显示装置、器件及其制备方法
KR102466811B1 (ko) * 2017-12-12 2022-11-11 엘지디스플레이 주식회사 플렉서블 디지털 엑스레이 검출기용 패널 및 그 제조 방법
CN108417481B (zh) * 2018-03-22 2021-02-23 京东方科技集团股份有限公司 氮化硅介电层的处理方法、薄膜晶体管和显示装置
KR20200130466A (ko) * 2018-03-30 2020-11-18 아모르픽스, 인크 비정질 금속 박막 트랜지스터
JP2019220685A (ja) * 2018-06-19 2019-12-26 シャープ株式会社 放射線検出器
CN208422918U (zh) * 2018-08-01 2019-01-22 北京京东方光电科技有限公司 光电转换阵列基板及光电转换装置
CN110797365B (zh) * 2019-11-13 2022-10-11 京东方科技集团股份有限公司 一种探测面板、其制作方法及光电检测装置
CN111244119A (zh) * 2019-12-13 2020-06-05 京东方科技集团股份有限公司 一种探测基板、其制作方法及平板探测器
US11430512B2 (en) * 2020-06-29 2022-08-30 Taiwan Semiconductor Manufacturing Company Limited Semiconducting metal oxide memory device using hydrogen-mediated threshold voltage modulation and methods for forming the same
US11991824B2 (en) * 2020-08-28 2024-05-21 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
CN113394235B (zh) * 2021-05-20 2022-10-21 北海惠科光电技术有限公司 阵列基板及阵列基板的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
CN102468306A (zh) * 2010-10-29 2012-05-23 京东方科技集团股份有限公司 阵列基板、液晶显示器及阵列基板的制造方法
CN102629578A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN102629577A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243270A (ja) * 1992-02-28 1993-09-21 Matsushita Electric Ind Co Ltd 薄膜トランジスターの製造方法
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5490138B2 (ja) * 2009-11-27 2014-05-14 シャープ株式会社 薄膜トランジスタとその製造方法、半導体装置とその製造方法、並びに表示装置
US9911857B2 (en) * 2010-10-29 2018-03-06 Cbrite Inc. Thin film transistor with low trap-density material abutting a metal oxide active layer and the gate dielectric
CN202721128U (zh) * 2012-04-27 2013-02-06 福州华映视讯有限公司 薄膜晶体管基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
CN102468306A (zh) * 2010-10-29 2012-05-23 京东方科技集团股份有限公司 阵列基板、液晶显示器及阵列基板的制造方法
CN102629578A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN102629577A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431766A (zh) * 2015-03-26 2017-12-01 卡尔斯特里姆保健公司 使用双栅极tft结构的设备和方法
CN107431766B (zh) * 2015-03-26 2020-02-14 卡尔斯特里姆保健公司 使用双栅极tft结构的设备和方法
TWI693831B (zh) * 2015-03-26 2020-05-11 美商保健潮流健康公司 使用雙閘極ｔｆｔ結構的設備及方法

Also Published As

Publication number Publication date
US9490366B2 (en) 2016-11-08
US20150340511A1 (en) 2015-11-26
CN103268891B (zh) 2016-08-10
CN103268891A (zh) 2013-08-28

Similar Documents

Publication Publication Date Title
WO2014153871A1 (zh) 薄膜晶体管、非晶硅平板探测基板及制备方法
CN103137641B (zh) 一种阵列基板及其制作方法、x射线平板探测器
WO2016076168A1 (ja) 半導体装置およびその製造方法
WO2015141777A1 (ja) 光検出装置
CN105702623B (zh) Tft阵列基板的制作方法
WO2014173078A1 (zh) 薄膜晶体管、其制作方法和阵列基板
CN107331669A (zh) Tft驱动背板的制作方法
CN203445122U (zh) X射线检测装置阵列基板
US20170236857A1 (en) Photoelectric conversion array substrate, its manufacturing method, and photoelectric conversion device
US9818605B2 (en) Oxide TFT, preparation method thereof, array substrate, and display device
CN105552131A (zh) 基于量子点掺杂栅绝缘层的新型高性能光调制薄膜晶体管
WO2014139222A1 (zh) 射线探测器及其制作方法
WO2015100811A1 (zh) 一种感光单元、显示面板的阵列基板及其制作方法
US9070779B2 (en) Metal oxide TFT with improved temperature stability
KR101674207B1 (ko) 엑스레이 검출기
CN109119427B (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
WO2014015581A1 (zh) 传感器及其制造方法
CN113629069B (zh) 阵列基板及制备方法、光探测器
US8836070B2 (en) Photo diode, method of manufacturing the photo-diode, and photo sensor including the photo diode
CN109148375A (zh) 薄膜晶体管器件制造方法及薄膜晶体管器件
JP2010141224A (ja) 半導体装置およびその製造方法
CN103700705A (zh) 一种igzo电晶体结构及其制造方法、显示面板
CN111584640B (zh) 晶体管结构、goa电路及显示面板
US10553614B2 (en) Thin-film transistor array substrate and manufacturing method for the same
TWI620309B (zh) 光感測器及其製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14354204

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13880582

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13880582

Country of ref document: EP

Kind code of ref document: A1