JP2554055B2 - 低抵抗多結晶シリコン薄膜の形成方法 - Google Patents
低抵抗多結晶シリコン薄膜の形成方法Info
- Publication number
- JP2554055B2 JP2554055B2 JP61122473A JP12247386A JP2554055B2 JP 2554055 B2 JP2554055 B2 JP 2554055B2 JP 61122473 A JP61122473 A JP 61122473A JP 12247386 A JP12247386 A JP 12247386A JP 2554055 B2 JP2554055 B2 JP 2554055B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- thin film
- silicon thin
- resistance
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 《産業上の利用分野》 本発明は例えば電界効果薄膜トランジスタ等の半導体
装置を構成する多結晶シリコン薄膜からなる配線及びゲ
ート、ソース、ドレイン部の形成方法の改良に関するも
のであり、特に回路の高速動作を可能とする低配線抵抗
かつ低コンタクト抵抗の多結晶シリコン薄膜をイオン注
入及び活性化アニールを用いてガラス基板が使用できる
600℃未満の低温において形成する低抵抗多結晶シリコ
ン薄膜の形成方法に関するものである。
装置を構成する多結晶シリコン薄膜からなる配線及びゲ
ート、ソース、ドレイン部の形成方法の改良に関するも
のであり、特に回路の高速動作を可能とする低配線抵抗
かつ低コンタクト抵抗の多結晶シリコン薄膜をイオン注
入及び活性化アニールを用いてガラス基板が使用できる
600℃未満の低温において形成する低抵抗多結晶シリコ
ン薄膜の形成方法に関するものである。
《従来の技術》 多結晶シリコン薄膜は、近年この多結晶シリコン薄膜
を能動領域として用いるSOI（silicon−on−insulato
r）デバイスへの適用や、液晶ディスプレイ表示素子用
の薄膜トランジスタ（TFT）としての応用など、盛んに
研究が進められている。液晶ディスプレイ用TFTの場
合、透過光を用いるため、ガラス基板を用いることがコ
ストの面で最も望ましい。これを実現するためには、全
工程をガラスの歪点温度である600℃未満で行う必要が
ある。加えて、信頼性、再現性を確保するためイオン注
入法を用いて自己整合的にFETのソース及びドレイン領
域を形成することが必要である。ソース及びドレイン領
域の抵抗は、このTFTを用いて作製した回路の遅延時間
を大きく左右する。液晶ディスプレイ用の駆動回路をこ
のTFTを用いて構成した場合、ソース、ドレイン部の多
結晶シリコン薄膜のシート抵抗は1KΩ／□以下であるこ
とが要求される。
を能動領域として用いるSOI（silicon−on−insulato
r）デバイスへの適用や、液晶ディスプレイ表示素子用
の薄膜トランジスタ（TFT）としての応用など、盛んに
研究が進められている。液晶ディスプレイ用TFTの場
合、透過光を用いるため、ガラス基板を用いることがコ
ストの面で最も望ましい。これを実現するためには、全
工程をガラスの歪点温度である600℃未満で行う必要が
ある。加えて、信頼性、再現性を確保するためイオン注
入法を用いて自己整合的にFETのソース及びドレイン領
域を形成することが必要である。ソース及びドレイン領
域の抵抗は、このTFTを用いて作製した回路の遅延時間
を大きく左右する。液晶ディスプレイ用の駆動回路をこ
のTFTを用いて構成した場合、ソース、ドレイン部の多
結晶シリコン薄膜のシート抵抗は1KΩ／□以下であるこ
とが要求される。
従来法における多結晶シリコン中の被注入イオンの分
布は第２図に示されており、従来法においては、多結晶
シリコン中央部で被注入イオンが最大濃度となり、かつ
飛程分散が多結晶シリコン薄膜の約半分となって、膜中
にはほぼ均一に被注入イオンが分布するように、保護酸
化膜厚と加速電圧が選ばれていた。また、多結晶シリコ
ン中に含まれる多数の局在準位を補償するため、被注入
イオン量はしばしば1015cm-2に達し、上記条件のもとで
は多結晶シリコン薄膜はほぼ完全に非晶質化する。
布は第２図に示されており、従来法においては、多結晶
シリコン中央部で被注入イオンが最大濃度となり、かつ
飛程分散が多結晶シリコン薄膜の約半分となって、膜中
にはほぼ均一に被注入イオンが分布するように、保護酸
化膜厚と加速電圧が選ばれていた。また、多結晶シリコ
ン中に含まれる多数の局在準位を補償するため、被注入
イオン量はしばしば1015cm-2に達し、上記条件のもとで
は多結晶シリコン薄膜はほぼ完全に非晶質化する。
《発明が解決しようとする問題点》 このため、注入後の活性化アニールを低温、例えばガ
ラスの歪点温度である600℃未満で行った場合、被注入
膜が充分に再結晶化せず、低抵抗多結晶シリコン薄膜を
実現することができなかった。更に従来の方法にあって
は多結晶シリコン最表面での注入濃度が小さく、コンタ
クト抵抗の増大をもたらし、良好な特性を有する素子を
得ることは困難であった。
ラスの歪点温度である600℃未満で行った場合、被注入
膜が充分に再結晶化せず、低抵抗多結晶シリコン薄膜を
実現することができなかった。更に従来の方法にあって
は多結晶シリコン最表面での注入濃度が小さく、コンタ
クト抵抗の増大をもたらし、良好な特性を有する素子を
得ることは困難であった。
本発明は上記した従来の抵抗抗化多結晶シリコン薄膜
の形成方法の問題点に鑑みて創案されたものであり、60
0℃未満の低温でイオン注入法を用いて多結晶シリコン
薄膜の一部ないし全面に抵抗抗部を形成する低抵抗多結
晶シリコン薄膜の形成方法を提供することを目的として
いる。
の形成方法の問題点に鑑みて創案されたものであり、60
0℃未満の低温でイオン注入法を用いて多結晶シリコン
薄膜の一部ないし全面に抵抗抗部を形成する低抵抗多結
晶シリコン薄膜の形成方法を提供することを目的として
いる。
《問題点を解決するための手段》 上記の目的を達成するため、本発明の低抵抗多結晶シ
リコン薄膜の形成方法は、 ガラス基板上に多結晶シリコン薄膜及び保護酸化膜を
形成する工程と、 前記多結晶シリコン薄膜表面直下において注入不純物
密度が最大となり、かつ多結晶シリコン薄膜最下面にお
いては注入不純物による該多結晶シリコン薄膜の非晶質
化が生じないような加速電圧により多結晶シリコン薄膜
中に不純物をイオン注入し、次いで600℃未満の温度で
熱処理を行って不純物を活性化せしめて低抵抗多結晶シ
リコン薄膜を得る工程と、からなり、 前記保護酸化膜を介して前記多結晶シリコン薄膜にイ
オン注入を行うことにより、注入イオンピーク位置を前
記多結晶シリコン薄膜表面に略一致させて低抵抗多結晶
シリコン薄膜を得るように構成している。
リコン薄膜の形成方法は、 ガラス基板上に多結晶シリコン薄膜及び保護酸化膜を
形成する工程と、 前記多結晶シリコン薄膜表面直下において注入不純物
密度が最大となり、かつ多結晶シリコン薄膜最下面にお
いては注入不純物による該多結晶シリコン薄膜の非晶質
化が生じないような加速電圧により多結晶シリコン薄膜
中に不純物をイオン注入し、次いで600℃未満の温度で
熱処理を行って不純物を活性化せしめて低抵抗多結晶シ
リコン薄膜を得る工程と、からなり、 前記保護酸化膜を介して前記多結晶シリコン薄膜にイ
オン注入を行うことにより、注入イオンピーク位置を前
記多結晶シリコン薄膜表面に略一致させて低抵抗多結晶
シリコン薄膜を得るように構成している。
即ち、本発明においては、注入時に多結晶シリコン薄
膜上の保護酸化膜厚を薄くし、注入加速電圧／すなわち
飛程との相対関係でいえば、保護酸化膜厚飛程となる
ように設定することによって、第１図に示すように、多
結晶シリコン表面直下において、注入不純物濃度が最大
となり、かつ、多結晶シリコン薄膜最下面においては注
入不純物による非晶質化が生じないような加速電圧を用
いて不純物注入を行い、次いでガラス基板が歪まない60
0℃未満の温度で数時間乃至数十時間の熱処理をするこ
とにより不純物活性化と同時に固相成長による粒径拡大
を行う。
膜上の保護酸化膜厚を薄くし、注入加速電圧／すなわち
飛程との相対関係でいえば、保護酸化膜厚飛程となる
ように設定することによって、第１図に示すように、多
結晶シリコン表面直下において、注入不純物濃度が最大
となり、かつ、多結晶シリコン薄膜最下面においては注
入不純物による非晶質化が生じないような加速電圧を用
いて不純物注入を行い、次いでガラス基板が歪まない60
0℃未満の温度で数時間乃至数十時間の熱処理をするこ
とにより不純物活性化と同時に固相成長による粒径拡大
を行う。
《作用》 このとき、重要な点の一つとして、先だって行われた
イオン注入の際、非晶質化されずに残った多結晶シリコ
ン薄膜最下面が再結晶核として作用することが挙げら
れ、この核を種として多結晶シリコン薄膜の被注入層が
充分に再結晶化されることになる。この結果、従来極め
て困難であった1015cm-2以上の不純物注入に対する活性
化が可能になる。更に、不純物の飛程分散が小さいため
に、コンタクト抵抗の低減に必要なだけの多結晶シリコ
ン薄膜表面濃度を得るために要する総注入量が減少し、
イオン注入装置のスループットの向上の効果もある。加
えて、他の重要な点として600℃未満の熱処理では不純
物の深さ方向分布は大きく変化せず、多結晶シリコン薄
膜の表面直下が最も高いという不純物濃度分布は熱処理
後も保持されて表面直下が最も低抵抗となり、これによ
ってソース、及びドレイン電極とのコンタクト抵抗の低
減に有効に作用する。
イオン注入の際、非晶質化されずに残った多結晶シリコ
ン薄膜最下面が再結晶核として作用することが挙げら
れ、この核を種として多結晶シリコン薄膜の被注入層が
充分に再結晶化されることになる。この結果、従来極め
て困難であった1015cm-2以上の不純物注入に対する活性
化が可能になる。更に、不純物の飛程分散が小さいため
に、コンタクト抵抗の低減に必要なだけの多結晶シリコ
ン薄膜表面濃度を得るために要する総注入量が減少し、
イオン注入装置のスループットの向上の効果もある。加
えて、他の重要な点として600℃未満の熱処理では不純
物の深さ方向分布は大きく変化せず、多結晶シリコン薄
膜の表面直下が最も高いという不純物濃度分布は熱処理
後も保持されて表面直下が最も低抵抗となり、これによ
ってソース、及びドレイン電極とのコンタクト抵抗の低
減に有効に作用する。
上記のような作用により、600℃未満の活性化アニー
ル工程によって、配線抵抗及びコンタクト抵抗の低い多
結晶シリコン薄膜がイオン注入を用いて形成される。
ル工程によって、配線抵抗及びコンタクト抵抗の低い多
結晶シリコン薄膜がイオン注入を用いて形成される。
《実施例》 以下、本発明の一実施例を説明する。
熱酸化膜400nmを表面に作製したＰ型（100）シリコン
基板上に、真空蒸着法によって多結晶シリコン膜を形成
する。多結晶シリコン膜の形成は基板温度500℃、真空
度３×10-5Pa、成膜速度10nm/minの条件で行い、膜厚は
100nmであった。次いでモノシランガス（SiH4）と酸素
による常圧CVD法によって、SiO2膜を形成した。常圧CVD
装置の基板温度は420℃で、SiO2膜厚は50nmであった。
基板上に、真空蒸着法によって多結晶シリコン膜を形成
する。多結晶シリコン膜の形成は基板温度500℃、真空
度３×10-5Pa、成膜速度10nm/minの条件で行い、膜厚は
100nmであった。次いでモノシランガス（SiH4）と酸素
による常圧CVD法によって、SiO2膜を形成した。常圧CVD
装置の基板温度は420℃で、SiO2膜厚は50nmであった。
次いでリンイオン（31P+）をイオン注入法により42ke
Vで２×1015cm-2注入した。このときの飛程は50nm、飛
程分散は22nmで、シリコン（Si）膜表面での濃度が最大
になり、かつ、シリコン（Si）膜下部は非晶質化されな
い。
Vで２×1015cm-2注入した。このときの飛程は50nm、飛
程分散は22nmで、シリコン（Si）膜表面での濃度が最大
になり、かつ、シリコン（Si）膜下部は非晶質化されな
い。
その後、リン活性化のために窒素雰囲気中で550℃、3
0時間の炉アニールを行った。次に上記熱酸化（SiO2）
膜をフッ酸にて除去、洗浄した後、マスクを用いてアル
ミニウム（Al）を電子ビーム蒸着し、電極を形成した。
電極は、対向部長さ1mm、幅10mmのクシ型電極とした。
最後に水素雰囲気中で440℃、30分のアニールを行っ
た。
0時間の炉アニールを行った。次に上記熱酸化（SiO2）
膜をフッ酸にて除去、洗浄した後、マスクを用いてアル
ミニウム（Al）を電子ビーム蒸着し、電極を形成した。
電極は、対向部長さ1mm、幅10mmのクシ型電極とした。
最後に水素雰囲気中で440℃、30分のアニールを行っ
た。
第３図に、上記工程により作製した試料の電流−電圧
特性（実線Ａ）を示す。特性は抵抗性で、傾きからシー
ト抵抗を求めると500Ω／□となる。
特性（実線Ａ）を示す。特性は抵抗性で、傾きからシー
ト抵抗を求めると500Ω／□となる。
一方、イオン注入時の加速電圧を100keVとした、従来
法によって作製された試料の電流−電圧特性（点線Ｂ）
は、非抵抗性を示し、傾きからシート抵抗を求めると10
KΩ／□〜100KΩ／□となり、このことはアニールによ
って結晶性が回復していないことを示している。
法によって作製された試料の電流−電圧特性（点線Ｂ）
は、非抵抗性を示し、傾きからシート抵抗を求めると10
KΩ／□〜100KΩ／□となり、このことはアニールによ
って結晶性が回復していないことを示している。
上述のように低抵抗多結晶シリコン薄膜を形成し、こ
の多結晶シリコン薄膜を活性層に用いたTFTを作製した
ところ、従来に比べて高速動作であることを確認した。
の多結晶シリコン薄膜を活性層に用いたTFTを作製した
ところ、従来に比べて高速動作であることを確認した。
《発明の効果》 以上のように、本発明によれば、600℃未満の比較的
低温で、イオン注入法を用いて低抵抗多結晶シリコン薄
膜を形成することができる。この方法は多結晶シリコン
を活性層に用いたTFTのソース及びドレイン領域の形成
に極めて容易に応用可能であり、ガラス基板上に高速動
作可能なTFTを作製するのに不可欠な要素技術となる。
低温で、イオン注入法を用いて低抵抗多結晶シリコン薄
膜を形成することができる。この方法は多結晶シリコン
を活性層に用いたTFTのソース及びドレイン領域の形成
に極めて容易に応用可能であり、ガラス基板上に高速動
作可能なTFTを作製するのに不可欠な要素技術となる。
したがって、本発明に係る低抵抗多結晶シリコン形成
方法の及ぼす効果は極めて大である。
方法の及ぼす効果は極めて大である。
第１図は本発明における多結晶シリコン中の被注入イオ
ンの分布を示す図、第２図は従来法における、多結晶シ
リコン中の被注入イオンの分布を示す図、第３図は従来
法と本発明による方法で作製された試料の電流−電圧特
性の比較を示す特性図である。
ンの分布を示す図、第２図は従来法における、多結晶シ
リコン中の被注入イオンの分布を示す図、第３図は従来
法と本発明による方法で作製された試料の電流−電圧特
性の比較を示す特性図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−159013（ＪＰ，Ａ) 特開 昭60−246619（ＪＰ，Ａ) 特開 昭61−78120（ＪＰ，Ａ) イオン・インプランテーション−理論 と応用−（昭晃堂）伊藤糾次、鶴島稔 夫、谷田和雄、大泊巌共著1976．10. 25，Ｐ．19
Claims (1)
- 【請求項１】ガラス基板上に多結晶シリコン薄膜及び保
護酸化膜を形成する工程と、 前記多結晶シリコン薄膜表面直下において注入不純物密
度が最大となり、かつ多結晶シリコン薄膜最下面におい
ては注入不純物による該多結晶シリコン薄膜の非晶質化
が生じないような加速電圧により多結晶シリコン薄膜中
に不純物をイオン注入し、次いで600℃未満の温度で熱
処理を行って不純物を活性化せしめて低抵抗多結晶シリ
コン薄膜を得る工程と、からなり、 前記保護酸化膜を介して前記多結晶シリコン薄膜にイオ
ン注入を行うことにより、注入イオンピーク位置を前記
多結晶シリコン薄膜表面に略一致させてなることを特徴
とする低抵抗多結晶シリコン薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61122473A JP2554055B2 (ja) | 1986-05-27 | 1986-05-27 | 低抵抗多結晶シリコン薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61122473A JP2554055B2 (ja) | 1986-05-27 | 1986-05-27 | 低抵抗多結晶シリコン薄膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62277719A JPS62277719A (ja) | 1987-12-02 |
| JP2554055B2 true JP2554055B2 (ja) | 1996-11-13 |
Family
ID=14836716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61122473A Expired - Fee Related JP2554055B2 (ja) | 1986-05-27 | 1986-05-27 | 低抵抗多結晶シリコン薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554055B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066894A (en) * | 1997-02-07 | 2000-05-23 | United Microelectronics Corporation | Semiconductor device and a method of manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112707366A (zh) * | 2020-12-29 | 2021-04-27 | 无锡中微晶园电子有限公司 | 一种高精度多晶低阻的工艺制造技术 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688818A (en) * | 1979-12-17 | 1981-07-18 | Hitachi Ltd | Polycrystalline silicon membrane and its production |
| JPS57159013A (en) * | 1981-03-27 | 1982-10-01 | Toshiba Corp | Manufacture of semiconductor thin film |
| JPS59224132A (ja) * | 1983-06-03 | 1984-12-17 | Nippon Denso Co Ltd | 半導体装置の製造方法 |
| JPH0732121B2 (ja) * | 1984-05-22 | 1995-04-10 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JPS6178120A (ja) * | 1984-09-25 | 1986-04-21 | Sony Corp | 薄膜単結晶の製造方法 |
-
1986
- 1986-05-27 JP JP61122473A patent/JP2554055B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| イオン・インプランテーション−理論と応用−（昭晃堂）伊藤糾次、鶴島稔夫、谷田和雄、大泊巌共著１９７６．１０．２５，Ｐ．１９ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066894A (en) * | 1997-02-07 | 2000-05-23 | United Microelectronics Corporation | Semiconductor device and a method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62277719A (ja) | 1987-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646424A (en) | Transistor device employing crystallization catalyst | |
| US6346486B2 (en) | Transistor device and method of forming the same | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| US4808546A (en) | SOI process for forming a thin film transistor using solid phase epitaxy | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| JP2554055B2 (ja) | 低抵抗多結晶シリコン薄膜の形成方法 | |
| JP3575698B2 (ja) | 多結晶半導体装置の製造方法 | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| GB2167899A (en) | Method of manufacturing thin film transistors | |
| JP3110792B2 (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| JP3515132B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0828509B2 (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP3173126B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2987987B2 (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
| JPH0817157B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JPH0272669A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH04226039A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| JPH04152639A (ja) | 半導体装置の製造方法 | |
| JPH07288228A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPH03219643A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |