JPH07288228A - 多結晶シリコン薄膜の形成方法 - Google Patents
多結晶シリコン薄膜の形成方法Info
- Publication number
- JPH07288228A JPH07288228A JP14820494A JP14820494A JPH07288228A JP H07288228 A JPH07288228 A JP H07288228A JP 14820494 A JP14820494 A JP 14820494A JP 14820494 A JP14820494 A JP 14820494A JP H07288228 A JPH07288228 A JP H07288228A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- polycrystalline silicon
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 結晶核の発生を低く抑え、大きな結晶粒を成
長させることができる多結晶シリコン薄膜の形成方法を
提供する。 【構成】 絶縁膜上にシリコン薄膜を形成する工程と、
このシリコン薄膜に少なくとも２回の非晶質化を施して
非晶質シリコン薄膜を形成する非晶質化工程と、この非
晶質シリコン薄膜を固相成長法により多結晶化する工程
とを含み、結晶粒径の大きな多結晶シリコン薄膜を得
る。
長させることができる多結晶シリコン薄膜の形成方法を
提供する。 【構成】 絶縁膜上にシリコン薄膜を形成する工程と、
このシリコン薄膜に少なくとも２回の非晶質化を施して
非晶質シリコン薄膜を形成する非晶質化工程と、この非
晶質シリコン薄膜を固相成長法により多結晶化する工程
とを含み、結晶粒径の大きな多結晶シリコン薄膜を得
る。
Description
【０００１】
【産業上の利用分野】本発明は多結晶シリコン薄膜の形
成方法に関する。
成方法に関する。
【０００２】
【従来の技術】多結晶シリコン薄膜は半導体装置の構成
要素、例えば、イメージセンサの駆動回路、アクティブ
マトリクスＬＣＤパネル、三次元ＬＳＩ等で用いられる
薄膜トランジスタの活性層などに用いられている。従
来、これらの多結晶シリコン薄膜は主に固相成長法によ
り形成されていた。多結晶シリコン薄膜を固相成長法に
より形成するためには、例えば、ＬＰＣＶＤ法（減圧化
学的気相成長法）で成膜した多結晶シリコン薄膜をシリ
コンのイオン注入により非晶質化した後、固相成長法に
よって結晶化する方法（Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒ
ａｃｔｓ ｏｆ ｔｈｅ ２２ｎｄ Ｃｏｎｆｅｒｅｎ
ｃｅｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ
ａｎｄ Ｍａｔｅｒｉａｌｓ，Ｓｅｎｄａｉ，１９９
０，ｐ．３８１−３８４）や、ＬＰＣＶＤ法で成膜した
非晶質シリコン薄膜を固相成長法によって結晶化する方
法（ＥｘｔｅｎｄｅｄＡｂｓｔｒａｃｔｓ ｏｆ ｔｈ
ｅ １９９１ ＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅ
ｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉ
ｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，Ｙｏｋｏｈａｍ
ａ，１９９１，ｐ．５８６−５８９）が用いられてい
た。
要素、例えば、イメージセンサの駆動回路、アクティブ
マトリクスＬＣＤパネル、三次元ＬＳＩ等で用いられる
薄膜トランジスタの活性層などに用いられている。従
来、これらの多結晶シリコン薄膜は主に固相成長法によ
り形成されていた。多結晶シリコン薄膜を固相成長法に
より形成するためには、例えば、ＬＰＣＶＤ法（減圧化
学的気相成長法）で成膜した多結晶シリコン薄膜をシリ
コンのイオン注入により非晶質化した後、固相成長法に
よって結晶化する方法（Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒ
ａｃｔｓ ｏｆ ｔｈｅ ２２ｎｄ Ｃｏｎｆｅｒｅｎ
ｃｅｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ
ａｎｄ Ｍａｔｅｒｉａｌｓ，Ｓｅｎｄａｉ，１９９
０，ｐ．３８１−３８４）や、ＬＰＣＶＤ法で成膜した
非晶質シリコン薄膜を固相成長法によって結晶化する方
法（ＥｘｔｅｎｄｅｄＡｂｓｔｒａｃｔｓ ｏｆ ｔｈ
ｅ １９９１ ＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅ
ｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉ
ｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，Ｙｏｋｏｈａｍ
ａ，１９９１，ｐ．５８６−５８９）が用いられてい
た。
【０００３】図５に上記従来の多結晶シリコン薄膜の形
成方法を示す。まず図５（ａ）に示したように、シリコ
ン酸化膜などの絶縁膜２５が形成された半導体基板２４
上に、ＣＶＤ法あるいはスパッタ法等により多結晶シリ
コン薄膜２６を成膜する。次に図５（ｂ）に示したよう
に、多結晶シリコン薄膜２６上の全面にシリコンのイオ
ン注入２７を行ない、多結晶シリコン薄膜２６を図５
（ｃ）に示したように非晶質シリコン薄膜２８に転換す
る。最後にこの非晶質シリコン薄膜２８が形成された半
導体基板２４を６００℃程度の電気炉に入れ、固相成長
を行なうことにより、図５（ｄ）に示したように多結晶
シリコン薄膜２９が形成される。なお、図６は絶縁膜２
５上にＣＶＤ法あるいはスパッタ法等により非晶質シリ
コン薄膜３０を成膜した様子を示したものであり、上記
図５（ａ）乃至図５（ｃ）を参照して説明した工程の代
わりにこの非晶質シリコン薄膜３０に対して固相成長を
行なうことによっても多結晶シリコン薄膜２９を得るこ
とができる。
成方法を示す。まず図５（ａ）に示したように、シリコ
ン酸化膜などの絶縁膜２５が形成された半導体基板２４
上に、ＣＶＤ法あるいはスパッタ法等により多結晶シリ
コン薄膜２６を成膜する。次に図５（ｂ）に示したよう
に、多結晶シリコン薄膜２６上の全面にシリコンのイオ
ン注入２７を行ない、多結晶シリコン薄膜２６を図５
（ｃ）に示したように非晶質シリコン薄膜２８に転換す
る。最後にこの非晶質シリコン薄膜２８が形成された半
導体基板２４を６００℃程度の電気炉に入れ、固相成長
を行なうことにより、図５（ｄ）に示したように多結晶
シリコン薄膜２９が形成される。なお、図６は絶縁膜２
５上にＣＶＤ法あるいはスパッタ法等により非晶質シリ
コン薄膜３０を成膜した様子を示したものであり、上記
図５（ａ）乃至図５（ｃ）を参照して説明した工程の代
わりにこの非晶質シリコン薄膜３０に対して固相成長を
行なうことによっても多結晶シリコン薄膜２９を得るこ
とができる。
【０００４】
【発明が解決しようとする課題】しかしながら、一般に
非晶質シリコン薄膜を６００℃前後の熱処理で固相成長
を行なうことにより多結晶化させる場合、次の二つの過
程を経ることがわかっている（電子情報通信学会 シリ
コン材料・デバイス研究会，ＳＤＭ８８−１６７，１９
８９年３月）。すなわち、一の過程は熱処理時間の初期
に起こる結晶粒の核生成であり、他の過程はそれらの核
を中心とした結晶粒の成長である。結晶核の発生は非晶
質化の割合が高いほど低く抑えられ、従って大きな結晶
粒が成長する。一方、イオン注入や電子ビーム照射によ
ってシリコン薄膜を非晶質化した後にも特定の面方位を
もった結晶粒のみが残り、それらも核となって結晶化に
関与する。
非晶質シリコン薄膜を６００℃前後の熱処理で固相成長
を行なうことにより多結晶化させる場合、次の二つの過
程を経ることがわかっている（電子情報通信学会 シリ
コン材料・デバイス研究会，ＳＤＭ８８−１６７，１９
８９年３月）。すなわち、一の過程は熱処理時間の初期
に起こる結晶粒の核生成であり、他の過程はそれらの核
を中心とした結晶粒の成長である。結晶核の発生は非晶
質化の割合が高いほど低く抑えられ、従って大きな結晶
粒が成長する。一方、イオン注入や電子ビーム照射によ
ってシリコン薄膜を非晶質化した後にも特定の面方位を
もった結晶粒のみが残り、それらも核となって結晶化に
関与する。
【０００５】したがって上記従来の固相成長法により形
成した多結晶シリコン薄膜においては、非晶質化の割合
が充分に高くなく、結晶核の発生が多い、あるいは結晶
粒径も大きくならない、といった現象が生じていた。す
なわち、例えば薄膜トランジスタを作成した場合、多結
晶シリコン薄膜における電界効果移動度が単結晶シリコ
ン薄膜におけるそれと比較して小さくなってしまうとい
う問題点があった。したがって、そのような多結晶シリ
コン薄膜を用いて高速読み取りの二次元密着型イメージ
センサーや高品位テレビ用のＬＣＤパネル、ＳＲＡＭの
Ｐチャンネル負荷トランジスタ等への応用を考えると、
その性能として充分なものを得ることができなかった。
成した多結晶シリコン薄膜においては、非晶質化の割合
が充分に高くなく、結晶核の発生が多い、あるいは結晶
粒径も大きくならない、といった現象が生じていた。す
なわち、例えば薄膜トランジスタを作成した場合、多結
晶シリコン薄膜における電界効果移動度が単結晶シリコ
ン薄膜におけるそれと比較して小さくなってしまうとい
う問題点があった。したがって、そのような多結晶シリ
コン薄膜を用いて高速読み取りの二次元密着型イメージ
センサーや高品位テレビ用のＬＣＤパネル、ＳＲＡＭの
Ｐチャンネル負荷トランジスタ等への応用を考えると、
その性能として充分なものを得ることができなかった。
【０００６】本発明は上記従来の技術の問題点を解決す
るためになされたものであり、結晶核の発生が少なく、
結晶粒径が大きな多結晶シリコン薄膜を形成する方法を
提供することを目的とする。
るためになされたものであり、結晶核の発生が少なく、
結晶粒径が大きな多結晶シリコン薄膜を形成する方法を
提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の多結晶シリコン
薄膜の形成方法は、絶縁膜上にシリコン薄膜を形成する
工程と、このシリコン薄膜に少なくとも２回の非晶質化
を施して非晶質シリコン薄膜を形成する非晶質化工程
と、この非晶質シリコン薄膜を固相成長法により多結晶
化して多結晶シリコン薄膜を形成する工程とを含むこと
を特徴とする。
薄膜の形成方法は、絶縁膜上にシリコン薄膜を形成する
工程と、このシリコン薄膜に少なくとも２回の非晶質化
を施して非晶質シリコン薄膜を形成する非晶質化工程
と、この非晶質シリコン薄膜を固相成長法により多結晶
化して多結晶シリコン薄膜を形成する工程とを含むこと
を特徴とする。
【０００８】また本発明の多結晶シリコン薄膜の形成方
法は、シリコン薄膜が非晶質シリコン薄膜であることを
特徴とする。
法は、シリコン薄膜が非晶質シリコン薄膜であることを
特徴とする。
【０００９】さらに本発明の多結晶シリコン薄膜の形成
方法は、シリコン薄膜が多結晶シリコン薄膜であること
を特徴とする。
方法は、シリコン薄膜が多結晶シリコン薄膜であること
を特徴とする。
【００１０】さらに本発明の多結晶シリコン薄膜の形成
方法は、非晶質化工程における非晶質化はシリコンのイ
オン注入もしくは電子ビームの照射により行なうことを
特徴とする。
方法は、非晶質化工程における非晶質化はシリコンのイ
オン注入もしくは電子ビームの照射により行なうことを
特徴とする。
【００１１】
【作用】この発明によれば、結晶核の発生が少なく、結
晶粒径の大きな多結晶シリコン薄膜を形成することがで
きる。
晶粒径の大きな多結晶シリコン薄膜を形成することがで
きる。
【００１２】
【実施例】以下本発明を図面を参照して説明する。図１
に本発明の第１の実施例である多結晶シリコン薄膜の形
成方法を示す。まず、図１（ａ）に示したように、例え
ば（１００）シリコンなどの半導体基板１上に、パイロ
ジェニック酸化により厚さ１μｍ程度のシリコン熱酸化
膜などの絶縁膜２を形成し、さらにこの絶縁膜２上にＬ
ＰＣＶＤ法により非晶質シリコン薄膜３を約１２０ｎｍ
成膜する。非晶質シリコン薄膜３の成膜条件は、例えば
基板温度５００℃、圧力０．１Ｔｏｒｒ、Ｓｉ2Ｈ6ガス
流量２００ＳＣＣＭとする。ここまでの工程は図６を参
照して説明した上記従来の技術と同様にして形成でき
る。なお、非晶質シリコン薄膜３の形成にあたっては、
ＬＰＣＶＤ法の他にＰＣＶＤ法（プラズマ化学的気相成
長法）やスパッタ法等により形成することも可能であ
る。
に本発明の第１の実施例である多結晶シリコン薄膜の形
成方法を示す。まず、図１（ａ）に示したように、例え
ば（１００）シリコンなどの半導体基板１上に、パイロ
ジェニック酸化により厚さ１μｍ程度のシリコン熱酸化
膜などの絶縁膜２を形成し、さらにこの絶縁膜２上にＬ
ＰＣＶＤ法により非晶質シリコン薄膜３を約１２０ｎｍ
成膜する。非晶質シリコン薄膜３の成膜条件は、例えば
基板温度５００℃、圧力０．１Ｔｏｒｒ、Ｓｉ2Ｈ6ガス
流量２００ＳＣＣＭとする。ここまでの工程は図６を参
照して説明した上記従来の技術と同様にして形成でき
る。なお、非晶質シリコン薄膜３の形成にあたっては、
ＬＰＣＶＤ法の他にＰＣＶＤ法（プラズマ化学的気相成
長法）やスパッタ法等により形成することも可能であ
る。
【００１３】次に、図１（ｂ）に示したように、非晶質
シリコン薄膜３の全面に、イオン注入法により２工程に
分けてシリコンイオン４を注入する。すなわち、例えば
最初に注入エネルギー３０ＫｅＶ、注入量１．０Ｅ１５
ｃｍ-2の条件で、引き続いて注入エネルギー６０Ｋｅ
Ｖ、注入量２．０Ｅ１５ｃｍ-2の条件で注入を行なう。
２工程に分けたイオン注入の注入条件を互いに異ならせ
ているのは、まず低注入エネルギーかつ低注入量でシリ
コン薄膜表面を非晶質化し、続いて高注入エネルギーか
つ高注入量でシリコン薄膜の深い部分を非晶質化するこ
とにより、全体としてシリコン薄膜全域にわたって均一
に非晶質化を行うためである。すなわちシリコン薄膜の
膜厚に応じて、シリコン薄膜全域にわたって十分に非晶
質化を行うために必要な工程数のイオン注入を行えばよ
く、他の条件を考慮しなければ膜厚が厚くなるほど必要
なイオン注入の工程数は増加することになる。このよう
な注入を行なうことにより、非晶質シリコン薄膜３は、
図１（ｃ）に示したように、その全体が均一に非晶質化
が促進された非晶質シリコン薄膜５に転換する。なお本
実施例においては注入するイオンとしてシリコンを用い
ているが、本発明の趣旨を逸脱しない範囲で他のイオン
を用いることも可能であり、その場合には上述した非晶
質化が適切に行われるよう注入条件を適宜設定すればよ
い。
シリコン薄膜３の全面に、イオン注入法により２工程に
分けてシリコンイオン４を注入する。すなわち、例えば
最初に注入エネルギー３０ＫｅＶ、注入量１．０Ｅ１５
ｃｍ-2の条件で、引き続いて注入エネルギー６０Ｋｅ
Ｖ、注入量２．０Ｅ１５ｃｍ-2の条件で注入を行なう。
２工程に分けたイオン注入の注入条件を互いに異ならせ
ているのは、まず低注入エネルギーかつ低注入量でシリ
コン薄膜表面を非晶質化し、続いて高注入エネルギーか
つ高注入量でシリコン薄膜の深い部分を非晶質化するこ
とにより、全体としてシリコン薄膜全域にわたって均一
に非晶質化を行うためである。すなわちシリコン薄膜の
膜厚に応じて、シリコン薄膜全域にわたって十分に非晶
質化を行うために必要な工程数のイオン注入を行えばよ
く、他の条件を考慮しなければ膜厚が厚くなるほど必要
なイオン注入の工程数は増加することになる。このよう
な注入を行なうことにより、非晶質シリコン薄膜３は、
図１（ｃ）に示したように、その全体が均一に非晶質化
が促進された非晶質シリコン薄膜５に転換する。なお本
実施例においては注入するイオンとしてシリコンを用い
ているが、本発明の趣旨を逸脱しない範囲で他のイオン
を用いることも可能であり、その場合には上述した非晶
質化が適切に行われるよう注入条件を適宜設定すればよ
い。
【００１４】最後に、非晶質化を促進した非晶質シリコ
ン薄膜５をアニール炉に入れ、固相成長させる。固相成
長の条件は、Ｎ2ガス流量１０ｌ／ｍｉｎ．、成長時間
は６０時間とする。非晶質シリコン薄膜５は固相成長
し、図１（ｄ）に示したように要求される多結晶シリコ
ン薄膜６が形成される。
ン薄膜５をアニール炉に入れ、固相成長させる。固相成
長の条件は、Ｎ2ガス流量１０ｌ／ｍｉｎ．、成長時間
は６０時間とする。非晶質シリコン薄膜５は固相成長
し、図１（ｄ）に示したように要求される多結晶シリコ
ン薄膜６が形成される。
【００１５】図２に本発明の第２の実施例である多結晶
シリコン薄膜の形成方法を示す。まず、図２（ａ）に示
したように、上述した実施例１と同様に（１００）シリ
コンなどの半導体基板１上にシリコン熱酸化膜などの絶
縁膜２を形成し、さらにこの絶縁膜２上にＬＰＣＶＤ法
により多結晶シリコン薄膜７を約１１０ｎｍ成膜する。
多結晶シリコン薄膜７の成膜条件は、例えば基板温度６
３０℃、圧力０．１Ｔｏｒｒ、ＳｉＨ4ガス流量２００
ＳＣＣＭとする。
シリコン薄膜の形成方法を示す。まず、図２（ａ）に示
したように、上述した実施例１と同様に（１００）シリ
コンなどの半導体基板１上にシリコン熱酸化膜などの絶
縁膜２を形成し、さらにこの絶縁膜２上にＬＰＣＶＤ法
により多結晶シリコン薄膜７を約１１０ｎｍ成膜する。
多結晶シリコン薄膜７の成膜条件は、例えば基板温度６
３０℃、圧力０．１Ｔｏｒｒ、ＳｉＨ4ガス流量２００
ＳＣＣＭとする。
【００１６】次に、図２（ｂ）に示したように、多結晶
シリコン薄膜７の全面に、イオン注入法により２工程に
分けてシリコンイオン４を注入する。すなわち、最初に
注入エネルギー３０ＫｅＶ、注入量１．０Ｅ１５ｃｍ-2
の条件で、引き続いて注入エネルギー６０ＫｅＶ、注入
量２．０Ｅ１５ｃｍ-2の条件で注入を行なう。２工程に
分けたイオン注入の注入条件を互いに異ならせているの
は、まず低注入エネルギーかつ低注入量でシリコン薄膜
表面を非晶質化し、続いて高注入エネルギーかつ高注入
量でシリコン薄膜の深い部分を非晶質化することによ
り、全体としてシリコン薄膜全域にわたって均一に非晶
質化を行うためである。すなわちシリコン薄膜の膜厚に
応じて、シリコン薄膜全域にわたって十分に非晶質化を
行うために必要な工程数のイオン注入を行えばよく、他
の条件を考慮しなければ膜厚が厚くなるほど必要なイオ
ン注入の工程数は増加することになる。なお本実施例に
おいては注入するイオンとしてシリコンを用いている
が、本発明の趣旨を逸脱しない範囲で他のイオンを用い
ることも可能であり、その場合には上述した非晶質化が
適切に行われるよう注入条件を適宜設定すればよい。こ
のような注入を行なうことにより、多結晶シリコン薄膜
７は、図２（ｃ）に示したように、その全体が均一に非
晶質化された非晶質シリコン薄膜８に転換する。
シリコン薄膜７の全面に、イオン注入法により２工程に
分けてシリコンイオン４を注入する。すなわち、最初に
注入エネルギー３０ＫｅＶ、注入量１．０Ｅ１５ｃｍ-2
の条件で、引き続いて注入エネルギー６０ＫｅＶ、注入
量２．０Ｅ１５ｃｍ-2の条件で注入を行なう。２工程に
分けたイオン注入の注入条件を互いに異ならせているの
は、まず低注入エネルギーかつ低注入量でシリコン薄膜
表面を非晶質化し、続いて高注入エネルギーかつ高注入
量でシリコン薄膜の深い部分を非晶質化することによ
り、全体としてシリコン薄膜全域にわたって均一に非晶
質化を行うためである。すなわちシリコン薄膜の膜厚に
応じて、シリコン薄膜全域にわたって十分に非晶質化を
行うために必要な工程数のイオン注入を行えばよく、他
の条件を考慮しなければ膜厚が厚くなるほど必要なイオ
ン注入の工程数は増加することになる。なお本実施例に
おいては注入するイオンとしてシリコンを用いている
が、本発明の趣旨を逸脱しない範囲で他のイオンを用い
ることも可能であり、その場合には上述した非晶質化が
適切に行われるよう注入条件を適宜設定すればよい。こ
のような注入を行なうことにより、多結晶シリコン薄膜
７は、図２（ｃ）に示したように、その全体が均一に非
晶質化された非晶質シリコン薄膜８に転換する。
【００１７】次に、非晶質化した非晶質シリコン薄膜８
をアニール炉に入れ、固相成長させる。固相成長の条件
は上述した第１の実施例と同一である。非晶質シリコン
薄膜８は固相成長し、図２（ｄ）に示したように、多結
晶シリコン薄膜９が形成される。
をアニール炉に入れ、固相成長させる。固相成長の条件
は上述した第１の実施例と同一である。非晶質シリコン
薄膜８は固相成長し、図２（ｄ）に示したように、多結
晶シリコン薄膜９が形成される。
【００１８】この後さらに、図２（ｂ）乃至図２（ｄ）
を参照して説明したプロセスをもう一度繰り返して行な
う。すなわち、多結晶シリコン薄膜９の全面に、イオン
注入法により２工程に分けてシリコンイオンを注入して
非晶質化し、均一に非晶質化した非晶質シリコン薄膜を
アニール炉に入れ、固相成長させる。シリコンイオンの
注入条件、固相成長の条件も図２（ｂ）および図２
（ｄ）を参照して説明したプロセスと同一とする。この
ようにして図２（ｅ）に示したように、要求される多結
晶シリコン薄膜１０が形成される。以上のように非晶質
化工程および固相成長法による多結晶化工程を少なくと
も二回以上繰り返すことにより特定の面方位をもった結
晶粒のみを残すことができる。したがって結晶粒の成長
を増幅することができ、薄膜トランジスタを作製した場
合には電界効果移動度大きくすることができ有効であ
る。
を参照して説明したプロセスをもう一度繰り返して行な
う。すなわち、多結晶シリコン薄膜９の全面に、イオン
注入法により２工程に分けてシリコンイオンを注入して
非晶質化し、均一に非晶質化した非晶質シリコン薄膜を
アニール炉に入れ、固相成長させる。シリコンイオンの
注入条件、固相成長の条件も図２（ｂ）および図２
（ｄ）を参照して説明したプロセスと同一とする。この
ようにして図２（ｅ）に示したように、要求される多結
晶シリコン薄膜１０が形成される。以上のように非晶質
化工程および固相成長法による多結晶化工程を少なくと
も二回以上繰り返すことにより特定の面方位をもった結
晶粒のみを残すことができる。したがって結晶粒の成長
を増幅することができ、薄膜トランジスタを作製した場
合には電界効果移動度大きくすることができ有効であ
る。
【００１９】図３に、以上のようにして形成した多結晶
シリコン薄膜を用いて作成したＭＯＳ型薄膜トランジス
タの例を示す。このＭＯＳ型薄膜トランジスタは、Ｐチ
ャネルトランジスタ２２およびＮチャネルトランジスタ
２３からなっている。図３において、１１は厚さ約５２
５μｍの単結晶シリコンからなる半導体基板、１２は厚
さ約１μｍのシリコン熱酸化膜からなる絶縁膜、１３は
ボロンをドープした高濃度多結晶シリコンからなる厚さ
３３０ｎｍのゲート電極、１４はＰ＋拡散層（Ｐ＋はＰ
の右上に＋がついたものを表す）からなるソース領域、
１５はＰ＋拡散層（Ｐ＋はＰの右上に＋がついたものを
表す）からなるドレイン領域、１６はＮ＋拡散層（Ｎ＋
はＮの右上に＋がついたものを表す）からなるソース領
域、１７はＮ＋拡散層（Ｎ＋はＮの右上に＋がついたも
のを表す）からなるドレイン領域、１８は上記本発明の
多結晶シリコン薄膜の形成方法を用いて作成した厚さ約
６５ｎｍ以下の活性層、１９は１０００℃のドライ酸化
により厚さ約９０ｎｍに形成したゲート酸化膜、２０は
厚さ０．６μｍの低温酸化膜、２１はＡｌ−Ｓｉ−Ｃｕ
からなる厚さ約１μｍの配線層である。本発明の薄膜ト
ランジスタにおいては、上述した本発明の多結晶シリコ
ン薄膜の形成方法を有効に利用して活性層１８が形成さ
れている点を除けば、従来公知の方法により作製され得
るものである。
シリコン薄膜を用いて作成したＭＯＳ型薄膜トランジス
タの例を示す。このＭＯＳ型薄膜トランジスタは、Ｐチ
ャネルトランジスタ２２およびＮチャネルトランジスタ
２３からなっている。図３において、１１は厚さ約５２
５μｍの単結晶シリコンからなる半導体基板、１２は厚
さ約１μｍのシリコン熱酸化膜からなる絶縁膜、１３は
ボロンをドープした高濃度多結晶シリコンからなる厚さ
３３０ｎｍのゲート電極、１４はＰ＋拡散層（Ｐ＋はＰ
の右上に＋がついたものを表す）からなるソース領域、
１５はＰ＋拡散層（Ｐ＋はＰの右上に＋がついたものを
表す）からなるドレイン領域、１６はＮ＋拡散層（Ｎ＋
はＮの右上に＋がついたものを表す）からなるソース領
域、１７はＮ＋拡散層（Ｎ＋はＮの右上に＋がついたも
のを表す）からなるドレイン領域、１８は上記本発明の
多結晶シリコン薄膜の形成方法を用いて作成した厚さ約
６５ｎｍ以下の活性層、１９は１０００℃のドライ酸化
により厚さ約９０ｎｍに形成したゲート酸化膜、２０は
厚さ０．６μｍの低温酸化膜、２１はＡｌ−Ｓｉ−Ｃｕ
からなる厚さ約１μｍの配線層である。本発明の薄膜ト
ランジスタにおいては、上述した本発明の多結晶シリコ
ン薄膜の形成方法を有効に利用して活性層１８が形成さ
れている点を除けば、従来公知の方法により作製され得
るものである。
【００２０】図４に、図３に示した薄膜トランジスタの
線形領域から求めた電界効果移動度を示す。図４におい
ては上述した第１の実施例および第２の実施例により形
成した多結晶シリコン薄膜を用いて作製した薄膜トラン
ジスタの電界効果移動度を、従来の方法によるものと対
比する形で示してあり、●で示されるものはＮチャンネ
ルトランジスタ、○で示されるものはＰチャンネルトラ
ンジスタを表している。また本発明の第１の実施例によ
るもの、本発明の第２の実施例によるもの、第１の従来
の方法によるもの、第２の従来の方法によるものを、そ
れぞれ、実施例１、実施例２、従来例１、従来例２とし
て示してある。なお、従来例１は、実施例１に対し、シ
リコンのイオン注入を行なわずにＬＰＣＶＤ法による非
晶質シリコン薄膜をそのまま固相成長させて形成した多
結晶シリコン薄膜を用いて作製した薄膜トランジスタで
あり、従来例２は、実施例２に対し、シリコンのイオン
注入および固相成長による多結晶化を一回のみ行なって
得られた多結晶シリコン薄膜を用いて作製した薄膜トラ
ンジスタである。電界効果移動度測定のサンプル値とし
ては、トランジスタサイズを示すＷ（チャネル長）／Ｌ
（チャネル幅）が、Ｗ／Ｌ＝２０／２０、３０／３０、
４０／４０、５０／５０、６０／６０〔μｍ〕である５
種類のトランジスタの平均値を用いている。実施例１お
よび実施例２の方法によれば従来法１および従来法２に
より形成した多結晶シリコン薄膜より大きな電界効果移
動度が得られ、優れた特性の薄膜トランジスタが得られ
ていることがわかる。
線形領域から求めた電界効果移動度を示す。図４におい
ては上述した第１の実施例および第２の実施例により形
成した多結晶シリコン薄膜を用いて作製した薄膜トラン
ジスタの電界効果移動度を、従来の方法によるものと対
比する形で示してあり、●で示されるものはＮチャンネ
ルトランジスタ、○で示されるものはＰチャンネルトラ
ンジスタを表している。また本発明の第１の実施例によ
るもの、本発明の第２の実施例によるもの、第１の従来
の方法によるもの、第２の従来の方法によるものを、そ
れぞれ、実施例１、実施例２、従来例１、従来例２とし
て示してある。なお、従来例１は、実施例１に対し、シ
リコンのイオン注入を行なわずにＬＰＣＶＤ法による非
晶質シリコン薄膜をそのまま固相成長させて形成した多
結晶シリコン薄膜を用いて作製した薄膜トランジスタで
あり、従来例２は、実施例２に対し、シリコンのイオン
注入および固相成長による多結晶化を一回のみ行なって
得られた多結晶シリコン薄膜を用いて作製した薄膜トラ
ンジスタである。電界効果移動度測定のサンプル値とし
ては、トランジスタサイズを示すＷ（チャネル長）／Ｌ
（チャネル幅）が、Ｗ／Ｌ＝２０／２０、３０／３０、
４０／４０、５０／５０、６０／６０〔μｍ〕である５
種類のトランジスタの平均値を用いている。実施例１お
よび実施例２の方法によれば従来法１および従来法２に
より形成した多結晶シリコン薄膜より大きな電界効果移
動度が得られ、優れた特性の薄膜トランジスタが得られ
ていることがわかる。
【００２１】
【発明の効果】本発明による多結晶シリコン薄膜の形成
方法においては、シリコン薄膜の非晶質化工程を複数回
繰り返すことにより、固相成長時における結晶核の発生
密度を低く抑え、その結果大きな結晶粒を成長させるこ
とが可能になる。これにより気相成長法等により成膜し
た非晶質シリコン膜を、シリコンのイオン注入等の非晶
質化工程によりさらに非晶質化を促進させて熱処理時間
の初期に起こる結晶粒の核生成を低く抑えたり、あるい
は、非晶質化工程および固相成長法による多結晶化工程
を少なくとも二回以上繰り返すことにより、特定の面方
位をもった結晶粒のみを残し、結晶粒の成長を増幅する
ことができる。また、本発明による多結晶シリコン薄膜
を用いれば、電界効果移動度が大きな薄膜トランジスタ
を作製することができる。
方法においては、シリコン薄膜の非晶質化工程を複数回
繰り返すことにより、固相成長時における結晶核の発生
密度を低く抑え、その結果大きな結晶粒を成長させるこ
とが可能になる。これにより気相成長法等により成膜し
た非晶質シリコン膜を、シリコンのイオン注入等の非晶
質化工程によりさらに非晶質化を促進させて熱処理時間
の初期に起こる結晶粒の核生成を低く抑えたり、あるい
は、非晶質化工程および固相成長法による多結晶化工程
を少なくとも二回以上繰り返すことにより、特定の面方
位をもった結晶粒のみを残し、結晶粒の成長を増幅する
ことができる。また、本発明による多結晶シリコン薄膜
を用いれば、電界効果移動度が大きな薄膜トランジスタ
を作製することができる。
【図１】本発明の第１の実施例である多結晶シリコン薄
膜の形成方法を示す図である。
膜の形成方法を示す図である。
【図２】本発明の第２の実施例である多結晶シリコン薄
膜の形成方法を示す図である。
膜の形成方法を示す図である。
【図３】本発明により形成した多結晶シリコン薄膜を用
いて作製したＭＯＳ型薄膜トランジスタを示す図であ
る。
いて作製したＭＯＳ型薄膜トランジスタを示す図であ
る。
【図４】図３に示した薄膜トランジスタの線形領域から
求めた電界効果移動度を示す図である。
求めた電界効果移動度を示す図である。
【図５】従来の多結晶シリコン薄膜の形成方法を示す図
である。
である。
【図６】従来の多結晶シリコン薄膜の他の形成方法を説
明する図である。
明する図である。
１、１１ 半導体基板 ２、１２ 絶縁膜 ３ 非晶質シリコン薄膜 ４ シリコンイオン ５、８ 均一に非晶質化が促進された非晶
質シリコン薄膜 ６、７、９、１０ 多結晶シリコン薄膜 １３ ゲート電極 １４、１６ ソース領域 １５、１７ ドレイン領域 １８ 活性層 １９ ゲート酸化膜 ２０ 低温酸化膜 ２１ 配線層 ２２ Ｐチャネルトランジスタ ２３ Ｎチャネルトランジスタ
質シリコン薄膜 ６、７、９、１０ 多結晶シリコン薄膜 １３ ゲート電極 １４、１６ ソース領域 １５、１７ ドレイン領域 １８ 活性層 １９ ゲート酸化膜 ２０ 低温酸化膜 ２１ 配線層 ２２ Ｐチャネルトランジスタ ２３ Ｎチャネルトランジスタ
Claims (4)
- 【請求項１】絶縁膜上にシリコン薄膜を形成する工程
と、前記シリコン薄膜に少なくとも２回の非晶質化を施
して非晶質シリコン薄膜を形成する非晶質化工程と、前
記非晶質シリコン薄膜を固相成長法により多結晶化して
多結晶シリコン薄膜を形成する工程とを含むことを特徴
とする多結晶シリコン薄膜の形成方法。 - 【請求項２】前記シリコン薄膜は非晶質シリコン薄膜で
あることを特徴とする請求項１記載の多結晶シリコン薄
膜の形成方法。 - 【請求項３】前記シリコン薄膜は多結晶シリコン薄膜で
あることを特徴とする請求項１記載の多結晶シリコン薄
膜の形成方法。 - 【請求項４】前記非晶質化工程における非晶質化はシリ
コンのイオン注入もしくは電子ビームの照射により行な
うことを特徴とする請求項１乃至３記載の多結晶シリコ
ン薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14820494A JPH07288228A (ja) | 1994-02-23 | 1994-06-29 | 多結晶シリコン薄膜の形成方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-25668 | 1994-02-23 | ||
| JP2566894 | 1994-02-23 | ||
| JP14820494A JPH07288228A (ja) | 1994-02-23 | 1994-06-29 | 多結晶シリコン薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07288228A true JPH07288228A (ja) | 1995-10-31 |
Family
ID=26363322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14820494A Pending JPH07288228A (ja) | 1994-02-23 | 1994-06-29 | 多結晶シリコン薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07288228A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261006A (ja) * | 2001-02-28 | 2002-09-13 | Sony Corp | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 |
| JP2006191028A (ja) * | 2005-01-07 | 2006-07-20 | Internatl Business Mach Corp <Ibm> | 配向変更された低欠陥密度のＳｉを製造する方法 |
-
1994
- 1994-06-29 JP JP14820494A patent/JPH07288228A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261006A (ja) * | 2001-02-28 | 2002-09-13 | Sony Corp | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 |
| JP2006191028A (ja) * | 2005-01-07 | 2006-07-20 | Internatl Business Mach Corp <Ibm> | 配向変更された低欠陥密度のＳｉを製造する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3182893B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| KR20060004788A (ko) | 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법 | |
| JPH1168109A (ja) | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 | |
| JP3575698B2 (ja) | 多結晶半導体装置の製造方法 | |
| JPH0322540A (ja) | 半導体装置の製造方法 | |
| US5821157A (en) | Argon amorphizing polysilicon layer fabrication | |
| JP3203746B2 (ja) | 半導体結晶の成長方法 | |
| JPH07288228A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JP3287834B2 (ja) | 多結晶半導体薄膜の熱処理方法 | |
| EP0073603A2 (en) | Polycrystalline thin-film transistor,integrated circuit including such transistors and a display device including such a circuit | |
| JP2696818B2 (ja) | 半導体層の結晶成長方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JP3468781B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JPH07273339A (ja) | 薄膜半導体装置の製造方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| US20020197829A1 (en) | Method of manufacturing polycrystalline film and semiconductor device | |
| JPH0541519A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2773203B2 (ja) | 半導体装置の製造方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2830718B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2876598B2 (ja) | 半導体装置の製造方法 | |
| JP2933081B2 (ja) | 半導体装置の製造方法 | |
| Yudasaka et al. | Polysilicon thin film transistors |