JPH0322540A

JPH0322540A - 半導体装置の製造方法

Info

Publication number: JPH0322540A
Application number: JP15712689A
Authority: JP
Inventors: Hideaki Oka; 秀明岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-06-20
Filing date: 1989-06-20
Publication date: 1991-01-30
Anticipated expiration: 2014-10-12
Also published as: JP2961375B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体装置の製造方法に係わり、特に、絶縁
性非晶質材料上に半導体素子を形成する製造方法に関す
る。

〔従来の技術］ガラス、石英等の絶縁性非品質基板や、ＳｉＯ２等の絶
縁性非品質層上に、高性能な半導体素子を形成する試み
が成されている。

近年、大型で高解像度の液晶表示パネルや、高速で高解
像度の密着型イメージセンサや三次元ＩＣ等への二−ズ
が高まるにつれて、上述のような絶縁性非晶質材料上の
高性能な半導体素子の実現が待望されている。

絶縁性非晶質材料上に薄膜トランジスタ（ＴＰＴ）を形
成する場合を例にとると、（１）プラズマＣＶＤ法等で
形成した非品質シリコンを素子材としたＴＰＴ、（２）
ＣＶＤ法等で形成した多結晶シリコンを素子材としたＴ
ＰＴ、（３）溶融再結晶化法等で形成した単結晶シリコ
ンを素子材としたＴＰＴ等が検討されている。

ところが、これらのＴＰＴのうち非品質シリコンもしく
は多結晶シリコンを素子材としたＴＰＴは、単結晶シリ
コンを素子材とした場合に比べてＴＰＴの電界効果移動
度が大幅に低く（非品質シリコンＴＰＴ＜ｌｃｍ２７Ｖ
・ｓｅｃ、多結晶シリコンＴＦＴ〜１０ｃｍ２／■・ｓ
ｅｃ）、高性能なＴＰＴの実現は困難であった。

一方、レーザビーム等による溶融再結晶化法は、未だに
十分に完成した技術とは言えず、また、液晶表示パネル
の様に、大面積に素子を形成する必要がある場合には技
術的困難が特に大きい。

［発明が解決しようとする課題］そこで、絶縁性非晶質材料上に高性能な半導体素子を形
成する簡便かつ実用的な方法として、大粒径の多結晶シ
リコンな固相成長させる方法が注目され、研究が進めら
れている。（Ｔｈｉｎ　ＳｏｌｉｄＦｉｌｍｓ　１００
　（１９８３）　ｐ．２２７，　ＪＪＡＰ　Ｖｏｌ．２
５　Ｎｏ．２（１９８６）　ｐ．Ｌ１２１　）しかし、従来の技術では、多結晶シリコンをＣＶＤ法で
形成し、Ｓｉ“をイオンインプラして該多結晶シリコン
を非晶質化した後、６００℃程度の熱処理を１００時間
近く行っていた。そのため、高価なイオン注入装置を必
要としたほか、熱処理時間ち極めて長いという欠点があ
った。

そこで、本発明の目的はより簡便かつ実用的な方法で、
大粒径で結晶化率が高い多結晶シリコンを形成する製造
方法を提供するものである。

［課題を解決するための手段１本発明の半導体装置の製造方法は、１）（ａ）絶縁性非晶質材料上にシリコンを主体とする
半導体層を形成する工程と、（ｂ）該半導体層を熱処理等により結晶成長させる工程
、（ｃ）工程（ｂ）より高い所定の熱処理温度で該半導体
層を処理する工程を少なくとも有することを特徴とする
。

２）前記各工程の熱処理温度が７００℃〜１２００℃で
あることを特徴とする。

３）ゲート絶縁膜を形成する工程を有し、該ゲート絶縁
膜を形成する工程の最高温度が前記工程（ｃ）の熱処理
温度よりも低いことを特徴とする。

４）前記工程（ｃ）の熱処理をエキシマレーザで行った
ことを特徴とする。

〔実　施　例］第１図は、本発明の実施例における半導体装置の製造工
程図の一例である。尚、第１図では半導体素子として薄
膜トランジスタＣ丁ＦＴ）を形成する場合を例としてい
る。

第１図において、（ａ）は、ガラス，石英等の絶縁性非
品質基板、もしくはＳ１０２等の絶縁性非品質材料層等
の絶縁性非品質材料１０１土にシリコン層１０２を形成
する工程である。成膜条件の一例としては、ＬＰＣＶＤ
法で５００℃〜５６０゜Ｃ程度で膜厚１００人〜２００
０人程度のシリコン膜を形成する等の方法がある。ただ
し、成膜方法はこれに限定されるちのではない。

（ｂ）は、該シリコン層１０２を熱処理等により結晶成
長させる工程である。熱処理条件は、工程（ａ）のシリ
コン層の成膜方法によってその最適条件が異なるが、５
５０゜Ｃ〜６５０゜Ｃ程度で２〜３０時間程度窒素もし
くはＡｒ等の不活性ガス雰囲気中で熱処理することで多
結晶シリコン層１０３が形成される。

（ｃ）は、工程（ｂ）より高い所定の熱処理温度で該多
結晶シリコン層１０３を熱処理する工程である。熱処理
温度としては、７００℃〜１２００℃程度の間に最適値
が存在する。但し、基板としてガラスを用いた場合は、
上述のような高温にさらすことはできないため、エキシ
マレーザ等の短波長光を照射することで半導体の表面層
近傍のみを上述の温度まで昇温させ、半導体層と基板界
面近傍は６００℃程度以下になるように、照射強度及び
照射時間を最適化することが重要である。

例としては、ＸｅＣｌエキシマレーザ（波長３０８ｎｍ
）を用い、照射強度０．１−１．ＯＪ／ｃｍ２程度で１
〜１０パルス（ｌパルス数＋ｎｓ）照射する等の条件が
上述の条件を満たす。

尚、レーザを照射した際、半導体層と基板の界面が６　
０　０　’Ｃ程度以下であれば、半導体層の表面を溶融
させる条件の方が、半導体表面層の結晶性が良好となり
好ましい。特に、該表面層は反転層が形成される領域で
あるため、表面層の結晶性向上は、トランジスタ特性の
向上につながる。

（ｄ）は、ゲート絶縁膜１０４を形成する工程である。

ゲート絶縁膜の形成方法としては、熱酸化法で９００℃
〜１２００℃程度の高温で形成する方法（高温プロセス
）と、ＣＶＤ法、プラズマＣＶＤ法、光ＣＶＤ法、スパ
ッタ法等で６５０℃程度以下の低温で形成する方法（低
温プロセス）がある。当然のことながら、基板としてガ
ラスを用いた場合は、低温プロセスを採用しなければな
らない。

（ｅ）は、半導体素子を形成する工程である。

尚、第１図（ｅ）では、半導体素子としてＴＰＴを形成
する場合を例としている。図において、１０４はゲート
絶縁膜、１０５はゲート電極、１０６はソース・ドレイ
ン領域、１０７は層間絶縁膜、１０８はコンタクト穴、
１０９は配線を示す。ＴＰＴ形成法の一例としては、ゲ
ート電極を形成後、ソース・ドレイン領域をイオン注入
法、熱拡散法、プラズマドーピング法、イオンシャワー
ドーピング法等で形成し、層間絶縁膜をＣＶＤ法、スパ
ック法、プラズマＣＶＤ法等で形成する。さらに、該層
間絶縁膜にコンタクト穴を開け、配線を形成することで
ＴＰＴが形成される。

基板としてガラスを用いた場合のソース・ドレイン領域
の形成方法は、イオン注入法でＢ．Ｐ等の不純物を打ち
込んだ後、６００℃程度の低温で数時間〜数十時間熱処
理することで不純物の活性化を行う方法の他、イオンシ
ャワードーピング法、プラズマドーピング法等が有効で
ある。

本発明は、５５０℃〜６５０℃程度の低漉で同相成長さ
せた後で、それよりも高い温度で熱処理する点が重要で
ある。その理由を以下に述べる。

工程（ｂ）で固相成長法で結晶成長させた多結晶シリコ
ン層１０３の結晶化率は必ずし６高くない。特に、ＬＰ
ＣＶＤ法で５００℃〜５６０℃程度の比較的低温で形成
したシリコン膜（非品質シリコン、若しくは非晶質相中
に微少な結晶領域が存在する微結晶シリコンになってい
る。）を熱処理で固相成長させた場合は、その結晶化率
は、５０％〜７０％程度と低い。そこで、工程（ｃ）で
工程（ｂ）より高い温度で熱処理することで、該多結晶
シリコン層の未結晶化領域を結晶化させる工程を設ける
ことが重要となる。その結果、結晶化率を９９％以上に
高めることができる。特に、ゲート絶縁膜を前述の低温
プロセスで形成する場合には、熱酸化のような高温の熱
処理が後工程で加わらないため、本発明に基づく熱処理
を行い結晶化率を高めることが、重要である。

熱処理方法としては、アニール炉で窒素若しくはＡｒ等
の不活性ガス雰囲気中で、例えば８５０℃ならば１時間
程度、１０００℃ならば１０〜２０分程度熱処理する方
法の他に、ハロゲンランプ・アークランプ・赤外線ラン
プ・キセノンランプ・水銀ランプ等を用いたランプアニ
ール、エキシマレーザ・Ａｒレーザ・Ｈｅ−Ｎｅレーザ
等を用いたレーザアニール等の方法もある。中でも、エ
キシマレーザを用いたレーザアニールは、半導体層の表
面付近のみを加熱できるため、基板として安価なガラス
基板を用いた場合でも用いることができる。その場合、
少なくとも半導体層の表面から数百人の間の結晶化率を
９９％以上にすることができる。その結果、ゲート絶縁
膜を前述の低温プロセスで形成し、ソース・ドレイン領
域も６００゜Ｃ程度以下の低温プロセス（例えば、イオ
ン注入法でＢ．Ｐ等の不純物を打ち込んだ後、６００℃
程度の熱処理を数時間〜数十時間行い活性化する等の方
法）で形成すれば、ガラス基板上に高性能な半導体素子
を形成することができ、その効果は極めて大きい。尚、
５５０℃〜６５０゜Ｃ程度で固相成長させた後でレーザ
アニールした場合と、固相成長をさせずにａｓ−ｄｅｐ
ｏの膜をレーザアニールした場合とでは、固相成長させ
た膜の方が結晶粒径が太き＜　（ｌＬｌｍ以上）、結晶
化率も高い（レーザアニールのみでは基板近傍の半導体
層の結晶化率が特に悪い。）という大きな効果がある。

さらに、ＬＰＣＶＤ法で形成した膜の成膜瀧度と工程（
ｃ）の熱処理の有無にも重要な相関があることを見いだ
した。即ち、ＬＰＣＶＤ法で高温（例えば、５８０℃〜
６１０’Ｃ程度）で形成したシリコン層と、低温（例え
ば、５００℃〜５５０℃程度）で形成したシリコン層を
比べると、工程（ｃ）の熱処理がない場合は、低温で形
成したシリコン層の方が結晶粒径は大きいものの、結晶
化率が低く、ＴＰＴの電界効果移動度も小さかった。し
かし、工程（ｃ）の熱処理を行った場合は、逆に低温で
形成したシリコン層の方が結晶粒径が大きく、結晶化率
も大きく、ＴＰＴの電界効果移動度も大きかった。尚、
この値は、ＬＰＣＶＤ法で５８０℃〜６１０℃程度の高
温で形成した膜では得られない値であった。

これは現在のところ以下に述べる理由によると考えられ
る。（１）低温で形成した膜の方は、非品質シリコンも
しくは非晶質相中に微少な結晶領域が存在する微結晶シ
リコンになっている。従って、高温で形成した膜と比べ
て、固相成長時の多結晶核発生密度が低く、大粒径の多
結晶シリコンを固相成長によって形成できる。（２）た
だし、低温で形成した膜は、固相成長後の非晶質相の割
合が多く、結晶化率を高める為に高温の熱処理が必要で
ある。と考えられる。従って、本発明はＣＶＤ法で形成
した膜に限らず、蒸着法、プラズマＣＶＤ法、ＥＢ蒸着
法、ＭＢＥ法、スパッタ法、ＣＶＤ法等で非品質シリコ
ンもしくは微結晶シリコンを成膜した場合や、微結晶シ
リコンもしくは多結晶シリコン等をプラズマＣＶＤ法、
ＣＶＤ法、蒸着法、ＥＢ蒸着法、ＭＢＥ法、スパッタ法
等で形成後、Ｓｉ．Ａｒ．Ｂ．Ｐ．Ｈｅ．Ｎｅ、Ｋｒ．
Ｈ等の元素をイオン打ち込みして、該微結１１晶シリコンもしくは多結晶シリコン等を完全もしくは一
部を非品質化する等の方法で形成した場合にも有効であ
る。中でも特に、ａｓ−ｄｅｐｏの膜の非品質相の割合
が高く、多結晶核発生密度の低い（即ち、固相成長法で
大粒径の多結晶シリコンを形成し易い）膜ほど、本発明
はその効果が大きい。

本発明に基づく半導体装置の製造方法を用い、低温プロ
セスで形成した多結晶シリコンＴＰＴ（Ｎヂャンネル）
の電界効果移動度は、１５０〜２００ｍ２／Ｖ−ｓｅｃ
程度であり熱酸化法で形成したＴＰＴとほぼ同等の特性
が得られた。

又、本発明は前述の通り低濡プロセスに用いた場合、そ
の効果が最も大きいが、高温プロセスに用いた場合も有
効である。即ち、未結晶化領域の多い多結晶シリコンを
熱酸化すると、結晶領域に比べて酸化速度が大きい未結
晶化領域が先に酸化される。その結果、結晶粒界に沿っ
て酸化膜が形成され、移動度が低下するという現象を生
ずることがあった。しかし、本発明のアニール方法を用
ｌ　２いると、熱酸化前の結晶化率を十分高め、前述の結晶粒
界部に沿った酸化を抑えることができるため、その効果
は極めて大きい。

さらに、前記ＴＰＴ製造工程に水素ガスらしくはアンモ
ニアガスを少なくとも含む気体のプラズマ雰囲気に半導
体素子をさらす工程等を設け、前記ＴＰＴを水素化する
と、結晶粒界に存在する欠陥密度が低減され、前記電界
効果移動度はさらに向上する。

また、チャンネル領域に不純物をドーピングして、Ｖｔ
ｈ　（Ｌきい値電圧）を制御する手段も極めて有効であ
る。同相成長法で形成した多結晶シリコンＴＰＴでは、
Ｎチャンネルトランジスタがデブレッション方向にｖｔ
ｈがシフトし、Ｐチャンネルトランジスタがエンハンス
メント方向にシフトする傾向がある。又、上記ＴＰＴを
水素化した場合、その傾向がより顕著になる。そこで、
チャンネル領域にｌＯ１５〜１０”／ｃｍ”程度の不純
物をドープすると、ｖｔｈのシフトを抑えることができ
る。例えば、第１図において、ゲート電極を形成する前
に、イオン注入法等でＢ（ポロン）等の不純物を１０■
〜ｌＯ１３／ｃｍ２程度のドーズ量で打ち込む等の方法
がある。特に、ドーズ量が前述の値程度であれば、Ｐチ
ャンネルトランジスタ、Ｎチャンネルトランジスタ共オ
フ電流が最小になるように、ｖｔｈを制御することがで
きる。従って、ＣＭＯＳ型のＴＰＴ素子を形成する場合
においてもＰｃｈ．Ｎｃｈを選択的にチャンネルドープ
せずに、全面を同一の工程でチャンネルドーブすること
もできる。

尚、本発明は、第１図の実施例に示したＴＰＴ以外にち
、絶縁ゲート型半導体素子全般に応用できるほか、バイ
ボーラトランジスタ、静電誘導型トランジスタ、太陽電
池・光センサをはじめとする光電変換素子等の半導体素
子を多結晶半導体を素子材として形成する場合にきわめ
て有効な製造方法となる。

［発明の効果］以上述べたように、本発明によればより簡便な製造プロ
セスで大粒径で結晶化率の高い多結晶シリコン膜を形成
することが出来る。その結果、絶縁性非晶質材料上に高
性能な半導体素子を形成することが可能となり、大型で
高解像度の液晶表示パネルや高速で高解像度の密着型イ
メージセンサや三次元ＩＣ等を容易に形成できるように
なった。

また、本発明は、第１図の実施例に示したＴＰＴ以外に
ち、絶縁ゲート型半導体素子全般に応用できるほか、バ
イボーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。

【図面の簡単な説明】

Ｃ第１図（ａ）〜（／）は本発明の実施例における半導体
装置の製造工程図である。１０１・・・絶縁性非品質材料１０２・・・シリコン層１０３１　０　４１０５１　０　６１０７１　０８１０９ｌ５多結晶シリコン層ゲート絶縁膜ゲート電極ソース・ドレイン領域層間絶縁膜コンタクト穴配線ｌ　６以上

Claims

【特許請求の範囲】

（１）（ａ）絶縁性非晶質材料上にシリコンを主体とする半導
体層を形成する工程、（ｂ）該半導体層を熱処理等により結晶成長させる工程
、（ｃ）該工程（ｂ）より高い所定の熱処理温度で該半導
体層を処理する工程を少なくとも有することを特徴とす
る半導体装置の製造方法。
（２）前記各工程の熱処理温度が７００℃〜１２００℃
であることを特徴とする請求項１記載の半導体装置の製
造方法。
（３）ゲート絶縁膜を形成する工程を有し、該ゲート絶
縁膜を形成する工程の最高温度が前記工程（ｃ）の熱処
理温度よりも低いことを特徴とする請求項１または請求
項２記載の半導体装置の製造方法。
（４）前記工程（ｃ）の熱処理をエキシマレーザで行っ
たことを特徴とする請求項１、請求項２または請求項３
記載の半導体装置の製造方法。