JPH0336767A

JPH0336767A - 絶縁ゲート型電界効果トランジスタの製造方法

Info

Publication number: JPH0336767A
Application number: JP17232789A
Authority: JP
Inventors: Hideaki Oka; 秀明岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-07-04
Filing date: 1989-07-04
Publication date: 1991-02-18
Anticipated expiration: 2013-10-15
Also published as: JP2811762B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明番よ、半導体装置の製造方法に係わり、特に、絶
縁ゲート型電界効果トランジスタのゲート絶縁膜の形成
方法に関する。

［従来の技術］近年、三次元ＩＣや、大型で高解像度の液晶表示パネル
や、高速で高解像度の密着型イメージセンサ等へのニー
ズが高まるにつれて、低温で良質のゲート絶縁膜を形成
する技術が重要となってきた。熱酸化法は、９００〜１
２００℃程度の高温プロセスであるため、　（１〉安価
なガラス基板上に素子を形成できない。　（２）三次元
ＩＣでは下層部の素子に悪影響（不純物の再分布等）を
与える等の問題があり、ＣＶＤ法等で低温で酸化膜を形
成する技術が検討されている。

［発明が解決しようとする課題］ところが、従来のＣＶＤ法で形成した酸化膜は、ゲート
絶縁耐圧が低く、界面準位密度が高い等の問題があり、
実用レベルの素子を安定して形成することが困難であっ
た。そこで本発明はこの様な問題点を解決するものであ
り、その目的とするところは、ゲート絶縁耐圧が高く、
界面準位密度が低い絶縁ゲート型電界効果トランジスタ
用のゲート絶縁膜の形成方法を提供するところにある。

［課題を解決するための手段］本発明の半導体装置の製造方法は、絶縁ゲート型電界効
果トランジスタのゲート絶縁膜を、塩素もしくは弗素の
うちの少なくとも一方の元素を含むモノシラン誘導体ガ
スを用い、プラズマＣＶＤ法で形成したことを特徴とす
る。

更に、絶縁ゲート型電界効果トランジスタのゲート絶縁
膜を、少なくとも塩化水素を用い、プラズマＣＶＤ法で
形成したことを特徴とする。

［実施例］第１図は、本発明の実施例における半導体装置の製造工
程図の一例である。尚、第１図では半導体素子として薄
膜トランジスタ（ＴＰＴ）を形成する場合を例としてい
る。

第１図において、　（ａ）は、ガラス、石英等の絶縁性
非晶質基板、もしくは５ｉ０２等の絶縁性非晶質材料層
等の絶縁性非晶質材料１０１上にシリコン層１０２を形
成する工程である。成膜条件の一例としては、ＬＰＣＶ
Ｄ法で５００℃〜５６０℃程度で膜厚１００Ａ〜２００
ＯＡ程度のシリコン膜を形成する等の方法、プラズマＣ
ＶＤ法で基板温度を室温〜６００℃程度に保持し、モノ
シラン若しくはモノシランを水素、アルゴン、ヘリウム
等で希釈したガスを反応室内に導入し、高周波エネルギ
ー等を加えガスを分解して所望の基板上にシリコン層を
膜厚１００Ａ〜２００ＯＡ程度形成する等の方法がある
。ただし、成膜方法はこれに限定されるものではなく、
例えば、スパッタ法、蒸着法、ＥＢ蒸着法、ＭＢＥ法等
で非晶質シリコン、若しくは微結晶シリコンを形成する
方法がある。

第１図（ｂ）は、該シリコン層１０２を熱処理等により
結晶成長させる工程である。熱処理条件は、工程（ａ）
のシリコン層の成膜方法によってその最適条件が異なる
。

例えば、ＬＰＣＶＤ法で成膜した場合は、５５０℃〜６
５０℃程度で２〜５０時間程度窒素もしくはＡｒ等の不
活性ガス雰囲気中で熱処理することで多結晶シリコン層
１０３が形成される。

又、プラズマＣＶＤ法で形成した場合は、例えば、成膜
時の基板温度によって以下に述べるような違いがある。

（１）基板温度が室温〜１５０℃程度の比較的低温で成
膜した膜は、膜中に多量の水素を含む非晶質シリコンに
なるが、２００〜３００℃程度で成膜した膜と比べてよ
り低温の熱処理で膜中の水素を抜くことが出来る。熱処
理条件の一例を以下に述べる。プラズマＣＶＤ反応室内
で成膜後の非晶質シリコン膜に第一のアニールを行う、
成膜温度が低い非晶質シリコン膜はポーラスな膜である
ため、成膜後そのまま大気中に取り出すと膜中に酸素等
が取り込まれ易く、膜質低下の原因となるが、大気中に
取り出す前に適切な熱処理を行うと膜の緻密化が威され
、酸素等の取り込みが防止される。熱処理温度は３００
℃以上が望ましく、４００〜５００℃程度まで温度を上
げると特に効果が大きい、尚、熱処理温度が３００℃未
満であっても熱処理による膜の緻密化の効果はある。但
し、真空を破らずに連続してアニールを行う場合は第一
のアニールを省くこともできる。

続いて、第二のアニールを行う、低い成膜温度で形成さ
れた非晶質シリコン膜は５５０℃〜６５０℃程度の比較
的低温の熱処理を数時間〜４０時間時間待なうと、水素
の脱離と結晶成長が起こり、結晶粒径１〜２μｍ程度の
大粒径の多結晶シリコンが形成される。尚、第一のアニ
ール及び第二のアニールとも所定のアニール温度まで昇
温する際に短時間で急激に温度を上昇させるのは好まし
くない、その理由は、温度を上昇するにつれて（特に、
３００℃を越えると）膜中の水素の脱離が起こり、昇温
速度が急激であると膜中に欠陥を形成し易くなる。場合
によってはピンホールができたり、膜が剥離することも
ある。少なくとも３００００以上の温度では２０℃／分
よりも遅い昇温速度（５℃／分よりも遅い昇温速度が特
に望ましい）で温度を徐々に上昇すると膜中の欠陥は少
なくなる。尚、昇温方法の詳細は後述する。

（２〉基板温度が１５０℃〜３００℃程度で成膜した膜
は、上述の低温で形成した非晶質シリコン膜に比べて、
膜中の水素量は減少するが水素が脱離する温度はより高
温側にシフトする。ただし、成膜後の膜は低温で形成し
た膜に比べて緻密であるため上述の第一のアニールを省
くこともできる。

第二のアニール条件は、５５０℃〜６５０℃程度の熱処
理を数時間〜４０時間時間隔うと、水素の脱離と結晶成
長が起こり、結晶粒径１〜２μｍの大粒径の多結晶シリ
コンが形成される。尚、５５０℃〜６５０″Ｃまでの昇
温方法の詳細は後述するが、　（１）の場合と同様に少
なくとも３００　’Ｃ以上の温度では２０°Ｃ／分（望
ましくは、５℃／分）よりも遅い昇温速度で温度を徐々
に上昇すると膜中の欠陥が少なくなり望ましい。

（３）基板温度が３００″Ｃを越えると膜中の水素量は
さらに減少するが、５５０℃〜６５０℃程度のアニール
では水素の脱離が起こり難くなるため、前記温度よりも
より高い温度での熱処理が重要となる。尚、基板温度が
５００℃程度以上で形成した膜を固相成長した場合は、
＜１１０＞もしくは＜１００＞に配向した多結晶シリコ
ンが得られる為、ＴＦＴの界面準位密度の低減や電界効
果移動度の向上等の効果がある。

第１図（ｃ）は、工程（ｂ）より高い所定の熱処理温度
で該多結晶シリコン層１０３を熱処理する工程である。

尚、工程（Ｃ）は、省くこともできるが、結晶化率を向
上させる為に、重要な工程である。工程（ｂ）で固相成
長法で結晶成長させた多結晶シリコン層１０３の結晶化
率は必ずしも高くない。

特に、ＬＰＣＶＤ法で５００℃〜５６０℃程度の比較的
低温で形成したシリコン膜（非晶質シリコン、若しくは
非晶質相中に微少な結晶領域が存在する微結晶シリコン
になっている。）を熱処理で固相成長させた場合は、そ
の結晶化率は、５０％〜７０％程度と低い、そこで、工
程（Ｃ）で工程（ｂ）より高い温度で熱処理することで
、該多結晶シリコン層の未結晶化領域を結晶化させる工
程を設けることが重要となる。その結果、結晶化率を９
９％以上に高めることができる。熱処理温度としては、
７００℃〜１２００℃程度の間に最適値が存在する。但
し、基板としてガラスを用いた場合は、上述のような高
温にさらすことはできないため、エキシマレーザ等の短
波長光を照射することで半導体の表面層近傍のみを上述
の温度まで昇温させ、半導体層と基板界面近傍は６００
℃程度以下になるように、照射強度及び照射時間を最適
化することが重要である。−例としては、ＸｅＣ１エキ
シマレーザ（？Ｉ１．長　３０８ｎｍ）を用い、照射強
度０．　１〜１．　　ＯＪ／ｃｍ２程度で１′〜１０パ
ルス（１パルス数十ｎｓ）照射する等の条件が上述の条
件を満たす、尚、レーザを照射した際、半導体層と基板
の界面が６００″Ｃ程度以下であれば、半導体層の表面
を溶融させる条件の方が、半導体表面層の結晶性が良好
となり好ましい、特に、該表面層は反転層が形成される
領域であるため、表面層の結晶性向上は、トランジスタ
特性の向上につながる。その他の熱処理方法としては、
アニール炉で窒素若しくはＡｒ等の不活性ガス雰囲気中
で、例えば８５０℃ならば１時間程度、１０００℃なら
ば１０〜２０分程度熱程度する方法、ハロゲンランプ・
アークランプ・赤外線ランプ・キセノンランプ・水銀ラ
ンプ等を用いたランプアニール、Ａｒレーザ・Ｈｅ−Ｎ
ｅレーザ等を用いたレーザアニール等もある。

第１図（ｄ）は、ゲート絶縁膜１０４゛を、塩素もしく
は弗素の内の少なくとも一方の元素を含むモノシラン誘
導体ガスを用い、プラズマＣＶＤ法で形成する工程であ
る。従来の常圧ＣＶＤ法で形成した酸化膜は、絶縁耐圧
が低く、Ｓ　ｘ　／　Ｓ　ｉ○２の界面準位密度も高く
、実用レベルの酸化膜を安定して形成できなかった。し
かし、ジクロロシラン等の塩素もしくは弗素の内の少な
くとも一方の元素を含むモノシラン誘導体ガスを用い、
プラズマＣＶＤ法で成膜することで、良質の酸化膜を低
温形成できることが、我々の検討の結果明らかとなった
。成膜方法の一例としては、プラズマＣＶＤ装置に、反
応ガスとして、ジクロロシラン　（ＳｉＨ２Ｃ１２）及
び酸素もしくは亜酸化窒素（Ｎ２０）を導入し、基板温
度２００℃〜４５０’Ｃ程度に保ち、高周波を印加しガ
スを分解し、酸化膜を成膜する等の方法がある。尚、ジ
クロロシランの代ゎりに、モノクロロシラン（ＳｉＨｓ
Ｃｌ）、三塩化シラン（ＳｉＨＣｌｚ）、四塩化珪素（
ＳｉＣ１ａ）モノフルオロシラン（ＳｉＨｓＦ）、ジフ
ルオロシラン（ＳｉＨｓＦ２）、トリフルオロシラン（
ＳｉＨＦ３）、四弗化珪素（ＳｉＦ４）等の、塩素もし
くは弗素の内の少なくとも一方の元素を含むモノシラン
誘導体ガスを用いてもよい、また、これらのガスの内の
複数を混合して用いてもよいし、モノシランとこれらの
ガスを混合して用いてもよい。そのほかに、モノシラン
もしくはモノシラン誘導体ガスに塩化水素（ＨＣＩ）を
混合して成膜しても同様の効果がある。また、ジクロロ
シラン等のモノシラン誘導体ガスもしくは塩化水素等と
モノシランを混合した場合、その混合比を時間と共に変
化させる方法も有効である。即ち、成膜開始時は、ジク
ロロシラン等のモノシラン誘導体ガスもしくは塩化水素
の比率を高くし、時間と共にモノシランの比率を高くす
る等の方法があり、絶縁耐圧を高くし、界面準位密度を
低くするという効果がある。その理由は、以下のように
推測される。成膜時に塩素もしくは弗素等の元素を含む
モノシラン誘導体ガスもしくは塩化水素の比率を高める
ことで、シリコン層１０２上の自然酸化膜や有機物・金
属等の汚染物質を除去しつつ、゛酸化膜を成膜すること
で、界面準位密度を低減することができる。続いて、モ
ノシランガスの比率を高めることで、膜中に混入する塩
素や弗素の量を低減させ、絶縁耐圧の高い良質の酸化膜
を形成することができる。第２図（ａ）及び第２図（ｂ
）にガス流量のタイムチャートの概略図を示す、第２図
において、２０１はモノシランガスの流量を、２０２は
ジクロルシランガスの流量を示す、第２図（ａ）では、
成膜開始時にはジクロロシランが１００％であり、時間
と共に、ジクロロシランの流量を減らし、モノシランの
流量を増やす場合を示している。また、第２図（ｂ）で
はガス流量をステップ的に変える場合を示している。尚
、ガス流量のタイムチャートは第２図に限定されるもの
ではなく、成膜開始時にジクロロシラン等のシラン誘導
体ガスもしくは塩化水素等の比率を高くする点が重要で
ある。

第１図（ｅ）は、半導体素子を形成する工程である。尚
、第１図（ｅ）では、半導体素子としてＴＰＴを形成す
る場合を例としている０図において、　１０４はゲート
絶縁膜、１０５はゲート電極、１０６はソース・ドレイ
ン領域、１０７は層間絶縁膜、１０８はコンタクト穴、
１０９は配線を示す、ＴＰＴ形成法の一例としては、ゲ
ート電極を形成後、ソース・ドレイン領域をイオン注入
法、熱拡散法、プラズマドーピング法、イオンシャワー
ドーピング法等で形成し、層間絶縁膜をＣＶＤ法、スパ
ッタ法、プラズマＣＶＤ法等で形成する。さらに、該層
間絶縁膜にコンタクト穴を開け、配線を形成することで
ＴＰＴが形成される。基板としてガラスを用いた場合の
ソース・ドレイン領域の形成方法は、イオン注入法でＢ
、　　Ｐ等の不純物を打ち込んだ後、６００　’Ｃ程度
の低温で数時間〜数十時間熱処理することで不純物の活
性化を行う方法の他、イオンシャワードーピング法、プ
ラズマドーピング法等が有効である。

本発明は、従来の熱酸化法やＣＶＤ法に代わり、プラズ
マＣＶＤ法で低温で良質の酸化膜を形成できる点が重要
である。以下にその詳細を述べる。

従来のＣＶＤ法では、前述の通り絶縁耐圧が低く、Ｓ　
ｉ　／　Ｓ　ｘ　Ｏ２界面準位密度が高く、実用レベル
の酸化膜を安定して形成することができなかった。

又、熱酸化法は、９００℃〜１２００℃程度の高温プロ
セスであるほか、多結晶シリコン上では、絶縁耐圧が３
〜４　Ｍ　Ｖ　／　ｃ　ｍ程度と低いという問題があっ
た。しかし、本発明によるプラズマＣＶＤ法で形成した
酸化膜は、熱酸化法で形成した膜よりも絶縁耐圧が向上
し、７〜８ＭＶ／ｃｍ程度になることが明らかとなった
。その理由は、多結晶シリコンを熱酸化した場合は、結
晶粒界に沿って酸化が進み易いため、酸化膜が突起状に
なり電界集中が起こり易い、一方、プラズマＣＶＤ法で
酸化膜を低温形成した場合は、結晶粒界に沿った酸素の
拡散がほとんどなく、上述のような電界集中が起こり難
いため、絶縁耐圧が向上するものと考えられる。更に、
結晶粒界に沿った酸化は、結晶粒界部に高い電位障壁を
形成するため、ＴＰＴの電界効果移動度を低下させる原
因ともなっていたが、本発明による酸化膜を用いた場合
は、結晶粒界部に沿った酸素の拡散が殆ど無く、粒界部
の電位障壁を低くできる為、電界効果移動度が大きく向
上するという効果もある。更に、ジクロロシラン等のシ
ラン誘導体ガス、もしくは塩化水素等を用い、シリコン
層１０２上の自然酸化膜や有機物・金属等の汚染物質を
除去しつつ、酸化膜を成膜することで、界面準位密度を
低減することができる点も重要である。

又、本発明に基づくプラズマＣＶＤ法による酸化膜は、
４５０　’Ｃ程度以下の低温で成膜できるため、安価な
ガラス基板を用いた低温プロセスに応用することもでき
る。

尚、第１図の実施例では、ジクロルシラン等のシラン誘
導体ガスを用いて、プラズマＣＶＤ法で酸化膜を形成す
る場合を示したが、本発明はこれに限らず、上述のガス
を用いて、ＣＶＤ法、ＥＣＲ−プラズマＣＶＤ法、光Ｃ
ＶＤ法等で酸化膜を形成しても、絶縁耐圧が高く、界面
準位密度の低い酸化膜を形成することができ、極めて有
効である。

本発明に基づく半導体装置の製造方法を用い、低温プロ
セスで形成した多結晶シリコンＴＦＴ　（Ｎチャンネル
）の電界効果移動度は、１５０〜２００ｃｍ２／Ｖ−ｓ
ｅｃ程度であり熱酸化法で形成したＴＰＴよりも優れた
特性が得られた。

さらに、前記ＴＰＴ製造工程に水素ガスもしくはアンモ
ニアガスを少なくとも含む気体のプラズマ雰囲気に半導
体素子をさらす工程等を設け、前記ＴＰＴを水素化する
と、結晶粒界に存在する欠陥密度が低減され、前記電界
効果移動度はさらに向上する。

また、チャンネル領域に不純物をドーピングして、Ｖｔ
ｈ　（ｔ、、きい値電圧）を制御する手段も極めて有効
である。固相成長法で形成した多結晶シリコンＴＰＴで
は、Ｎチャンネルトランジスタがデプレッション方向に
ｖｔｈがシフトし、Ｐチャンネルトランジスタがエンハ
ンスメント方向にシフトする傾向がある。又、上記ＴＰ
Ｔを水素化した場合、その傾向がより顕著になる。そこ
で、チャンネル領域に１０１Ｓ〜１０　”／　Ｃｍ”程
度の不純物をドープすると、ｖｔｈのシフトを抑えるこ
とができる０例えば、第１図において、−ゲート電極を
形成する前に、イオン注入法等でＢ（ボロン）等の不純
物を１０”〜ｌ　Ｏ”／ａｍ”程度のドーズ量で打ち込
む等の方法がある。特に、ドーズ量が前述の値程度であ
れば、Ｐチャンネルトランジスタ、Ｎチャンネルトラン
ジスタ共オフ電流が最小になるように、ｖｔｈを制御す
ることができる。

従って、０ＭＯ３型のＴＰＴ素子を形成する場合におい
てもＰ　ｃ　ｈ、　　Ｎ　ｃ　ｈを選択的にチャンネル
ドープせずに、全面を同一の工程でチャンネルドープす
ることもできる。

尚、本発明は、第１図の実施例に示した様に、高性能な
ｐｏｌｙ−８ｉＴＦＴを低温で形成できる大きなメリッ
トがあるが、これに限らず、単結晶シリコン上のゲート
！１！！縁膜、多結晶シリコン・微結晶シリコン・非晶
質シリコン等の非単結晶シリコン上のゲート絶縁膜等を
低温形成する際、極めて有効な製造方法となる。又、本
発明はＴＰＴに限らず、絶縁ゲート型半導体素子全般に
応用できる。更に、本発明の酸化膜はゲート絶縁膜以外
にも、層間絶縁膜・パッシベーション膜等にも用いるこ
とができ、絶縁耐圧が高い絶縁膜を低温形成できるとい
う大きなメリットがある。

［発明の効果］以上述べたように、本発明によれば絶縁耐圧が高く、界
面準位密度の低い酸化膜を低温で形成することができる
。特に、多結晶シリコン上に本発明によるプラズマＣＶ
Ｄ法で酸化膜を形成した場合は、多結晶シリコンを熱酸
化し酸化膜を形成した場合よりも、絶縁耐圧を高く、界
面準位密度を低くすることができた。更に、熱酸化膜よ
りもＴＰＴの電界効果移動度が大幅に向上するという効
果もある。その結果、絶縁性非晶質材料上に高性能な半
導体素子を形成することが可能となり、大型で高解像度
の液晶表示パネルや高速で高解像度の密着型イメージセ
ンサや三次元ＩＣ等を容易に形成できるようになった。

又、本発明による酸化膜の形成方法は低温プロセスであ
るため、基板として安価なガラス基板を用いることも可
能である。

三次元ＩＣにおいては下層部の素子に悪影響（例えば、
不純物の再分布等）を与えずに上層部の素子を形成する
こともできる。

また、本発明を才、第１図の実施例に示したＴＰＴ以外
にも、絶縁ゲート型半導体素子全般に応用できる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の実施例における半導体
装置の製造工程図である。第２図（ａ）及び第２図（ｂ）はガス流量のタイムチャ
ートの概略図である。０１０２０３０４０５０６絶縁性非晶質材料シリコン層多結晶シリコン層ゲート絶縁膜ゲート電極ソース・ドレイン領域０７０８０９０１０２層間絶縁膜コンタクト穴配線モノシランの流量ジクロルシランの流１以

Claims

【特許請求の範囲】

（１）絶縁ゲート型電界効果トランジスタのゲート絶縁
膜を、塩素もしくは弗素のうちの少なくとも一方の元素
を含むモノシラン誘導体ガスを用い、プラズマＣＶＤ法
で形成したことを特徴とする半導体装置の製造方法。
（２）絶縁ゲート型電界効果トランジスタのゲート絶縁
膜を、少なくとも塩化水素を用い、プラズマＣＶＤ法で
形成したことを特徴とする半導体装置の製造方法。
（３）前記絶縁ゲート型トランジスタのチャンネル領域
の少なくとも一部が非単結晶半導体であることを特徴と
する請求項１又は請求項２記載の半導体装置の製造方法
。