JP2811762B2

JP2811762B2 - 絶縁ゲート型電界効果トランジスタの製造方法

Info

Publication number: JP2811762B2
Application number: JP17232789A
Authority: JP
Inventors: 秀明岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-07-04
Filing date: 1989-07-04
Publication date: 1998-10-15
Anticipated expiration: 2013-10-15
Also published as: JPH0336767A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体装置の製造方法に係わり、特に絶縁
ゲート型電界効果トランジスタのゲート絶縁膜の形成方
法に関する。

［従来の技術］近年、三次元ICや、大型で高解像度の液晶表示パネル
や、高速で高解像度の密着型イメージセンサ等へのニー
ズが高まるにつれて、低温で良質のゲート絶縁膜を形成
する技術が重要となってきた。熱酸化法は、900〜1200
℃程度の高温プロセスであるため、（１）安価なガラス
基板上に素子を形成できない。（２）三次元ICでは下層
部の素子に悪影響（不純物の再分布等）を与える等の問
題があり、CVD法等で低温で酸化膜を形成する技術が検
討されている。

［発明が解決しようとする課題］ところが、従来のCVD法で形成した酸化膜は、ゲート
絶縁耐圧が低く、界面準位密度が高い等の問題があり、
実用レベルの素子を安定して形成することが困難であっ
た。そこで本発明はこの様な問題点を解決するものであ
り、その目的とするところは、ゲート絶縁耐圧が高く、
界面準位密度が低い絶縁ゲート型電界効果トランジスタ
用のゲート絶縁膜の形成方法を提供するところにある。

［課題を解決するための手段］本発明は、絶縁ゲート型電界効果トランジスタの製造
方法において、プラズマCVD法により、モノシランと、塩素もしくは
弗素のうちの少なくとも一方の元素を含むモノシラン誘
導体ガス又は塩化水素を用いて、シリコン酸化膜からな
るゲート絶縁膜を形成する工程を有し、前記ゲート絶縁膜を形成する工程は、前記ゲート絶縁
膜の形成開始時に対して所定時間後に、前記モノシラン
誘導体ガス又は前記塩化水素よりも前記モノシランの流
量比を高くすることを特徴とする。

［実施例］第１図は、本発明の実施例における半導体装置の製造
工程図の一例である。尚、第１図では半導体素子として
薄膜トランジスタ（TFT）を形成する場合を例としてい
る。

第１図において、（ａ）は、ガラス、石英等の絶縁性
非晶質基板、もしくはSiO₂等の絶縁性非晶質材料層等の
絶縁性非晶質材料101上にシリコン層102を形成する工程
である。成膜条件の一例としては、LPCVD法で500℃〜56
0℃程度で膜厚100Å〜2000Å程度のシリコン膜を形成す
る等の方法、プラズマCVD法で基板温度を室温〜600℃程
度に保持し、モノシラン若しくはモノシランを水素、ア
ルゴン、ヘリウム等で希釈したガスを反応室内に導入
し、高周波エネルギー等を加えガスを分解して所望の基
板上にシリコン層を膜厚100Å〜2000Å程度形成する等
の方法がある。ただし、成膜方法はこれに限定されるも
のではなく、例えば、スパッタ法、蒸着法、EB蒸着法、
MBE法等で非晶質シリコン、若しくは微結晶シリコンを
形成する方法がある。

第１図（ｂ）は、該シリコン層102を熱処理等により
結晶成長させる工程である。熱処理条件は、工程（ａ）
のシリコン層の成膜方法によってその最適条件が異な
る。

例えば、LPCVD法で成膜した場合は、550℃〜650℃程
度で２〜50時間程度窒素もしくはAr等の不活性ガス雰囲
気中で熱処理することで多結晶シリコン層103が形成さ
れる。

又、プラズマCVD法で形成した場合は、例えば、成膜
時の基板温度によって以下に述べるような違いがある。

（１）基板温度が室温〜150℃程度の比較的低温で成膜
した膜は、膜中に多量の水素を含む非晶質シリコンにな
るが、200〜300℃程度で成膜した膜と比べてより低温の
熱処理で膜中の水素を抜くことが出来る。熱処理条件の
一例を以下に述べる。プラズマCVD反応室内で成膜後の
非晶質シリコン膜に第一のアニールを行う。成膜温度が
低い非晶質シリコン膜はポーラスな膜であるため、成膜
後そのまま大気中に取り出すと膜中に酸素等が取り込ま
れ易く、膜質低下の原因となるが、大気中に取り出す前
に適切な熱処理を行うと膜の緻密化が成され、酸素等の
取り込みが防止される。熱処理温度は300℃以上が望ま
しく、400〜500℃程度まで温度を上げると特に効果が大
きい。尚、熱処理温度が300℃未満であっても熱処理に
よる膜の緻密化の効果はある。但し、真空を破らずに連
続してアニールを行う場合は第一のアニールを省くこと
もできる。

続いて、第二のアニールを行う。低い成膜温度で形成
された非晶質シリコン膜は550℃〜650℃程度の比較的低
温の熱処理を数時間〜40時間程度行なうと、水素の脱離
と結晶成長が起こり、結晶粒径１〜２μｍ程度の大粒径
の多結晶シリコンが形成される。尚、第一のアニール及
び第二のアニールとも所定のアニール温度まで昇温する
際に短時間で急激に温度を上昇させるのは好ましくな
い。その理由は、温度を上昇するにつれて（特に、300
℃を越えると）膜中の水素の脱離が起こり、昇温速度が
急激であると膜中に欠陥を形成し易くなる。場合によっ
てはピンホールができたり、膜が剥離することもある。
少なくとも300℃以上の温度では20℃／分よりも遅い昇
温速度（５℃／分よりも遅い昇温速度が特に望ましい）
で温度を徐々に上昇すると膜中の欠陥は少なくなる。
尚、昇温方法の詳細は後述する。

（２）基板温度が150℃〜300℃程度で成膜した膜は、上
述の低温で形成した非晶質シリコン膜に比べて、膜中の
水素量は減少するが水素が脱離する温度はより高温側に
シフトする。ただし、成膜後の膜は低温で形成した膜に
比べて緻密であるため上述の第一のアニールを省くこと
もできる。第二のアニール条件は、550〜650℃程度の熱
処理を数時間〜40時間程度行うと、水素の脱離と結晶成
長が起こり、結晶粒径１〜２μｍの大粒径の多結晶シリ
コンが形成される。尚、550℃〜650℃までの昇温方法の
詳細は後述するが、（１）の場合と同様に少なくとも30
0℃以上の温度では20℃／分（望ましくは、５℃／分）
よりも遅い昇温速度で温度を徐々に上昇すると膜中の欠
陥が少なくなり望ましい。

（３）基板温度が300℃を越えると膜中の水素量はさら
に減少するが、550℃〜650℃程度のアニールでは水素の
脱離が起こり難くなるため、前記温度よりもより高い温
度での熱処理が重要となる。尚、基板温度が500℃程度
以上で形成した膜を固相成長した場合は、＜110＞もし
くは＜100＞に配向した多結晶シリコンが得られる為、T
FTの界面準位密度の低減や電界効果移動度の向上等の効
果がある。

第１図（ｃ）は、工程（ｂ）より高い所定の熱処理温
度で該多結晶シリコン層103を熱処理する工程である。
尚、工程（ｃ）は、省くこともできるが、結晶化率を向
上させる為に、重要な工程である。工程（ｂ）で固相成
長法で結晶成長させた多結晶シリコン層103の結晶化率
は必ずしも高くない。特に、LPCVD法で500℃〜560℃程
度の比較的低温で形成したシリコン膜（非晶質シリコ
ン、若しくは非晶質相中に微少な結晶領域が存在する微
結晶シリコンになっている。）を熱処理で固相成長させ
た場合は、その結晶化率は、50％〜70％程度と低い。そ
こで、工程（ｃ）で工程（ｂ）より高い温度で熱処理す
ることで、該多結晶シリコン層の未結晶化領域を結晶化
させる工程を設けることが重要となる。その結果、結晶
化率を99％以上に高めることができる。熱処理温度とし
ては、700℃〜1200℃程度の間に最適値が存在する。但
し、基板としてガラスを用いた場合は、上述のような高
温にさらすことはできないため、エキシマレーザ等の短
波長光を照射することで半導体の表面層近傍のみを上述
の温度まで昇温させ、半導体層と基板界面近傍は600℃
程度以下になるように、照射強度及び照射時間を最適化
することが重要である。一例としては、XeClエキシマレ
ーザ（波長308nm）を用い、照射強度0.1〜1.0J/cm²程度
で１〜10パルス（１パルス数＋ns）照射する等の条件が
上述の条件を満たす。尚、レーザを照射した際、半導体
層と基板の界面が600℃程度以下であれば、半導体層の
表面を溶融させる条件の方が、半導体表面層の結晶性が
良好となり好ましい。特に、該表面層は反転層が形成さ
れる領域であるため、表面層の結晶性向上は、トランジ
スタ特性の向上につながる。その他の熱処理方法として
は、アニール炉で窒素若しくはAr等の不活性ガス雰囲気
中で、例えば850℃ならば１時間程度、1000℃ならば10
〜20分程度熱処理する方法、ハロゲンランプ・アークラ
ンプ・赤外線ランプ・キセノンランプ・水銀ランプ等を
用いたランプアニール、Arレーザ・He−Neレーザ等を用
いたレーザアニール等もある。

第１図（ｄ）は、ゲート絶縁膜104を、塩素もしくは
弗素の内の少なくとも一方の元素を含むモノシラン誘導
体ガスを用い、プラズマCVD法で形成する工程である。
従来の常圧CVD法で形成した酸化膜は、絶縁耐圧が低
く、Si/SiO₂の界面準位密度も高く、実用レベルの酸化
膜を安定して形成できなかった。しかし、ジクロロシラ
ン等の塩素もしくは弗素の少なくとも一方の元素を含む
モノシラン誘導体ガスを用い、プラズマCVD法で成膜す
ることで、良質の酸化膜を低温形成できることが、我々
の検討の結果明らかとなった。成膜方法の一例として
は、プラズマCVD装置に、反応ガスとして、ジクロロシ
ラン（SiH₂Cl₂）及び酸素もしくは亜酸化窒素（N₂O）を
導入し、基板温度200℃〜450℃程度に保ち、高周波を印
加しガスを分解し、酸化膜を成膜する等の方法がある。
尚、ジクロロシランの代わりに、モノクロロシラン（Si
H₃Cl）、三塩化シラン（SiHCl₃）、四塩化珪素（SiC
l₄）、モノフルオロシラン（SiH₃F）、ジフルオロシラ
ン（SiH₂F₂）、トリフルオロシラン（SiHF₃）、四弗化
珪素（SiF₄）等の、塩素もしくは弗素の内の少なくとも
一方の元素を含むモノシラン誘導体ガスを用いてもよ
い。また、これらのガスの内の複数を混合して用いても
よいし、モノシランとこれらのガスを混合して用いても
よい。そのほかに、モノシランもしくはモノシラン誘導
体ガスに塩化水素（HCl）を混合して成膜しても同様の
効果がある。また、ジクロロシラン等のモノシラン誘導
体ガスもしくは塩化水素等とモノシランを混合した場
合、その混合比を時間と共に変化させる方法も有効であ
る。即ち、成膜開始時は、ジクロロシラン等のモノシラ
ン誘導体ガスもしくは塩化水素の比率を高くし、時間と
共にモノシランの比率を高くする等の方法があり、絶縁
耐圧を高くし、界面準位密度を低くするという効果があ
る。その理由は、以下のように推測される。成膜時に塩
素もしくは弗素等の元素を含むモノシラン誘導体ガスも
しくは塩化水素の比率を高めることで、シリコン層102
上の自然酸化膜や有機物・金属等の汚染物質を除去しつ
つ、酸化膜を成膜することで、界面準位密度を低減する
ことができる。続いて、モノシランガスの比率を高める
ことで、膜中に混入する塩素や弗素の量を低減させ、絶
縁耐圧の高い良質の酸化膜を形成することができる。第
２図（ａ）及び第２図（ｂ）にガス流量のタイムチャー
トの概略図を示す。第２図において、201はモノシラン
ガスの流量を、202はジクロルシランガスの流量を示
す。第２図（ａ）では、成膜開始時にはジクロロシラン
が100％であり、時間と共に、ジクロロシランの流量を
減らし、モノシランの流量を増やす場合を示している。
また、第２図（ｂ）ではガス流量をステップ的に変える
場合を示している。尚、ガス流量のタイムチャートは第
２図に限定されるものではなく、成膜開始時にジクロロ
シラン等のシラン誘導体ガスもしくは塩化水素等の比率
を高くする点が重要である。

第１図（ｅ）は、半導体素子を形成する工程である。
尚、第１図（ｅ）では、半導体素子としてTFTを形成す
る場合を例としている。図において、104はゲート絶縁
膜、105はゲート電極、106はソース・ドレイン領域、10
7は層間絶縁膜、108はコンタクト穴、109は配線を示
す。TFT形成法の一例としては、ゲート電極を形成後、
ソース・ドレイン領域をイオン注入法、熱拡散法、プラ
ズマドーピング法、イオンシャワードーピング法等で形
成し、層間絶縁膜をCVD法、スパッタ法、プラズマCVD法
等で形成する。さらに、該層間絶縁膜にコンタクト穴を
開け、配線を形成することでTFTが形成される。基板と
してガラスを用いた場合のソース・ドレイン領域の形成
方法は、イオン注入法でＢ、Ｐ等の不純物を打ち込んだ
後、600℃程度の低温で数時間〜数十時間熱処理するこ
とで不純物の活性化を行う方法の他、イオンシャワード
ーピング法、プラズマドーピング法等が有効である。

本発明は、従来の熱酸化法やCVD法に代わり、プラズ
マCVD法で低温で良質の酸化膜を形成できる点が重要で
ある。以下にその詳細を述べる。従来のCVD法では、前
述の通り絶縁耐圧が低く、Si/SiO₂界面準位密度が高
く、実用レベルの酸化膜を安定して形成することができ
なかった。又、熱酸化法は、900℃〜1200℃程度の高温
プロセスであるほか、多結晶シリコン上では、絶縁耐圧
が３〜4MV/cm程度と低いという問題があった。しかし、
本発明によるプラズマCVD法で形成した酸化膜は、熱酸
化法で形成した膜よりも絶縁耐圧が向上し、７〜8MV/cm
程度になることが明らかとなった。その理由は、多結晶
シリコンを熱酸化した場合は、結晶粒界に沿って酸化が
進み易いため、酸化膜が突起状になり電界集中が起こり
易い。一方、プラズマCVD法で酸化膜を低温形成した場
合は、結晶粒界に沿った酸素の拡散がほとんどなく、上
述のような電界集中が起こり難いため、絶縁耐圧が向上
するものと考えられる。更に、結晶粒界に沿った酸化
は、結晶粒界部に高い電位障壁を形成するため、TFTの
電界効果移動度を低下させる原因ともなっていたが、本
発明による酸化膜を用いた場合は、結晶粒界部に沿った
酸素の拡散が殆ど無く、粒界部の電位障壁を低くできる
為、電界効果移動度が大きく向上するという効果もあ
る。更に、ジクロロシラン等のシラン誘導体ガス、もし
くは塩化水素等を用い、シリコン層102上の自然酸化膜
や有機物・金属等の汚染物質を除去しつつ、酸化膜を成
膜することで、界面準位密度を低減することができる点
も重要である。

又、本発明に基づくプラズマCVD法による酸化膜は、4
50℃程度以下の低温で成膜できるため、安価なガラス基
板を用いた低温プロセスに応用することもできる。

尚、第１図の実施例では、ジクロルシラン等のシラン
誘導体ガスを用いて、プラズマCVD法で酸化膜を形成す
る場合を示したが、本発明はこれに限らず、上述のガス
を用いて、CVD法、ECR−プラズマCVD法、光CVD法等で酸
化膜を形成しても、絶縁耐圧が高く、界面準位密度の低
い酸化膜を形成することができ、極めて有効である。

本発明に基づく半導体装置の製造方法を用い、低温プ
ロセスで形成した多結晶シリコンTFT（Ｎチャンネル９
の電界効果移動度は、150〜200cm²/V・sec程度であり熱
酸化法で形成したTFTよりも優れた特性が得られた。

さらに、前記TFT製造工程に水素ガスもしくはアンモ
ニアガスを少なくとも含む気体のプラズマ雰囲気に半導
体素子をさらす工程等を設け、前記TFTを水素化する
と、結晶粒界に存在する欠陥密度が低減され、前記電界
効果移動度はさらに向上する。

また、チャンネル領域に不純物をドーピングして、Vt
h（しきい値電圧）を制御する手段も極めて有効であ
る。固相成長法で形成した多結晶シリコンTFTでは、Ｎ
チャンネルトランジスタがデプレッション方向にVthが
シフトし、Ｐチャンネルトランジスタがエンハンスメン
ト方向にシフトする傾向がある。又、上記TFTを水素化
した場合、その傾向がより顕著になる。そこで、チャン
ネル領域に10¹⁵〜10¹⁹/cm³程度の不純物をドープする
と、Vthのシフトを抑えることができる。例えば、第１
図において、ゲート電極を形成する前に、イオン注入法
等でＢ（ボロン）等の不純物を10¹¹〜10¹³/cm²程度のド
ーズ量で打ち込む等の方法がある。特に、ドーズ量が前
述の値程度であれば、Ｐチャンネルトランジスタ、Ｎチ
ャンネルトランジスタ共オフ電流が最小になるように、
Vthを制御することができる。従って、CMOS型のTFT素子
を形成する場合においてもPch,Nchを選択的にチャンネ
ルドープせずに、全面を同一の工程でチャンネルドープ
することもできる。

尚、本発明は、第１図の実施例に示した様に、高性能
なpoly−SiTFTを低温で形成できる大きなメリットがあ
るが、これに限らず、単結晶シリコン上のゲート絶縁
膜、多結晶シリコン・微結晶シリコン・非晶質シリコン
等の非単結晶シリコン上のゲート絶縁膜等を低温形成す
る際、極めて有効な製造方法となる。又、本発明はTFT
に限らず、絶縁ゲート型半導体素子全般に応用できる。
更に、本発明の酸化膜はゲート絶縁膜以外にも、層間絶
縁膜・パッシベーション膜等にも用いることができ、絶
縁耐圧が高い絶縁膜を低温形成できるという大きなメリ
ットがある。

［発明の効果］以上述べたように、本発明によれば絶縁耐圧が高く、
界面準位密度の低い酸化膜を低温で形成することができ
る。特に、多結晶シリコン上に本発明によるプラズマCV
D法で酸化膜を形成した場合は、多結晶シリコンを熱酸
化し酸化膜を形成した場合よりも、絶縁耐圧を高く、界
面準位密度を低くすることができた。更に、熱酸化膜よ
りもTFTの電界効果移動度が大幅に向上するという効果
もある。その結果、絶縁性非晶質材料上に高性能な半導
体素子を形成することが可能となり、大型で高解像度の
液晶表示パネルや高速で高解像度の密着型イメージセン
サや三次元IC等を容易に形成できるようになった。又、
本発明による酸化膜の形成方法は低温プロセスであるた
め、基板として安価なガラス基板を用いることも可能で
ある。三次元ICにおいては下層部の素子に悪影響（例え
ば、不純物の再分布等）を与えずに上層部の素子を形成
することもできる。

また、本発明は、第１図の実施例に示したTFT以外に
も、絶縁ゲート型半導体素子全般に応用できる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の実施例における半導体
装置の製造工程図である。第２図（ａ）及び第２図（ｂ）はガス流量のタイムチャ
ートの概略図である。 101……絶縁性非晶質材料 102……シリコン層 103……多結晶シリコン層 104……ゲート絶縁膜 105……ゲート電極 106……ソース・ドレイン領域 107……層間絶縁膜 108……コンタクト穴 109……配線 201……モノシランの流量 202……ジクロルシランの流量

Claims

(57)【特許請求の範囲】

【請求項１】絶縁ゲート型電界効果トランジスタの製造
方法において、プラズマCVD法により、モノシランと、塩素もしくは弗
素のうちの少なくとも一方の元素を含むモノシラン誘導
体ガス又は塩化水素を用いて、シリコン酸化膜からなる
ゲート絶縁膜を形成する工程を有し、前記ゲート絶縁膜を形成する工程は、前記ゲート絶縁膜
の形成開始時に対して所定時間後に、前記モノシラン誘
導体ガス又は前記塩化水素よりも前記モノシランの流量
比を高くすることを特徴とする絶縁ゲート型電界効果ト
ランジスタの製造方法。