KR0140665B1 - 박막트랜지스터 제조방법 - Google Patents

박막트랜지스터 제조방법

Info

Publication number
KR0140665B1
KR0140665B1 KR1019940005867A KR19940005867A KR0140665B1 KR 0140665 B1 KR0140665 B1 KR 0140665B1 KR 1019940005867 A KR1019940005867 A KR 1019940005867A KR 19940005867 A KR19940005867 A KR 19940005867A KR 0140665 B1 KR0140665 B1 KR 0140665B1
Authority
KR
South Korea
Prior art keywords
layer
forming
amorphous silicon
polycrystalline silicon
thickness
Prior art date
Application number
KR1019940005867A
Other languages
English (en)
Inventor
양명수
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019940005867A priority Critical patent/KR0140665B1/ko
Application granted granted Critical
Publication of KR0140665B1 publication Critical patent/KR0140665B1/ko

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 박막트랜지스터 제조방법에 관한 것으로, 하부게이트구조의 다결정실리콘 박막트랜지스터의 다결정실리콘과 게이트절연막간의 계면특성을 향상시키기 위한 것이다.
본 발명은 투명절연기판상에 게이트전극을 형성하는 공정과, 상기 게이트전극이 형성된 투명절연기판 전면에 게이트절연막을 형성하는 공정, 상기 게이트절연막상에 제1비정질실리콘층을 소정의 활성층 두께보다 얇게 형성하는 공정, 상기 제 1비정질 실리콘층을 레이저 어닐링에 의해 다결정실리콘화하여 제1다결정실리콘층을 형성하는 공정, 상기 제1다결정실리콘층상에 상기 제1다결정실리콘층 두께와 합하여 소정의 활성층 두께가 되는 두께로 제2비정질실리콘층을 형성하는 공정, 상기 제2비정질실리콘층을 레이저 어닐링에 의해 다결정실리콘화하여 제 2다결정실리콘층을 형성하는 공정, 및 상기 제 1 및 제2다결정실리콘층을 패터닝하여 활성층을 형성하는 공정을 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법을 제공한다.

Description

박막트랜지스터 제조 방법
제1도는 종래의 박막트랜지스터 제조방법을 도시한 공정순서도.
제2도는 본 발명에 의한 박막트랜지스터 제조방법을 도시한 공정 순서도.
*도면의 주요부분에 대한 부호의 설명
1:투명절연기판 2: 게이트전극
3:게이트절연막 4-3:제1비정질실리콘층
4-4:제1다결정실리콘층 4-5:제2비정질실리콘층
4-2:활성층 5:이온이 도핑된 실리콘층
6:소오스 및 드레인 금속전극
본 발명은 박막트랜지스터 제조방법에 관한 것으로, 특히 하부게이트(bottom gate)구조의 다결정실리콘 박막트랜지스터의 레이저에 의한 결정화방법에 관한 것이다.
종래기술에 의한 하부게이트 구조의 다결정실리콘 박막트랜지스터 제조방법을 제 1도를 참조하여 설명하면 다음과 같다.
먼저, 제 1도(a)와 같이 투명절연기판(1)위에 게이트전극(2)을 형성한 후, 그 전면에 게이트절연막(3)을 형성하고, 상기 게이트절연막(3)위에 비정질실리콘을 증착한 다음 이를 활성층 패턴(4-1)으로 패터닝한 후 레이저 어닐링에 의해 다결정실리콘(4-2)으로 결정화시킨다.
이어서 제1도 (b)와 같이 상기 다결정실리콘화된 활성층 (4-2)전면에 n+실리콘층(5)을 형성하고 이위에 소오스 및 드레인 전극 형성을 위한 금속을 증착한 후, 이 금속층 및 상기 n+실리콘층(5)을 소오스 및 드레인전극패턴으로 패터닝하여 소오스 및 드레인 금속전극(6)을 형성함으로써 박막트랜지스터를 제작한다.
상술한 종래기술에 의해 하부케이트구조의 다결정실리콘 박막트랜지스터를 제조할 경우, 비정질실리콘층을 레이저 어닐링에 의해 결정화할 때 다음과 같은 문제점이 발생할 수 있다.
일반적으로 하부게이트구조의 다결정실리콘 박막트랜지스터는 레이저에 의한 선택적어닐링에 의해 비정질실리콘 박막트랜지스터와 동일기판상에 동시에 형성하는 하이브리드 박막트랜지스터-액정표시장치(Hybrid TFT-LCD)에 주로 사용된다.
이 경우 레이저 어닐링할 비정질실리콘의 두께가 증가될 가능성이 많으며 두께가 증가될수록 레이저의 파워가 증가되어야 하며 그에 따른 표면거칠기가 심해질 수 있다.
또한, 일반적으로 비정질실리콘의 레이저 어닐링에 의해 형성된 다결정실리콘은 표면에서 결정성장이 먼저 진행되어 게이트절연막과의 계면을 이루는 하부 실리콘의 결정도가 떨어진다.
이 경우, 비정질실리콘의 두께가 증가될수록 이러한 경향이 심하다.
또한 레이저 조사를 하는 경우, 게이트절연막에 낮은 에너지가 전달되어 이로 인해 산소나 수소의 결함이 증가될 수 있다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 하부게이트구조의 다결정실리콘 박막트랜지스터에 있어서 다결정실리콘과 게이트절연막의 계면특성을 향상시키는데 적당하도록 한 박막트랜지스터 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 박막트랜지스터 제조방법은 투명절연기판상에 게이트전극을 형성하는 공정과, 상기 게이트전극이 형성된 투명절연기판 전면에 게이트절연막을 형성하는 공정, 상기 게이트절연막상에 제 1비정질실리콘층을 소정의 활성층 두께보다 얇게 형성하는 공정, 상기 제1비정질실리콘층을 레이저 어닐링에 의해 다결정실리콘화하여 제 1다결정실리콘층을 형성하는 공정, 상기 제 1다결정실리콘층상에 상기 제 1결정실리콘층 두께와 합하여 소정의 활성층 두께가 되는 두께로 제2비정질실리콘층을 형성하는 공정, 상기 제 2비정질실리콘층을 레이저 어닐링에 의해 다결정실리콘화하여 제2다결정실리콘층을 형성하는 공정, 및 상기 제 1 및 제2다결정실리콘층을 패터닝하여 활성층을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명에 의한 박막트랜지스터 제조방법을 공정순서에 따라 도시하였다.
먼저, 제2도 (a)에 도시한 바와 같이 투명절연기판(1)위에 게이트전극을(2)을 형성한후, 그 전면에 게이트절연막(3)을 형성하고, 상기 게이트절연막(3)위에 두께 100° 이하의 얇은 비정질실리콘 (4-3)을 증착한다.
이어서 상기 비정질실리콘층(4-3)을 기판온도를 400℃이하로 가열하고 1차 레이저 어닐링하여 제2도(b)와 같이 높은 결정도의 다결정실리콘(4-4)으로 변화시킴과 동시에 그 하부의 게이크절연막(3)의 결함을 감소시킨다.
이어서 상기 다결정실리콘층(4-4)상에 비정질실리콘(4-5)을 상기 다결정실리콘층(4-4)과 비정질실리콘층(4-5)을 합한 두께가 목표로 하는 활성층의 두께가 되도록 그 두께를 설정하여 증착한 후, 2차 레이저 어닐링하여 제2도 (c)와 같이 상기 비정질실리콘층(4-5)을 결정화시켜 다결정실리콘(4-2)으로 만든다.
이어서 상기 다결정실리콘층(4-2)을 활성층패턴으로 패터닝한 후, 이위에 n+실리콘층(5)을 증착하여 소오스 및 드레인영역을 형성하고, 그 위에 금속을 증착한 후 패터닝하여 소오스 및 드레인 금속전극(6)을 형성함으로써 박막트랜지스터를 제작한다.
이상 상술한 바와 같이 본 발명에 의하면, 활성층으로서 먼저 얇은 비정질실리콘을 형성하고 레이저 어닐닝함으로써 높은 결정도를 가지며 균일한 다결정실리콘을 얻을 수 있게 되므로 게이트절연막과의 계면을 이루는 부근에 높은 결정도를 갖는 다결정 실리콘을 형성시킬 수 있다.
또한 얇은 비정질실리콘을 형성하므로 레이저 어닐링시 높은 에너지를 게이트절연막에 전달시킬 수 있어서 게이트절연막의 결함을 어닐링에 의해 감소시킬 수 있게 된다.
그리고 활성층을 2층으로 나누어 증착하고 레이저 어닐링하므로 제1층의 높은 결정도를 가진 다결정실리콘이 제2층의 어닐링시 시드(seed)로 작용하여 전체적으로 균일하면서 높은 결정도의 댜결정실리콘 활성층을 형성할 수 있다.

Claims (4)

  1. 투명절연기판상에 게이트전극을 형성하는 공정과, 상기 게이트전극이 형성된 투명절연기판 전면에 게이크절연막을 형성하는 공정, 상기 게이트절연막상에 제1비정질실리콘층을 소정의 활성층 두께보다 얇게 형성하는 공정, 상기 제1비정질실리콘을 레이저 어닐링에 의해 다결정실리콘화하여 제1다결정실리콘층을 형성하는 공정, 상기 제1다결정실리콘층상에 상기 제1다결정실리콘층 두께와 합하여 소정의 활성층 두께가 되는 두께로 제2비정질실리콘층을 형성하는 공정, 상기 제2비정질실리콘층을 레이저 어닐링에 의해 다결정실리콘화하여 제2다결정실리콘층을 형성하는 공정, 및 상기 제1 및 제2다결정실리콘층을 패터닝하여 활성층을 형성하는 공정, 상기 활성층을 형성하는 공정 후에 상기 활성층 상부에 이온이 도핑된 실리콘을 증착하여 소오스 및 드레인영역을 형성하는 공정과 상기 소오스 및 드레인영역 상부에 소오스 및 드레인 금속전극을 형성하는 공정을 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  2. 게이트 전극, 반도체층, 고농도 n형 반도체층 및 소오스/드레인 전극을 구비한 박막트랜지스터 제조 방법에 있어서, 상기 반도체층은 제1반도체층을 형성한 후 상기 제1반도체층을 1차 레이저 어닐링하는 공정파, 상기 1차 레이저 어닐링한 제1반도체층위에 제2반도체층을 형성하는 공정과, 상기 제2반도체층을 2차 레이저 어닐링하는 공정을 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  3. 제2항에 있어서, 상기 제1, 제2반도체층은 비정질 실리콘막으로 형성함을 특징으로 하는 박막트랜스터의 제조 방법.
  4. 제2항에 있어서, 상기 레이저 어닐링은 상기 반도체층이 다결정 실리콘층으로 변화되도록 함을 특징으로 하는 박막트랜지스터의 제조 방법.
KR1019940005867A 1994-03-23 1994-03-23 박막트랜지스터 제조방법 KR0140665B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940005867A KR0140665B1 (ko) 1994-03-23 1994-03-23 박막트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940005867A KR0140665B1 (ko) 1994-03-23 1994-03-23 박막트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
KR0140665B1 true KR0140665B1 (ko) 1998-07-15

Family

ID=19379467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940005867A KR0140665B1 (ko) 1994-03-23 1994-03-23 박막트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR0140665B1 (ko)

Similar Documents

Publication Publication Date Title
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
JPH07118443B2 (ja) 半導体装置の製法
JP3869189B2 (ja) 薄膜トランジスタの作製方法
JP2734587B2 (ja) 薄膜トランジスタの製造方法
JPH08195492A (ja) 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
US6458200B1 (en) Method for fabricating thin-film transistor
JPH02283036A (ja) 半導体装置の製造方法
JP3890270B2 (ja) 薄膜トランジスタの製造方法
JPH0322540A (ja) 半導体装置の製造方法
KR0140665B1 (ko) 박막트랜지스터 제조방법
JPH10125923A (ja) 半導体素子及びその製造方法
JPH02275641A (ja) 半導体装置の製造方法
JPS6230314A (ja) 結晶性半導体薄膜の製造方法
KR100271493B1 (ko) 박막트랜지스터의 제조방법
KR100796607B1 (ko) 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP3269730B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
JPH08316487A (ja) 薄膜半導体装置の製造方法
JPH08293464A (ja) 半導体基板及び半導体装置の製造方法
JP3181901B2 (ja) 薄膜トランジスタ
KR100796613B1 (ko) 레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법
KR100271492B1 (ko) 박막트랜지스터의 제조방법
JP3181817B2 (ja) 薄膜トランジスタ
KR100709282B1 (ko) 박막 트랜지스터 및 제조 방법
JPH0845837A (ja) 多結晶半導体膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080131

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee