KR100796613B1 - 레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법 - Google Patents

레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR100796613B1
KR100796613B1 KR1020060129626A KR20060129626A KR100796613B1 KR 100796613 B1 KR100796613 B1 KR 100796613B1 KR 1020060129626 A KR1020060129626 A KR 1020060129626A KR 20060129626 A KR20060129626 A KR 20060129626A KR 100796613 B1 KR100796613 B1 KR 100796613B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
amorphous silicon
film transistor
metal layer
Prior art date
Application number
KR1020060129626A
Other languages
English (en)
Inventor
김무진
김혜동
김경보
서진욱
이기용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060129626A priority Critical patent/KR100796613B1/ko
Application granted granted Critical
Publication of KR100796613B1 publication Critical patent/KR100796613B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 MILC를 이용하여 박막 트랜지스터로 사용되는 비정질 실리콘을 결정화하는 방법에 관한 것이다. 상기 MILC를 수행하는데 있어서, 레이저를 사용하여 금속층이 도포된 필름에 스캔 함으로써 원하는 부분의 금속을 기판에 전사시켜 결정화하는 것을 특징으로 하는 결정화 방법 및 그를 이용한 박막 트랜지스터 제조 방법에 관한 것이다.
비정질 실리콘, 결정화, MILC , 레이저, 박막 트랜지스터

Description

레이저를 이용한 다결정 실리콘 결정화 방법 및 그를 이용한 박막 트랜지스터의 제조 방법{Poly Silicon Crystallization Method Using Laser and Fabricating Method For Thin film Transistor Using The Same}
도 1 은 필름에 부착되어 있는 금속층의 일부분을 비정질 실리콘 상에 레이저를 사용하여 전사시키는 공정을 도시하는 도면이고,
도 2 는 필름으로부터 전사된 일부 금속이 유도금속촉매가 되어 비정질 실리콘을 결정화시키는 것을 설명하기 위한 도면이고,
도 3a 내지 도 3e 는 본 발명에 따른 결정화 방법을 포함한 박막 트랜지스터 제조 방법을 도시한 도면이다.
<도면부호에 대한 간단한 설명>
101 ; 기판
102 ; 버퍼층
103 ; 비정질 실리콘층
104 ; 필름
105 ; 금속층
107 ; 전사된 금속층
108 ; 게이트 절연막
109 ; 게이트전극
110a,110c,110b ; 반도체층의 소스/채널/드레인 영역
111 ; 층간 절연막
112a, 112b ; 소스/드레인 전극
113 ; 반도체층
본 발명은 MIC 또는 MILC를 이용하여 박막 트랜지스터로 사용되는 비정질 실리콘을 결정화 하는 방법에 관한 것으로, 레이저를 금속층이 도포된 기판에 조사함으로써 비정질 실리콘을 결정화하는 방법 및 그를 이용한 박막 트랜지스터 제조 방법에 관한 것이다.
액정 디스플레이 장치 (Liquid Crystal Display;LCD), 유기발광 다이오드 (Organic Light Emitting Diode: OLED)등의 디스플레이 장치에 사용되는 박막 트랜지스터는 통상 유리, 석영 등의 투명 기판에 실리콘을 증착시키고 게이트 절연막 및 게이트 전극을 형성하고, 소스 및 드레인에 도펀트를 주입한 후 어닐링 처리를 하여 활성화시킨 후 절연층을 형성하여 구성된다.
박막 트랜지스터의 활성층은 통상적인 유리 등의 투명 기판 상에 화학기상증착(CVD)방법을 사용하여 실리콘 층을 증착시켜 형성된다. 그러나 CVD 등의 방법에 의하여 직접 기판에 증착된 실리콘 층은 비정질 (amorphous) 실리콘 막으로서 결정질 실리콘(crystalline silicone)막보다 상대적으로 낮은 전자 이동도 (electron mobility)를 가진다.
박막 트랜지스터를 사용하는 디스플레이 장치가 빠른 동작 속도를 요하고 소형화됨에 따라 구동 IC의 직접도가 커지고 화소영역의 개구율이 감소되기 때문에 실리콘 막의 전자 이동도를 높여 구동회로를 화소 TFT와 동시에 형성하고 개개의 화소 개구율을 높일 필요가 있다. 이러한 목적을 위하여 비정질 실리콘 층을 열처리하여 높은 전자 이동도를 가지는 결정질 구조의 실리콘 층으로 결정화하는 기술이 사용되고 있다.
박막 트랜지스터의 비정질 실리콘을 다결정 실리콘으로 결정화하는 방법에는 여러 가지 보고되어 있는데, 크게 다결정 실리콘을 직접 증착하는 방법과 비정질 실리콘을 증착한 후 결정화하는 단계를 거쳐서 다결정질 실리콘을 만드는 방법이 있다.
전자의 방법에는 저압 화학기상증착(Low Pressure Chemical Vapor Deposition ; LPCVD)법, 플라즈마 화학기상증착(Plazma Enhanced Vapor Deposition ; PECVD)법 등을 이용하여 다결정 실리콘을 증착하는 방법이 있다. LPCVD법은 그 증착 온도가 550℃이상으로 기판 재료로 고가의 실리카(silica) 또는 석영(Quartz)를 사용하기 때문에 제작 단가가 높아 대량 생산용으로는 적합하지 못하다. 그리고 PECVD 법의 경우 SiF4/SiH4/H2 혼합 가스를 사용하여 400℃ 이하에서 증착이 가능하지만, 결정립을 억제하기 힘들며, 특히 증착시의 결정립 성장 방향의 불균일성 때문에 다결정 실리콘 박막의 표면 특성에 심각한 문제점을 가지고 있는 것으로 알려져 있다.
후자의 방법에는 즉, 비정질 실리콘을 증착하여 결정화하는 방법에는 고상결정화(Solid Phase Crystallization ; SPC)법, 엑시머 레이저(Excimer Laser Annealing ; ELA)법, 순차적 측면 결정화(Sequential Lateral Solidification; SLS)법, 금속 유도 결정화(Metal Induced Crystallization ; MIC)법, 금속 유도 측면 결정화(Metal Induced Lateral Crystallization ; MILC)법 등이 있다.
상기 ELA법은 강한 에너지를 갖는 엑시머 레이저(eximer laser)를 비정질 실리콘 박막에 펄스 형태로 투여하여 순식간에 박막을 결정화시키는 방법으로 박막 내 결정립의 크기가 크고 우수한 결정성을 갖는 다결정 실리콘 박막의 제조가 가능한 방법이다. 근래에는 ELA 법 대신 SLS법이 많이 사용되고 있다. SLS법은 레이저 에너지의 크기와 마스크를 이용하여 레이저빔의 조사범위를 적절하게 조절하여 그레인을 소정의 길이만큼 측면 성장시킴으로써 실리콘 그레인의 크기를 향상시킬 수 있는 결정화방법이다. 그러나, 이러한 방법은 레이저라는 고가의 부대 장비를 필요로 하기 때문에 대량 생산 및 대면적용의 LCD 구동용 TFT용으로는 한계점을 가지고 있는 방법이라 할 수 있다.
한편, 고상 결정화(Solid Phase Crystallization; SPC)법은 600℃ 이상의 고온을 견딜 수 있는 다결정 실리콘 형성 방법으로 비정질 실리콘을 고온에서 장시간 열처리하여 다결정 실리콘을 형성하는 방법이다. 보통 퍼니스에서 열처리하며, 고온에서 장시간 수행되므로 원하는 다결정 실리콘 상을 얻을 수 없으며, 그레인 성장 방향성이 불규칙하여 박막 트랜지스터로의 응용시 다결정 실리콘과 접속될 게이트 절연막이 불규칙하게 성장되어 소자의 항복전압이 낮아지는 문제점이 있고, 다결정 실리콘의 입경크기가 심하게 불균일하여 소자의 전기적 특성을 저하시킬 뿐만 아니라, 고가의 석영기판을 사용해야하는 단점이 있다. 한편 ,급속 열처리법(RTA)에 의한 고상결정화법은 비교적 짧은 시간에 공정이 이루어질 수 있으나 심한 열충격으로 인하여 기판이 변형되기 쉽고 결정화된 다결정 실리콘의 전기적 특성이 좋지 않다는 단점이 있다.
따라서, 상기한 바와 같은 기타 결정화법의 문제점이 발생하지 않으면서 결정화를 할 수 있는 방법으로 금속 유도 결정화 방법이 있다. 금속 유도 결정화(Metal Induced Crystallization ;MIC)방법은 200℃정도의 저온에서 금, 은, 알 루미늄 등을 이용하여 비정질 실리콘의 경계면에서 실리콘의 확산에 의한 실리콘의 확산에 의한 준안정상태의 실리사이드를 형성결정화 에너지를 낮추는 역할을 하게 되어 실리콘의 결정화를 촉진한다. 이에 반하여, 니켈, 티타늄 등의 금속은 어닐링 에 의한 금속의 확산이 지배적이다. 즉, 금속과 실리콘 경계면에서 실리콘층 방향으로의 금속 확산에 의하여 실리사이드상을 형성하고, 이러한 실리사이드가 결정화를 촉진하여 결정화 온도를 낮춘다. 그러나 MIC현상을 이용하여 박막트랜지스터를 제조하는 경우에는 박막트랜지스터의 활성층을 구성하는 결정질 실리콘 내에 비정질 실리콘의 결정화를 유도하기 위하여 사용된 금속 성분이 잔류하여 특히 박막트랜지스터의 채널부에 전류 누설을 발생시키는 문제가 발생한다.
최근에는 MIC와 같이 직접 실리콘과 접촉하거나 실리콘에 주입된 금속에 의하여 실리콘의 결정화를 유도하는 방법 대신에, 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파하면서 순차로 실리콘의 결정화를 유도하는 금속 유도 측면 결정화(Metal Induced Lateral Crystallizatiom; MILC)현상을 이용하여 실리콘층을 결정화시키는 방법이 제안되었다. 이 방법은 사용된 금속 성분이 거의 잔류하지 않아 트랜지스터 활성층의 전류 누설 및 기타 동작 특성에 영향을 미치지 않는 장점이 있다.
상기 비정질 실리콘 상에 금속촉매층은 스퍼터링 방법으로 형성할 수 있고, 이온주입이나 플라즈마등을 이용하여 형성할 수도 있다. 금속촉매의 양은 적을수록 좋으며 크롬, 팔라듐, 니켈, 백금 등을 사용하고 소자 완성 후 소자의 동작 특성에 악영향을 주지 않기 위해서 증착 두께는 1.25 내지 100Å의 극미량으로 하는 것이 좋다.
일반적으로 MILC을 수행하기 위해서는 금속층을 비정질 실리콘 상에 형성한 후 포토리소그래피 과정에 의해 패터닝한다. 포토리소그래피 과정은 포토마스크를 사용함으로써, 레지스트 도포(applying resist), 프리-배킹(pre-baking), 노광(exposure), 현상(developement) 및 포스트-베킹(post-baking)과 같은 단계에 적용되며, 막 증착(film deposition) 및 전후의 에칭단계 및 레지스트 필링(resist peeling), 건조과정이 추가된다. 이처럼 포토리소그래피는 공정단계가 복잡해지고 공정시간이 긴 단점이 있다.
본 발명은 MILC를 수행하여 비정질 실리콘층을 다결정 실리콘 층으로 결정화 하는 방법에 있어서, 종래의 복잡한 패터닝 과정을 대신하여 레이저를 이용한 전사법을 수행함으로써 간단한 방법으로 비정질 실리콘층 상에 금속촉매층을 형성하여 결정화하는 방법을 제공하고, 그를 이용한 박막 트랜지스터의 제조방법을 제공하는 것이다.
본 발명의 특징에 따르면, 기판상에 버퍼층을 형성하고, 상기 버퍼층 상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층 상에 금속층이 증착되어 있는 필름에 레이저를 조사하여 금속층 패턴을 형성하고, 상기 금속층을 포함하는 기판을 열처리하여 상기 비정질 실리콘 층을 결정화하고, 상기 다결정 실리콘층 상의 금속층 패턴을 제거하는 것을 특징으로 하는 결정화 방법을 제공하고, 그를 이용한 박막 트랜지스터의 제조방법을 제공한다.
이하에 상기한 본 발명을 바람직한 실시예가 도시된 첨부도면을 참고하여 더욱 상세하게 설명한다.
도 1 및 도 2 는 본 발명의 제 1 실시예에 따른 레이저를 이용하여 금속층을 비정질 실리콘층 상에 부착하여 결정화시키는 방법을 나타내는 공정 단면도 이다.
먼저 도 1 과 같이 기판(101)에 PECVD(plasma-enhanced chemical vapor deposition) 방법으로 SiO2를 1000Å으로 증착하여 버퍼층(102)을 형성한다. 그 후 같은 방법으로 비정질 실리콘층(103)을 증착한다. 상기 비정질 실리콘층(103)의 두께는 2000Å이하로 증착되면 무방하나, 두께가 너무 얇은 경우에는 다결정 실리콘이 박막트랜지스터를 형성하는 경우 소자의 특성에 영향을 줄 수 있으므로 300 내지 1000Å의 두께로 증착하는 것이 바람직하다.
도 1을 참고하여 본 발명을 설명하면, 상기 기판(101)과는 별도로 필름(104)에 금속층(105)을 증착한다. 상기 필름(104)은 투명성의 고분자로 이루어져 있는데, 이러한 고분자로는 폴리에틸렌 테레프탈레이트와 같은 폴리에스테르, 폴리아크릴, 폴리에폭시,폴리에틸렌,폴리스티렌 등을 사용한다. 그 중에서 폴리에틸렌 테레프탈레이트 필름을 주로 사용한다. 상기 필름(104)은 지지필름으로서 적당한 광학적 성질과 충분한 기계적 안정성을 가져야 하므로 상기 필름(104)의 두께는 10 내지 500㎛인 것이 바람직하다. 이러한 상기 금속층이 증착되어 있는 필름에 레이저를 조사하면, 레이저가 조사된 부분의 금속층이 레이저를 흡수하여 용융되어 비정질 실리콘층 상으로 전사되게 된다.
또한 상기 필름(104) 상에 증착되어 있는 금속층(105)으로는 Ni,Pd,Ti,Ag,Au,Al,Sn,Cu,Co,Cr,Mo,Tr,Ru,Rh,Cd,Pt 등의 금속이 사용되며. 진공 증착법, 전자빔 증착법 또는 스퍼터링을 이용하여 30Å 내지 1000Å 두께로 형성하는 것이 바람직하다. 왜냐하면 통상적으로 MILC에 사용되는 금속촉매의 두께가 30Å 내지 1000Å 인데, 본 발명에서는 레이저를 조사받은 금속층 영역 전체가 비정질 실리콘 상으로 전사되기 때문에 금속층의 두께를 30Å 내지 1000Å으로 하는 것이 바람직하다. 또한, 상기 비정질 실리콘상에 형성되는 금속촉매층은 결정화 후 금속잔류량에 의한 트랜지스터 소자 특성에 악영향을 미칠 수 있으므로 양이 적을수록 좋다.
도 1 을 참고하면, 상기 필름(104)을 상기 기판(101)으로부터 일정간격 이격된 위치에 상기 금속층(105)이 상기 기판(101)을 향하도록 배치하고, 상기 필름의 소정영역에 레이저를 조사하여 필름에 증착되어 있는 금속층(105)의 일부를 상기 비정질실리콘층(103) 상으로 전사함으로써, 비정질실리콘 상에 금속층(107)을 형성한다. 이때 레이저는 금속층에 수직으로 조사할 시 반사될 수 있으므로 기울여서 조사하며, 에너지의 밀도는 250mJ/㎠이상으로 하여 비정질 실리콘을 녹일 수 있어야하고, 5000mJ/㎠이면 금속층을 충분히 녹일 수 있으므로, 250mJ/㎠ 내지 5000mJ/㎠으로 한다.
도 1 의 공정으로 형성된 도 2 의 기판을 RTA, 일반 로(Furnace) 또는 인라인 로(in-line furnace)를 사용하여 500 내지 550온도 범위에서 결정화를 진행하는 것이 바람직한데, 상기 결정화 공정은 500℃이상의 높은 온도에서 진행하는 것이 바람직하고, 기판의 변형 등과 같은 고온에서의 악영향을 고려하여 0.1-50 시간, 바람직하게는 0.5-20시간 동안 진행한다. 가열로 내에서 결정화가 진행되면 금속촉매층이 부착되어 있는 부분의 비정질 실리콘에는 실리사이드가 생성되어 MIC 영역을 형성하고, 결정화가 진행되면서 MIC 영역으로부터 측면으로 결정이 성장해 나가면서 MILC영역을 형성한다. 도 2 의 화살표는 열처리 과정 중 MILC가 진행하는 방향을 나타낸다. 상기 열처리 과정후 다결정 실리콘이 생성되면 금속층(107)은 제거한다.
도 3a를 참고하면, 결정화 과정 후 생성된 다결정 실리콘을 패터닝하여 섬모양으로 만들어 반도체층(113)을 형성한다. 상기 반도체층(113)을 형성한 후 도 3b에 도시한 바와 같이 상기 반도체층(113)상에 SiO2, SiNx, SiOxNy 또는 이들의 복합층을 PECVD, LPCVD 등의 방법을 이용하여 300 내지 3000Å, 바람직하게는 500내지 1000Å 두께로 게이트 절연막(108)을 형성한다. 이후, 상기 게이트 절연막(108) 상에 금속재료 또는 도핑된 폴리실리콘 등의 도전성 재료를 스퍼터링, 가열 증발, PECVD, LPCVD 등의 방법을 사용하여 1000 내지 8000Å, 바람직하게는 2000 내지 4000Å 두께로 게이트 금속층을 증착시켜 게이트전극(109)을 형성한다. 상기 게이트전극은 AlNd, Mo, MoW등의 통상적으로 게이트 전극 물질로 사용되는 금속을 사용한다.
그 후에, 상기 게이트 전극(109)을 마스크로 하여 이온주입 공정을 통해 상기 게이트전극(109) 양측의 반도체층(113)에 불순물을 주입하여 소스/드레인(110a,110b) 영역을 형성하고 열처리하여 불순물을 활성화시킨 다음, 상기 게이트 전극(109)을 포함한 기판 전면에 층간절연막(111)을 형성한다.
이어서, 도 3e 에 도시한 바와 같이, 상기 반도체층(113)의 소정영역이 노출되도록 층간절연막(111)과 게이트 절연막(108)를 식각하여 비아홀(Via hole)을 형성하고, 상기 비아홀이 충분히 채워지도록 AlNd, Mo 의 이중의 금속층을 차례로 적 층한 후, 패터닝하여 소스/드레인 전극(112a,112b)을 형성하면, 본 발명에 따른 다결정화 방법을 이용한 박막 트랜지스터 제조공정이 완료된다.
본 발명은 다결정 실리콘을 얻기 위해 비정질 실리콘을 금속 유도 결정화(MILC) 법을 이용하여 다결정 실리콘으로 결정화하는 방법으로, 결정질이 우수한 다결정 실리콘을 생산할 수 있다. 또한 레이저를 이용하여 필름에 부착되어 있는 금속층을 이용하여 비정질 실리콘층 상에 금속촉매층을 형성함으로써 빠르고 간편한 방법으로 결정화를 진행하여 생산성을 향상시킬 수 있다.

Claims (8)

  1. 기판 상에 버퍼층을 형성하고,
    상기 버퍼층 상에 비정질 실리콘층을 형성하고,
    금속층이 증착되어 있는 필름을 상기 비정질 실리콘층 상에 위치시켜 레이저를 조사하여 상기 비정질 실리콘층 상에 금속층 패턴을 형성하고,
    상기 금속층 패턴을 포함하는 기판을 열처리하여 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하고,
    상기 다결정 실리콘층 상의 상기 금속층 패턴을 제거하고,
    상기 다결정 실리콘을 패터닝하여 반도체층을 형성하고,
    상기 반도체층 상에 게이트 절연막을 형성하고,
    상기 게이트 절연막 상에 게이트 전극을 형성하는 것을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  2. 제 1항에 있어서,
    상기 금속층은 Ni,Pd,Ti,Ag,Au,Al,Sn,Cu,Co,Cr,Mo,Tr,Ru,Rh,Cd,Pt중 하나 이상으로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  3. 제 1항에 있어서,
    상기 필름은 기재기판, 금속층으로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  4. 제 3항에 있어서,
    상기 필름은 투명성의 고분자로 이루어진 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  5. 제 4항에 있어서,
    상기 필름은 폴리에틸렌 테레프탈레이트, 폴리에스테르, 폴리아크릴, 폴리에폭시, 폴리에틸렌 및 폴리스티렌 중 선택되는 어느 하나로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  6. 제 4항에 있어서,
    상기 필름의 두께가 10 내지 500㎛인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  7. 제 1항에 있어서,
    상기 레이저는 에너지의 밀도가 250mJ/㎠내지 5000mJ/㎠ 인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  8. 제 1항에 있어서,
    상기 금속층은 두께가 30Å내지 1000Å인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
KR1020060129626A 2006-12-18 2006-12-18 레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법 KR100796613B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060129626A KR100796613B1 (ko) 2006-12-18 2006-12-18 레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060129626A KR100796613B1 (ko) 2006-12-18 2006-12-18 레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법

Publications (1)

Publication Number Publication Date
KR100796613B1 true KR100796613B1 (ko) 2008-01-22

Family

ID=39218764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060129626A KR100796613B1 (ko) 2006-12-18 2006-12-18 레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR100796613B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563196A (zh) * 2020-11-24 2021-03-26 惠科股份有限公司 一种主动开关的制作方法和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335890A (ja) * 1994-06-03 1995-12-22 Seiko Epson Corp 薄膜半導体装置の製造方法
KR20010109211A (ko) * 2000-05-31 2001-12-08 이데이 노부유끼 반도체 장치의 제조 방법
KR20020013635A (ko) * 2000-08-12 2002-02-21 장 진 금속과 전계를 이용한 비정질 막의 결정화 방법.
KR20020033373A (ko) * 2000-10-31 2002-05-06 주승기 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR20050122136A (ko) * 2004-06-23 2005-12-28 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR20060053746A (ko) * 2004-11-17 2006-05-22 삼성에스디아이 주식회사 구동 트랜지스터 및 그것을 채용한 유기 발광 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335890A (ja) * 1994-06-03 1995-12-22 Seiko Epson Corp 薄膜半導体装置の製造方法
KR20010109211A (ko) * 2000-05-31 2001-12-08 이데이 노부유끼 반도체 장치의 제조 방법
KR20020013635A (ko) * 2000-08-12 2002-02-21 장 진 금속과 전계를 이용한 비정질 막의 결정화 방법.
KR20020033373A (ko) * 2000-10-31 2002-05-06 주승기 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR20050122136A (ko) * 2004-06-23 2005-12-28 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR20060053746A (ko) * 2004-11-17 2006-05-22 삼성에스디아이 주식회사 구동 트랜지스터 및 그것을 채용한 유기 발광 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563196A (zh) * 2020-11-24 2021-03-26 惠科股份有限公司 一种主动开关的制作方法和显示面板

Similar Documents

Publication Publication Date Title
JP3431033B2 (ja) 半導体作製方法
US6162667A (en) Method for fabricating thin film transistors
US6492213B1 (en) Semiconductor device, thin film transistor and method for producing the same, and liquid crystal display apparatus and method for producing the same
JPH0758339A (ja) 半導体装置およびその作製方法
US20050236622A1 (en) Electronic device and method of manufacturing the same
KR20080111693A (ko) 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR20090020028A (ko) 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR20080105563A (ko) 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
JP2008166785A (ja) 薄膜トランジスタとその製造方法及び有機電界発光表示装置
KR100440602B1 (ko) 반도체 장치 및 그의 제조 방법
KR100333275B1 (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
KR100577795B1 (ko) 다결정 실리콘막 형성방법
US20050105037A1 (en) Flat panel display and method for fabricating the same
US9837542B2 (en) Polycrystalline silicon thin-film transistor
KR100796613B1 (ko) 레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법
KR100525436B1 (ko) 다결정화 방법과 이를 이용한 액정표시장치 제조방법
KR100761082B1 (ko) 박막트랜지스터 및 그의 제조 방법
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
KR100796607B1 (ko) 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법
KR100712176B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
KR20070043393A (ko) 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법
KR100425156B1 (ko) 다결정화 방법과 이를 이용한 액정표시장치 제조방법
KR100442289B1 (ko) 다결정화 방법 및 이를 이용한 액정표시장치 제조방법
KR100525434B1 (ko) 다결정화 방법과 이를 이용한 액정표시장치 제조방법
KR100751315B1 (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee