JPS61116820A - 半導体のアニ−ル方法 - Google Patents
半導体のアニ−ル方法Info
- Publication number
- JPS61116820A JPS61116820A JP59237439A JP23743984A JPS61116820A JP S61116820 A JPS61116820 A JP S61116820A JP 59237439 A JP59237439 A JP 59237439A JP 23743984 A JP23743984 A JP 23743984A JP S61116820 A JPS61116820 A JP S61116820A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light
- layer
- single crystal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体のアニール方法に係り、特にシリコン・
オン・インシュレーター（Ｓｏｌ）構ａにおいて例えば
多結晶シリコンを単結晶化する際のアニール方法に関す
るものである。
オン・インシュレーター（Ｓｏｌ）構ａにおいて例えば
多結晶シリコンを単結晶化する際のアニール方法に関す
るものである。
従来の技術
従来、例えば多結晶シリコン／二酸化シリコン／シリコ
ン基板のいわゆるＳＯＩ構造において、該多結晶シリコ
ンをレーザーあるいは高輝度のキセノンランプ等で加熱
し再結晶化せしめると、多結晶シリコンと多結晶シリコ
ン下方のシリコン基板との温度によって再結晶シリコン
内に歪が生じたり結晶面のずれ等の欠陥を生じる。
ン基板のいわゆるＳＯＩ構造において、該多結晶シリコ
ンをレーザーあるいは高輝度のキセノンランプ等で加熱
し再結晶化せしめると、多結晶シリコンと多結晶シリコ
ン下方のシリコン基板との温度によって再結晶シリコン
内に歪が生じたり結晶面のずれ等の欠陥を生じる。
そこで上記多結晶シリコンとシリコン基板の温度差を減
少させるために基板を加熱ステージ上に載置してカーボ
ンヒータ、高周波等によって予備加熱が行われている。
少させるために基板を加熱ステージ上に載置してカーボ
ンヒータ、高周波等によって予備加熱が行われている。
発明が解決しようとする問題点
しかし、上記予備加熱によっても上記と同様の温度差、
すなわちシリコン基板とその上方の多結晶シリコンとの
温度差のために該基板が時計皿状に反ろうとする問題を
生ずる。この問題はウェハの口径が大型化するとこの傾
向は著しくなる。
すなわちシリコン基板とその上方の多結晶シリコンとの
温度差のために該基板が時計皿状に反ろうとする問題を
生ずる。この問題はウェハの口径が大型化するとこの傾
向は著しくなる。
問題点を解決するための手段
上記問題点は半導体基板上に設けられた非単結晶半導体
層をアニールするに際し、主に該非単結晶半導体層でエ
ネルギーが吸収される第１の光を咳非単結晶半導体層表
面に照射すると同時に、該半導体基板深部にまでエネル
ギーが侵入する第２の光を該半導体基板下表面に照射す
ることを特徴とする半導体のアニール方法によって解氷
される。
層をアニールするに際し、主に該非単結晶半導体層でエ
ネルギーが吸収される第１の光を咳非単結晶半導体層表
面に照射すると同時に、該半導体基板深部にまでエネル
ギーが侵入する第２の光を該半導体基板下表面に照射す
ることを特徴とする半導体のアニール方法によって解氷
される。
作用
本発明によれば、半導体基板と非単結晶半導体Ｓ
１かれそれの表面から特定のエネルギーを有す
る＾ 光で照射加熱せしめられており、基板全体の均一加熱に
寄与するものである。
１かれそれの表面から特定のエネルギーを有す
る＾ 光で照射加熱せしめられており、基板全体の均一加熱に
寄与するものである。
実施例
以下本発明の実施例を図面に基づいて詳細に説明する。
第１図は本発明の一実施例を説明するための断面図であ
る。
る。
第１図において、約５００μｍの厚さを有する単結晶シ
リコン基板１ （以下単にＳｉ基板１と記す）上に約１
μｍの厚さを有する二酸化シリコン層２（以下単に５ｉ
０２層２と記す）が形成されており、更に５ｉ０２層２
上に約０．５μｍの厚さを有する多結晶シリコン層３
（以下単にＰｏ１ｙ −Ｓｉ層３と記す）が形成されて
いる。Ｐｏ１ｙ−Ｓｉ層をアニールするため例えばキセ
ノンランプ４から出た光が楕円ミラー５で反射され更に
第１のミラー６及び第２のミラー７を介し、第１のレン
ズ８で平行にされ次に第２のレンズ９でＰｏ１ｙ −Ｓ
ｉ層３の表面の所定のアニール部１０へ集光照射せしめ
られる。このようにキセノンランプ４のＰｏ１ｙ−５ｉ
層への照射と同時に、Ｓｉ基板１の下方からタングステ
ン線ランプ１５から光１６を照射し、Ｓｉ基板１を加熱
する。
リコン基板１ （以下単にＳｉ基板１と記す）上に約１
μｍの厚さを有する二酸化シリコン層２（以下単に５ｉ
０２層２と記す）が形成されており、更に５ｉ０２層２
上に約０．５μｍの厚さを有する多結晶シリコン層３
（以下単にＰｏ１ｙ −Ｓｉ層３と記す）が形成されて
いる。Ｐｏ１ｙ−Ｓｉ層をアニールするため例えばキセ
ノンランプ４から出た光が楕円ミラー５で反射され更に
第１のミラー６及び第２のミラー７を介し、第１のレン
ズ８で平行にされ次に第２のレンズ９でＰｏ１ｙ −Ｓ
ｉ層３の表面の所定のアニール部１０へ集光照射せしめ
られる。このようにキセノンランプ４のＰｏ１ｙ−５ｉ
層への照射と同時に、Ｓｉ基板１の下方からタングステ
ン線ランプ１５から光１６を照射し、Ｓｉ基板１を加熱
する。
図で１７は光拡散板である。
キセノンランプ光は大部分が可視光でありＰｏ１ｙ−５
ｉに効率よく吸収され、Ｐｏ１ｙ−５ｉの局部的溶融再
結晶化に寄与する。一方、タングステン線ランプ光は近
赤外に光スペクトルのピークがあり、Ｓｉ基板の深部ま
で透過し厚さ全体で吸収され全体的な均一加熱がなされ
る。
ｉに効率よく吸収され、Ｐｏ１ｙ−５ｉの局部的溶融再
結晶化に寄与する。一方、タングステン線ランプ光は近
赤外に光スペクトルのピークがあり、Ｓｉ基板の深部ま
で透過し厚さ全体で吸収され全体的な均一加熱がなされ
る。
例えばキセノンのλ＝０．５μｍの光はＰｏ１ｙ Ｓ
ｉ中で６３％吸収され、タングステン線ランプのλ”＝
１．０７ μｍの光は５００ ｐ ｍ厚のＳｉ中で約
６３％が吸収される。
ｉ中で６３％吸収され、タングステン線ランプのλ”＝
１．０７ μｍの光は５００ ｐ ｍ厚のＳｉ中で約
６３％が吸収される。
発明の詳細
な説明したように本発明によれば、基板の上下からの光
照射によって全体的に均一されるので基板に歪１反り等
の不具合が生ぜず良好なアニール、再結晶化がなされる
。
照射によって全体的に均一されるので基板に歪１反り等
の不具合が生ぜず良好なアニール、再結晶化がなされる
。
第１図は木本発明の一実施例を説明するための断面図で
ある。 １・・・単結晶シリコン基板、 ２・・・二酸化シリコン層、 ３・・・多結晶シリコン層、 ４・・・キセノンラン
プ、５・・・楕円ミラー、 ６・・・第１のミ
ラー、７・・・第２のミラー、 ８・・・第１のレ
ンズ、９・・・第２のレンズ、 １０・・・アニー
ル部、１５・・・タングステン線ランプ、 １６・・・光、 １７・・・光拡散板。
ある。 １・・・単結晶シリコン基板、 ２・・・二酸化シリコン層、 ３・・・多結晶シリコン層、 ４・・・キセノンラン
プ、５・・・楕円ミラー、 ６・・・第１のミ
ラー、７・・・第２のミラー、 ８・・・第１のレ
ンズ、９・・・第２のレンズ、 １０・・・アニー
ル部、１５・・・タングステン線ランプ、 １６・・・光、 １７・・・光拡散板。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に設けられた非単結晶半導体層をアニ
ールするに際し、主に該非単結晶半導体層でエネルギー
が吸収される第１の光を該非単結晶半導体層表面に照射
すると同時に、該半導体基板深部にまでエネルギーが侵
入する第２の光を該半導体基板下表面に照射することを
特徴とする半導体のアニール方法。 ２、前記半導体基板がシリコン単結晶基板であることを
特徴とする特許請求の範囲第１項記載の方法。 ３、前記非単結晶半導体層が多結晶シリコン層であるこ
とを特徴とする特許請求の範囲第１項記載の方法。 ４、前記第１の光がキセノンランプ光あるいは水銀ラン
プ光であることを特徴とする特許請求の範囲第１項記載
の方法。 ５、前記第２の光がタングステン線ランプ光であること
を特徴とする特許請求の範囲第１項記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59237439A JPS61116820A (ja) | 1984-11-13 | 1984-11-13 | 半導体のアニ−ル方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59237439A JPS61116820A (ja) | 1984-11-13 | 1984-11-13 | 半導体のアニ−ル方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61116820A true JPS61116820A (ja) | 1986-06-04 |
Family
ID=17015372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59237439A Pending JPS61116820A (ja) | 1984-11-13 | 1984-11-13 | 半導体のアニ−ル方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61116820A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114521A (ja) * | 1988-10-24 | 1990-04-26 | Sony Corp | バイポーラ半導体装置の製造方法 |
| JPH0322540A (ja) * | 1989-06-20 | 1991-01-30 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH0745839A (ja) * | 1993-07-31 | 1995-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH0799317A (ja) * | 1993-08-12 | 1995-04-11 | Semiconductor Energy Lab Co Ltd | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 |
| US6319761B1 (en) | 1993-06-22 | 2001-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| US6323069B1 (en) | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JP2002075901A (ja) * | 2000-08-31 | 2002-03-15 | Tokyo Electron Ltd | アニール装置、メッキ処理システム、および半導体デバイスの製造方法 |
| US6713330B1 (en) | 1993-06-22 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
-
1984
- 1984-11-13 JP JP59237439A patent/JPS61116820A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114521A (ja) * | 1988-10-24 | 1990-04-26 | Sony Corp | バイポーラ半導体装置の製造方法 |
| JPH0322540A (ja) * | 1989-06-20 | 1991-01-30 | Seiko Epson Corp | 半導体装置の製造方法 |
| US6569724B2 (en) | 1992-03-25 | 2003-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor and method for forming the same |
| US6887746B2 (en) | 1992-03-25 | 2005-05-03 | Semiconductor Energy Lab | Insulated gate field effect transistor and method for forming the same |
| US6323069B1 (en) | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6319761B1 (en) | 1993-06-22 | 2001-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| US6713330B1 (en) | 1993-06-22 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| JPH0745839A (ja) * | 1993-07-31 | 1995-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6500703B1 (en) | 1993-08-12 | 2002-12-31 | Semicondcutor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6437366B1 (en) | 1993-08-12 | 2002-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JPH0799317A (ja) * | 1993-08-12 | 1995-04-11 | Semiconductor Energy Lab Co Ltd | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 |
| US7381598B2 (en) | 1993-08-12 | 2008-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JP2002075901A (ja) * | 2000-08-31 | 2002-03-15 | Tokyo Electron Ltd | アニール装置、メッキ処理システム、および半導体デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4482393A (en) | Method of activating implanted ions by incoherent light beam | |
| US4659422A (en) | Process for producing monocrystalline layer on insulator | |
| JPS6412088B2 (ja) | ||
| WO1999041777A1 (fr) | Procede de production d'un dispositif semi-conducteur et appareil de traitement a chaud | |
| JP2005252244A (ja) | 半導体基板の製造方法 | |
| JPS58223320A (ja) | 不純物拡散方法 | |
| JPS61116820A (ja) | 半導体のアニ−ル方法 | |
| JPH03266424A (ja) | 半導体基板のアニール方法 | |
| JPS59169126A (ja) | 半導体ウエハ−の加熱方法 | |
| KR100569118B1 (ko) | 비정질 실리콘 결정화 장치 및 대면적 비정질 실리콘의결정화 방법 | |
| JPS59178718A (ja) | 半導体基体の処理装置 | |
| JPH0420254B2 (ja) | ||
| JP2530158B2 (ja) | 透明基板の選択的加熱方法 | |
| JPH01110726A (ja) | ランプアニール方法 | |
| JPH0351091B2 (ja) | ||
| JP2002124483A (ja) | 熱処理装置およびそれを用いた熱処理方法と成膜方法 | |
| JPS59139624A (ja) | 試料の加熱方法 | |
| JPH0582466A (ja) | 半導体層のアニール処理方法 | |
| JP2530157B2 (ja) | 透明基板の選択的加熱方法 | |
| JPH11195613A (ja) | 紫外線アニール装置およびアニール方法 | |
| JPS61145818A (ja) | 半導体薄膜の熱処理方法 | |
| JP5358159B2 (ja) | 半導体薄膜層を有する基板の製造方法 | |
| JPS5835917A (ja) | 半導体装置の製造方法 | |
| JPS61163631A (ja) | 薄膜形成方法 | |
| JPS6092607A (ja) | 電子ビ−ムアニ−ル装置 |