JPS5835917A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5835917A JPS5835917A JP56135722A JP13572281A JPS5835917A JP S5835917 A JPS5835917 A JP S5835917A JP 56135722 A JP56135722 A JP 56135722A JP 13572281 A JP13572281 A JP 13572281A JP S5835917 A JPS5835917 A JP S5835917A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- irradiated
- polycrystalline
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、半導体基板上に
絶縁分離して形成された多結晶あるいは非晶質の半導体
層を高エネルギービームの照射によって、該半導体層を
単結晶化せしむる方法において、該半導体基板の裏面に
キセノンランプ等の光の照射によって基板加熱を実施す
ることにより、基板面上の温度の均一化、外部から基板
への不純物の侵入の防止を図り基板上に優れた特性の半
導 、体重結晶層を形成せしむるものである。 ゛
従来より、基板上に絶縁分離された単結晶層を形成する
方法として実施されている方法は例えば第1.第2図に
示す方法である。すなわちシリコン半導体基板1の表面
に絶縁膜として二酸化シリコン膜2を形成したのち例え
ば気相成長によって基板1と絶縁分離された多結晶シリ
コン層3を形成する。第1図に示す絶縁分離された多結
晶シリコン層を有するシリコン基体10を第2図に示す
ようにヒーターブロック21上に設置し、レーザ光22
等の高エネルギービームの照射によって単2oO℃以下
の低温状態に保ち、基板1の表面部の多結晶層3に10
W /cd1以上のパワー密度のレーザ光22を照
射して多結晶層3を単結晶化させる処理を施すと、表面
の局部的な急激な加熱による応力のために単結晶化され
た多結晶層13にクラックが入り、時として基体1oが
破損する。
絶縁分離して形成された多結晶あるいは非晶質の半導体
層を高エネルギービームの照射によって、該半導体層を
単結晶化せしむる方法において、該半導体基板の裏面に
キセノンランプ等の光の照射によって基板加熱を実施す
ることにより、基板面上の温度の均一化、外部から基板
への不純物の侵入の防止を図り基板上に優れた特性の半
導 、体重結晶層を形成せしむるものである。 ゛
従来より、基板上に絶縁分離された単結晶層を形成する
方法として実施されている方法は例えば第1.第2図に
示す方法である。すなわちシリコン半導体基板1の表面
に絶縁膜として二酸化シリコン膜2を形成したのち例え
ば気相成長によって基板1と絶縁分離された多結晶シリ
コン層3を形成する。第1図に示す絶縁分離された多結
晶シリコン層を有するシリコン基体10を第2図に示す
ようにヒーターブロック21上に設置し、レーザ光22
等の高エネルギービームの照射によって単2oO℃以下
の低温状態に保ち、基板1の表面部の多結晶層3に10
W /cd1以上のパワー密度のレーザ光22を照
射して多結晶層3を単結晶化させる処理を施すと、表面
の局部的な急激な加熱による応力のために単結晶化され
た多結晶層13にクラックが入り、時として基体1oが
破損する。
従って、レーザ照射による多結晶層13の熱応力による
歪を緩和させるために、通常350℃程度以下に加熱し
たヒータブロック21上にシリコン基体ψ容のせ基板加
熱しながら、レーザ光22を照射している。しかしこの
場合、ヒータブロック21から基体1oへの不純物の汚
染ならびに基板面上の温度の不均一等の問題が存在し、
特に基板温度を400〜1000℃にあげて特性の優れ
た単結晶層を得ることは困難であった。
歪を緩和させるために、通常350℃程度以下に加熱し
たヒータブロック21上にシリコン基体ψ容のせ基板加
熱しながら、レーザ光22を照射している。しかしこの
場合、ヒータブロック21から基体1oへの不純物の汚
染ならびに基板面上の温度の不均一等の問題が存在し、
特に基板温度を400〜1000℃にあげて特性の優れ
た単結晶層を得ることは困難であった。
第2図で示す方法の一例を述べる。熱伝導性がよ(、温
度均一性を得やすい銅板をヒータブロック21として用
い、350℃に加熱した状態にせしめ、Asを5 x
1015/ cdを注入し、表面を非晶質化した多結晶
層3を有するシリコン基体10をの斗、Ar連連続発振
レーザ先光22表面全面に照射した。出力20W、レー
ザ照射スポット径を約100 A m +速度30/s
ec、横送り巾80“μmとした。この結果、基体1o
が約20μmそっており、かつ裏面に銅が拡散し、汚染
されていることが判明した。又、銅=St間の密着性が
悪く、温度均一性に欠け、表面の一部でシート抵抗が著
しく;(15%)異なっている部分が観察された。
度均一性を得やすい銅板をヒータブロック21として用
い、350℃に加熱した状態にせしめ、Asを5 x
1015/ cdを注入し、表面を非晶質化した多結晶
層3を有するシリコン基体10をの斗、Ar連連続発振
レーザ先光22表面全面に照射した。出力20W、レー
ザ照射スポット径を約100 A m +速度30/s
ec、横送り巾80“μmとした。この結果、基体1o
が約20μmそっており、かつ裏面に銅が拡散し、汚染
されていることが判明した。又、銅=St間の密着性が
悪く、温度均一性に欠け、表面の一部でシート抵抗が著
しく;(15%)異なっている部分が観察された。
本発明はこのような検討に鑑み、半導体基板表面に絶縁
分離して形成せしめた多結晶あるいは非晶質の半導体層
をレーザ光等の高エネルギービームによって単結晶化す
る際の該半導体基板の加熱方法として、基板裏面にキセ
ノンランプ光等の照射を用いることにより、前述した従
来法の問題点を解決する新規な方法を提供するものであ
る。以下に本発明の一実施例を第3図に従って説明する
。
分離して形成せしめた多結晶あるいは非晶質の半導体層
をレーザ光等の高エネルギービームによって単結晶化す
る際の該半導体基板の加熱方法として、基板裏面にキセ
ノンランプ光等の照射を用いることにより、前述した従
来法の問題点を解決する新規な方法を提供するものであ
る。以下に本発明の一実施例を第3図に従って説明する
。
第1図に示したようにシリコン基板1の表面に絶縁分離
して形成した多結晶シリコン層3を有する基体10を例
えば、第3図に示すように内部が真空又はAr等不活性
ガス雰囲気に保たれた石英でつくられた容器31の内部
に設置する。石英容器31を透過して基体1oの半導体
基板1の裏面を、例えばs KWキセノンランプにより
パワー密度が10〜10 W/cdで10−3秒以上
の時間光33を照射する。この時半導体基体1oの全体
は300〜1oOo℃に加熱される。この状態で半導体
基体1oの表面の多結晶層3を、たとえばArの連続発
振レーザ光を走査しながら、パワー密度10’W/24
以上者舊 e〜1◇−3秒の時間照射する。
して形成した多結晶シリコン層3を有する基体10を例
えば、第3図に示すように内部が真空又はAr等不活性
ガス雰囲気に保たれた石英でつくられた容器31の内部
に設置する。石英容器31を透過して基体1oの半導体
基板1の裏面を、例えばs KWキセノンランプにより
パワー密度が10〜10 W/cdで10−3秒以上
の時間光33を照射する。この時半導体基体1oの全体
は300〜1oOo℃に加熱される。この状態で半導体
基体1oの表面の多結晶層3を、たとえばArの連続発
振レーザ光を走査しながら、パワー密度10’W/24
以上者舊 e〜1◇−3秒の時間照射する。
6拓スイツチレーザを基体全表面にわたってパワー密度
1o6W/cd以上で10−8〜10−6秒間照射する
。かくして基板1の表面の多結晶層3は単結晶化された
層13となり、基体10は破損されずしかも外部からの
汚染も受けない。
1o6W/cd以上で10−8〜10−6秒間照射する
。かくして基板1の表面の多結晶層3は単結晶化された
層13となり、基体10は破損されずしかも外部からの
汚染も受けない。
第3図に示す方法の具体例を述べる。前述したAs を
注入した多結晶層3を有する基体1oを石英ガラス容器
31に設置し、裏面から1KWのキセノンランプ光を基
体1oの全面に照射した基体10の温度は約600℃に
達した。前述した同じ条件でレーザアニールを施したと
ころ、基体1゜に観察された今反りは5μm以下と少な
く、銅ヒ−タブロックを用いないため、銅の拡散は全く
なかった。そして、層13のシート抵抗の均一性は高く
、±1チ以内であった。なお、キセノンランプ光に限ら
ず赤外線等の光線を用いて加熱を行うことも可能である
。
注入した多結晶層3を有する基体1oを石英ガラス容器
31に設置し、裏面から1KWのキセノンランプ光を基
体1oの全面に照射した基体10の温度は約600℃に
達した。前述した同じ条件でレーザアニールを施したと
ころ、基体1゜に観察された今反りは5μm以下と少な
く、銅ヒ−タブロックを用いないため、銅の拡散は全く
なかった。そして、層13のシート抵抗の均一性は高く
、±1チ以内であった。なお、キセノンランプ光に限ら
ず赤外線等の光線を用いて加熱を行うことも可能である
。
以上のように本発明の如く、キセノンランプ等の光の照
射による基板加熱方法を用いるこ誤によって、レーザ等
の高エネルギービーム照射によって基板表面に絶縁分離
された、汚染がなく均一な膜質の優れた特性の単結晶層
の形成を実現できる。
射による基板加熱方法を用いるこ誤によって、レーザ等
の高エネルギービーム照射によって基板表面に絶縁分離
された、汚染がなく均一な膜質の優れた特性の単結晶層
の形成を実現できる。
したがって本発明は高密度LSI特に縦方向に多層化さ
れた特性の優れた素子を低温工程によって形成すること
を可能ならしめるものである。
れた特性の優れた素子を低温工程によって形成すること
を可能ならしめるものである。
第1図は表面に多結晶層が形成された半導体基体の断面
図、第2図は従来の単結晶化工程の断面図、第3図は本
発明の一実施例にかかる方法の説明図である。 1o・・・・・・絶縁分離された多結晶シリコン層を有
するシリコン基体、1・・・・・・シリコン基板、2・
・・・・・二酸化シリコン膜、3・・・・・・多結晶シ
リコン膜、13・・・・・・単結晶化された層、31・
・・・・・石英容器、32・・・・・・高エネルギーレ
ーザ光、33・・・・・・キセノンランプ光。
図、第2図は従来の単結晶化工程の断面図、第3図は本
発明の一実施例にかかる方法の説明図である。 1o・・・・・・絶縁分離された多結晶シリコン層を有
するシリコン基体、1・・・・・・シリコン基板、2・
・・・・・二酸化シリコン膜、3・・・・・・多結晶シ
リコン膜、13・・・・・・単結晶化された層、31・
・・・・・石英容器、32・・・・・・高エネルギーレ
ーザ光、33・・・・・・キセノンランプ光。
Claims (1)
- 半導体基板の裏面に光を照射しながら前記半導体基板を
加熱し、前記半導体基板の表面に前記基板と絶縁分離さ
れて形成された多結晶あるいは非晶質半導体層に高エネ
ルギービームを照射して、前記多結晶あるいは非晶質半
導体層を単結晶化することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56135722A JPS5835917A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56135722A JPS5835917A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5835917A true JPS5835917A (ja) | 1983-03-02 |
Family
ID=15158345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56135722A Pending JPS5835917A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5835917A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02294027A (ja) * | 1989-05-09 | 1990-12-05 | Sony Corp | アニール方法およびアニール装置 |
-
1981
- 1981-08-28 JP JP56135722A patent/JPS5835917A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02294027A (ja) * | 1989-05-09 | 1990-12-05 | Sony Corp | アニール方法およびアニール装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6412088B2 (ja) | ||
US4659422A (en) | Process for producing monocrystalline layer on insulator | |
JPS61116820A (ja) | 半導体のアニ−ル方法 | |
JPS5835917A (ja) | 半導体装置の製造方法 | |
JP2510157B2 (ja) | 半導体の改質処理方法 | |
JPH0420254B2 (ja) | ||
JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
JPS59139624A (ja) | 試料の加熱方法 | |
JPS60223112A (ja) | 半導体熱処理装置 | |
JPH02271611A (ja) | 多結晶シリコンの生産方法 | |
JPS6231111A (ja) | 結晶性半導体薄膜の製造方法 | |
JPS58139423A (ja) | ラテラルエピタキシヤル成長法 | |
JPS61145818A (ja) | 半導体薄膜の熱処理方法 | |
JPS6092607A (ja) | 電子ビ−ムアニ−ル装置 | |
JPH01110726A (ja) | ランプアニール方法 | |
JPH025295B2 (ja) | ||
JPH07107894B2 (ja) | 多結晶薄膜基板のアニ−ル方法 | |
JPH038101B2 (ja) | ||
JP2551040B2 (ja) | 半導体装置の製造方法 | |
JPS6234129B2 (ja) | ||
JPH0351091B2 (ja) | ||
JPS5943815B2 (ja) | エピタキシヤル成長法 | |
JPS63119220A (ja) | 薄膜製造方法 | |
JPH036015A (ja) | 半導体膜 | |
JPS61227982A (ja) | 単結晶薄膜形成方法 |