KR20060004788A - 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법 - Google Patents

다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법 Download PDF

Info

Publication number
KR20060004788A
KR20060004788A KR1020040052981A KR20040052981A KR20060004788A KR 20060004788 A KR20060004788 A KR 20060004788A KR 1020040052981 A KR1020040052981 A KR 1020040052981A KR 20040052981 A KR20040052981 A KR 20040052981A KR 20060004788 A KR20060004788 A KR 20060004788A
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
film
manufacturing
substrate
present
Prior art date
Application number
KR1020040052981A
Other languages
English (en)
Other versions
KR100624427B1 (ko
Inventor
김도영
다카시노구치
조세영
권장연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040052981A priority Critical patent/KR100624427B1/ko
Priority to US11/174,649 priority patent/US20060009014A1/en
Priority to JP2005199745A priority patent/JP2006024946A/ja
Priority to CNA2005100819292A priority patent/CN1719582A/zh
Publication of KR20060004788A publication Critical patent/KR20060004788A/ko
Application granted granted Critical
Publication of KR100624427B1 publication Critical patent/KR100624427B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

양질의 다결정 실리콘의 제조 및 이를 이용하는 반도체 소자의 제조방법에 관해 개시된다. 본 발명에 따른 다결정 실리콘의 제조방법은: 기판에 형성된 a-Si 막에 중성 이온을 주입한 후 열처리에 의한 다결정화를 수행한다.
본 발명에 따르면 열처리시 높은 에너지로 a-Si를 다결정화할 수 있고, 한편으로는 열에 약한 플라스틱 등에도 양질의 다결정 실리콘을 형성할 수 있다. 이러한 본 발명은 실리콘, 유리과 같이 열에 강한 기판 또는 플라스틱 등과 같이 열에 약한 기판에 양질의 다결정을 형성할 수 있다.
다결정, 실리콘, 중성, 이온, 주입

Description

다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의 제조방법{Fabrication method of poly crystalline Si and semiconductor device by the same}
도 1a 내지 도 1d는 본 발명에 따른 다결정 실리콘의 제조공정을 설명하는 도면이다.
도 2a는 본 발명에 의해 제조된 다결정 실리콘의 SEM 이미지이다.
도 2b 및 도 2c는 종래 방법에 의해 제조된 다결정 실리콘의 SEM 이미지이다.
도 3a는 종래 방법에 의해 제조된 비정질 실리콘의 TEM 이미지이다.
도 3b는 본 발명에 의해 제조된 비정질 실리콘의 TEM 이미지이다.
도 4는 본 발명에 따른 TFT의 제조방법의 개략적 공정 흐름도이다.
도 5은 본 발명에 의해 제조된 TFT의 개략적 단면도이다.
본 발명은 다결정 실리콘 제조방법 및 및 이를 적용한 반도체 소자의 제조 방법{Fabrication method of poly crystalline Si and semiconductor device by the method}에 관한 것이다.
다결정 실리콘(poly crystalline Si, poly-Si)은 비정질 실리콘(amorphous Si, a-Si)에 비해 높은 이동도(mobility)를 가지기 때문에 평판 디스플레이 소자 뿐 아니라 태양전지 등 다양한 전자 소자등에 응용된다.
일반적으로 양질의 다결정 실리콘 결정을 얻기 위해서는 열에 강한 재료 예를 들어 유리 등이 이용된다. 유리와 같이 열에 강한 재료에 형성되는 다결정 실리콘의 제조에는 CVD 또는 PECVD 와 같은 고온하에서의 a-Si 증착법이 이용되며 이러한 종래 방법에 의해 얻을 수 있는 결정입자의 최대 크기는 약 3000 ~ 4000Å 정도이며 그 이상의 크기는 얻기 매우 어려운 것으로 알려져 있다. 따라서, 보다 큰 입경을 가지는 다결정 실리콘의 제조기술의 개발은 하나의 과제로 남아 있다.
한편, 최근에는 플라스틱 기판에 다결정 실리콘 전자소자를 형성하는 방법이 연구되고 있다. 플라스틱의 열변형을 방지하기 위하여 다결정 실리콘 전자소자를 형성하기 위한 스퍼터링과 같은 소위 저온 공정(low temperature process)의 도입이 불가피하다. 이러한 저온 공정은 기판에 대한 열충격을 방지하기 위해서도 필요하고 나아가서는 소자 제조시 고온 공정에서 발생되는 공정 결함을 억제하기 위해서도 필요하다. 플라스틱 기판은 열에 약한 단점 외에 가볍고 유연하면서도 튼튼한 장점을 가지기 때문에 최근에 평판 디스플레이 소자의 기판으로서 연구되고 있다.
캐리 등(Carry et. al, 미국특허 5,817,550호)은 실리콘 채널을 플라스틱 기판에 형성하는 공정에서 플라스틱의 손상을 방지할 수 있는 방법을 제시한다.
일반적으로 CVD 나 PECVD 법에 의해 형성된 a-Si 막에는 10-20%의 잔류 수소가 존재한다. 이러한 잔류 가스는 ELA 등의 열처리에 의해 얻어진 Si 결정에 다량의 결함을 발생시킨다.
잔류 수소에 의해 결함 발생을 방지하여 양질의 poly-Si 를 얻기 위해서는 희가스 예를 들어 Ar을 이용한 스퍼터링법이 선호된다. 스퍼터링에 의하면 a-Si 막에 포획된 Ar 는 1 ~ 3% 정도로 낮게 나타난다. poly-Si의 품질은 수소 포획률을 낮추면 낮출수록 향상된다. 상기와 같이 a-Si 박막을 증착하기 위하여 사용되는 스퍼터링법은 희가스를 이용하기 때문에 실리콘에 수소 잔류가 없으나, 열처리 과정에서 일정 레벨의 에너지 이상에서 플라스틱과 같은 열에 약한 기판으로 부터 실리콘막이 박리되는 문제가 발생할 수 있어서, 양질의 poly-Si 위한 고에너지의 열처리에 한계가 있다.
본 발명이 이루고자하는 기술적 과제는 결정입자의 크기를 증대시키기 위한 다결정 실리콘 제조방법 및 이를 이용하는 전자소자의 제조방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 고온 공정 뿐 아니라 저온 공정에 의해 얻어진 a-Si 로 부터 큰 입자 크기를 가지는 다결정 실리콘을 제조할 수 있는 방법 및 이를 이용하는 전자소자의 제조방법을 제공하는 것이다.
본 발명의 또 다른 기술적 과제는 저렴한 가격으로 양질의 다결정 실리콘을 제조할 수 있는 제조방법 및 이를 이용하는 전자소자의 제조방법을 제공하는 것이 다.
본 발명에 따른 다결정 실리콘 제조방법은:
기판에 a-Si 막을 형성하는 단계;
상기 a-Si 막에 중성 이온을 주입하는 단계; 그리고
상기 a-Si 막을 열처리하는 단계;를 포함한다.
본 발명에 따르면 상기 기판은 유리 또는 플라스틱이며, 이온주입은 이온주입기를 이용하여 실시한다. 또한 상기 열처리는 ELA를 이용한다.
상기 a-Si 막은 스퍼터링 법과 같은 PVD(physical vapor deposition) 법에 의해 형성되며, 상기 열처리는 엑시머 레이저 등에 의해 수행된다.
본 발명의 제조방법에 따르면, 기판과 기판 상에 형성되는 다결정 실리콘층을 포함하는 반도체 소자의 제조방법에 있어서,
상기 기판 상에 a-Si 막을 증착하는 단계;
상기 a-Si 막에 중성 이온을 주입하는 단계; 그리고
상기 a-Si 막을 열처리하는 단계;를 포함한다.
또한 본 발명에 따른 TFT의 제조방법에 따르면, 기판과 기판에 형성되는 poly-Si 활성층, 활성층 위에 형성되는 게이트 절연층 그리고 상기 게이트 절연층 위에 형성되는 게이트를 구비하는 TFT를 제조하는 방법에 있어서,
상기 활성층을 형성하는 단계는:
상기 기판 상에 a-Si 막을 형성하는 단계;
상기 a-Si 막에 중성 이온을 주입하는 단계; 그리고
상기 a-Si 막을 열처리하는 단계;를 포함한다.
본 발명에 따른 제조방법에 있어서, 중성이온은 Si, Ge, Ar, C 로 구성되는 그룹에서 선택된 어느 한 원소이다. 바람직하게는 중성이온으로 Si가 가장바람직하다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 다결정 실리콘 박막의 제조방법 및 이를 이용하는 반도체 소자로서 TFT의 제조방법의 실시예를 상세히 설명한다.
도 1a 내지 도 1d는 본 발명에 따른 다결정 실리콘 박막의 제조공정을 설명하는 도면으로서 특히 중성 이온으로서 예를 들어 Si+의 주입에 의해 다결정 실리콘 박막을 형성하는 방법을 설명하는 도면이다.
도 1a에 도시된 바와 같이 다결정 실리콘 박막 형성을 위한 Si 웨이퍼, 유리또는 플라스틱 기판(1)을 준비한다. 기판(1) 위에는 전기적 절연 등을 위한 SiO2 산화막(2)이 형성되어 있고, Si 웨이퍼의 경우에는 자연적인 산화막이 형성되어 있다.
도 1b에 도시된 바와 같이, 상기 기판(1) 위에 비정질 실리콘 박막(3)을 형성한다. 비정질 실리콘 박막(3)은 스퍼터링 법등의 물리적 증착법(PVD, Physical Vapor Deposition)에 의해 형성한다. 이때에 저온 증착이 가능한 스퍼터링 법을 이용하는 스퍼터링 가스는 희가스 예를 들어 Ar을 이용한다. a-Si 의 두께는 50nm 가 되도록 조절한다. 스퍼터링 파워는 200W 그리고 가스압력은 5mTorr로 조절한다.
도 1c에 도시된 바와 같이 비정질실리콘(a-Si) 박막(3)에 중성 이온, 예를 들어 Si+ 주입을 수행한다. 중성이온은 Si, Ge, Ar, C 로 구성되는 그룹에서 선택된 어느 한 원소이다. 바람직하게는 중성이온으로 Si가 이용된다. 이온 주입은 알려진 이온주입장치에 의해 수행한다.
중성 이온, 예를 들어 Si+의 주입은 비정질실리콘박막에 대한 중성이온의 충돌(bombardment)를 야기하며, 그리고 주입된 중성이온의 일부는 비정질실리콘막(3) 내로 침투한다.
도 1d에 도시된 바와 같이 중성 이온이 주입된 비정질 실리콘 박막(3)을 퍼니스(furnace)나 ELA(Eximer Laser Annealling)에 의해 열처리하여 목적하는 다결정 실리콘박막을 얻는다. 바람직하게는 열처리는 ELA를 이용한다.
도 2a는 본 발명에 따라 a-Si에 Si+를 주입한 후 제조된 다결정 실리콘의 SEM 이미지 이며, 도 2b 및 도 2c는 종래의 방법에 따라 a-Si에 Si+의 주입이 없이 제조된 다결정 실리콘의 SEM 이미지이다.
도 2a 내지 도 2c에 도시된 양 샘플을 얻기 위하여 a-Si 는 상온에서 스퍼터링법에 의해 약 50nm의 두께로 형성되었다. 각 샘플의 열처리를 위하여, 본 발명에 따른 도 2a의 샘플의 경우 235mJ/cm2 의 엑시머레이저를 20ns 기간으로 5회 조사되었고, 종래 방법에 따른 도 2b의 샘플의 경우는 좀더 높은 에너지 밀도로 240mJ/cm 의 엑시머레이저가 20ns 기간(duration)으로 5회 조사되었다. 그리고 도 2c의 샘플 의 경우는 가장 낮은 150mJ/cm 의 엑시머 레이저가 20ns 기간(duration)으로 5회 조사되었다.
도 2a에 도시된 본 발명에 따른 다결정 실리콘의 결정입자의 크기는 약 600~800nm 이며, 도 2b에 도시된 종래 방법에 의한 다결정 실리콘의 결정입자의 크기는 200~300nm 정도이며, 도 2c에 도시된 종래방법에 의한 다결정 실리콘의 위의 샘플들에 비해 매우 작은 결정입자를 가진다. 이와 같은 도 2a와 도 2b 및 도 2c를 비교해 보면 알 수 있듯이, 본 발명의 의해 얻어진 샘플이 종래 방법에 의해 얻어진 샘플에 비해 결정입자의 크기가 매우 큰 양질의 다결정 실리콘을 얻을 수 있다.
이러한 본 발명의 결과는 열처리 전에 수행되는 중성 이온의 주입 시 중성 이온의 충돌에 의해 비정질 실리콘에 존재하는 불필요가스, 예를 들어 스퍼터링 시 사용된 Ar 등의 가스 도메인이 파괴한다. 또한 이와 더불어 비정질에 존재하는 국부적 결정질을 비정질화함으로써 전체적으로 고르게 비정질화 하여, 후속되는 열처리를 통한 결정화가 전체적으로 고르게 진행되도록 함으로써 보다 확대된 크기의 결정입자의 성장을 돕는 것으로 추정된다.
상기와 같은 본 발명의 방법에 의해 얻어지는 다결정 실리콘은 하나의 완성품이기는 하나 전자소자의 한 구성요소로서 응용되기 위한 반가공품에 해당한다. 이러한 본 발명의 다결정 실리콘 박막 구조체는 박막트랜지스터, 태양전지 , 그 외의 다결정 실리콘박막이 요구되는 어떠한 응용 장치에도 적용가능하며, 이러한 응용장치는 상기와 같은 구조를 가지는 한 본 발명의 범주 내에 있음은 분명하다.
알려진 바에 따르면 양질의 다결정 실리콘을 얻기 위한 최고의 적정 에너지 는 약 250mJ/cm2 이다. 이러한 점을 고려했을 때, 본 발명의 제조방법에 따르면 이러한 적정 에너지에 가까운 에너지로 실리콘을 열처리할 수 있고, 따라서 양질의 다결정 실리콘을 얻을 수 있다.
아래의 표들은 종래 방법과 본 발명의 방법에 따른 다결정 실리콘의 열처리에 의한 내성 테스트 결과를 보인다.
아래의 표 1은 Si+ 주입이 없이 다결정 실리콘을 형성하는 종래 방법의 결과이며, 표 2는 Si+ 주입 후 다결정 실리콘을 형성하는 하는 본 발명의 방법의 결과를 보인다.
Figure 112004030174935-PAT00001
Figure 112004030174935-PAT00002
위의 표 1과 표 2를 비교해 봄으로써 본 발명에 따른 방법이 우수한 품질의 다결정 실리콘을 제조할 수 있음을 알수 있다. 위의 표에는 ○× 는 실험된 샘플을 표시하며, 여기에서 ○는 해당 조건의 열처리에 의해서도 다결정실리콘이 잔류하는 것을 의미하며, × 는 열처리에 의해 다결정실리콘이 박리되거나 손상되어 버린것을 의미한다. 표 1에 도시된 바와 같이 중성이온이 주입되지 않은 실리콘은 200m/cm2 의 낮은 에너지에서 파괴되거나 손상된다. 그러나, 본 발명에 따르면, 200mJ/cm2 이상의 높은 에너지의 열처리에 의해서도 다결정 실리콘이 성공적으로 형성되었음을 알수 있다. 한편, 표 2는 본 발명에 따른 다결정 실리콘 형성시 Ar 스퍼터링에 비해 Xe 스퍼터링이 보다 안정적으로 다결정 실리콘을 형성할 수 있음을 보여준다.
도 3a는 종래 방법에 의해 제조된 비정질 실리콘의 TEM 이미지이며, 도 3b는 본 발명에 의해 제조된 비정질 실리콘의 TEM 이미지이다.
도 3a에 도시된 바와 같이 종래 방법에 의한 비정질 실리콘은 비정질 실리콘임에도 비정질 실리콘내에 경계가 나타나는 반면, 도 3b에 도시된 바와 같이 본 발명에 따른 비정질 실리콘은 경계가 없이 전체적으로 매우 고른 것으로 보아 비정질 실리콘임을 알 수 있다.
도 3a 및 도 3b에서 각 우상단에 있는 박스 이미지는 전자회절패턴을 나타내는 것으로서, 이는 본 발명에 의해 제조된 비정질 실리콘이 종래 방법에 제조된 비정질 실리콘에 비해 보다 균일한 비정질 실리톤임을 보여 준다. 도 3b에 도시된 본 발명에 의해 제조된 TEM는 도 3a에 비해 확대된 이미지이다.
위에서 설명된 다결정 실리콘 제조 방법은 본 발명의 한 범주인 반도체 소자의 제조방법의 일부이며, 예를 들어 TFT 를 제조하는 공정 중 가장 중요한 공정이며 그 외의 공정은 일반적으로 알려진 방법을 따르며, 이에 대해 아래에 개략적으로 설명된다.
본 발명에 따른 TFT 제조공정의 특징은 상온 또는 고온 공정을 통해 poly-Si 등을 제조함으로써 실리콘 웨이퍼는 물론 플라스틱과 같은 열에 약한 기판에 양질의 TFT를 얻을 수 있는 것이다.
도 4에 도시된 공정 흐름도를 참조하면, 먼저, 기판상에 전술한 본 발명의 방법에 따라 poly-Si 박막을 형성한다. 이때에 a-Si 증착시에는 바람직하게 Xe 스퍼터링을 이용한다. 그리고, a-Si 증착된 후 중성이온, 바람직하게는 Si+를 주입한 후 ELA에 의해 열처리한다.
이런 과정을 통해 형성된 poly-Si 박막은 활성층의 형태로 패터닝한다(11). 패터닝은 일반적으로 알려진 RIE등의 건식 식각법을 이용한다.
활성층이 패터닝 된 이후에 게이트 절연층으로 사용될 SiO2 박막을 형성한다.(12)
SiO2 게이트 절연층이 완성된 후에는 전면적으로 120℃의 온도에서 Al 등의 금속막을 증착한 후(13) 이를 패터닝하여 게이트(전극)을 완성한다.(14)
게이트가 완성된 후 소스 드레인 영역을 형성하기 위해 불순물 주입(S/D implatation)을 행하고(15) 이를 통상적인 방법으로 ELA에 의해 열처리한다(16).
소스 드레인 영역이 형성된 후, 이 위에 역시 150℃ 에서 ICP-CVD에 의해 ILD(intermetal dielectric)로서 예를 들어 SiO2를 형성하고(17), 이에 후속하여 소위 콘택홀의 형성 및 메탈라이제이션(18)을 거침으로써 목적하는 poly-Si TFT를 얻는다.
도 5는 본 발명에 의해 제조된 TFT의 개략적 단면도이다.
도 5에 도시된 바와 같이 기판(1)의 상면에 보호층(2)이 형성되어 있다. 보호층(2) 위에 다결정 실리콘막(3)이 마련되어 있는데 이는 도핑된 소오스(Source) 및 드레인(Drain) 및 이들의 사이의 채널(Channel)로 구분된다. 다결정 실리콘막(3) 위에는 게이트 절연층(4)이 형성되어 있고, 여기에서 소오스와 드레인에 대응하는 부분에는 그 위로 부터의 소오스 전극(Source Electrode)과 드레인 전극(Drain Electrode)의 콘택을 위한 관통공이 형성되어 있다.
상기 소오스 전극과 드레인 전극 사이의 채널 위에는 게이트(또는 게이트 전극, Gate)이 형성되어 있고, 그 위에 ILD(interlayer dielectric)이 형성되어 있다. ILD에서 역시 상기 소오스 전극(Source Electrode)과 드레인 전극(Drain Electrode) 대응하는 부분에 관통공이 형성되어 있다. 소오스 전극은 다결정 실리콘의 소오스에 연결되어 있고, 드레인 전극은 다결정 실리콘의 드레인에 연결되어 있다.
상기와 같은 본 발명에 따르면 양질의 다결정 실리콘 및 이를 적용하는 반도체 소자를 얻을 수 있다. 이러한 본 발명은 다결정화에 앞어 중성 이온을 비정질 실리콘에 주입함으로써 우수한 다결정질의 다결정 실리콘을 얻게 된다. 이러한 본 발명의 방법은 실리콘이나 유리기판 뿐 아니라 열에 약한 플라스틱에 모두 적용가능하다.
이러한 본 발명의 다결정 실리콘 제조방법은 평판 표시소자, 예를 들어 AMLCD, AMOLED, 태양전지, 반도체 메모리 소자 등에 적용되기에 적합하다. 이러한 본발명에 의해 제조된 양질의 다결정 실리콘은 매우 높은 이동도와 응답성을 가지고, 특히 열에 약한 플라스틱에도 형성이 가능하므로 플라스틱을 기판으로 사용하 는 TFT에 매우 적합하다. 이러한 TFT는 상기와 같은 AMLCD, AMOLED 외에 TFT를 스위칭 소자 또는 증폭소자 등으로 이용하는 어떠한 전자 소자의 제조에도 적용될 수 있다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.

Claims (15)

  1. 기판에 PVD 법에 의해 a-Si 막을 형성하는 단계;
    상기 a-Si 막에 중성 이온을 주입하는 단계; 그리고
    상기 a-Si 막을 열처리하는 단계;를 포함하는 것을 특징으로 하는 다결정 실리콘의 제조방법.
  2. 제 1 항에 있어서,
    상기 기판으로 실리콘, 유리 또는 플라스틱 중의 어느 하나를 이용하는 것을 특징으로 하는 다결정 실리콘의 제조방법.
  3. 제 1 항에 있어서,
    상기 a-Si 막은 스퍼터링 법에 의해 형성하는 것을 특징으로 하는 다결정 실리콘의 제조방법.
  4. 제 1 항에 있어서,
    상기 열처리는 ELA를 이용하는 것을 특징으로 하는 다결정 실리콘 제조방법.
  5. 제 1 항에 있어서,
    상기 중성이온은 Si, Ge, Ar, C 로 구성되는 그룹에서 선택된 어느 한 원소인 것을 특징으로 하는 다결정 실리콘 제조방법.
  6. 기판과 기판 상에 형성되는 다결정 실리콘층을 포함하는 반도체 소자의 제조방법에 있어서,
    상기 기판 상에 PVD 법에 의해 a-Si 막을 증착하는 단계;
    상기 a-Si 막에 중성 이온을 주입하는 단계; 그리고
    상기 a-Si 막을 열처리하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 기판으로 실리콘, 유리 또는 플라스틱 중의 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 6 항에 있어서,
    상기 a-Si 막은 스퍼터링법에 의해 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 6 항에 있어서,
    상기 열처리는 ELA를 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 6 항에 있어서,
    상기 중성이온은 Si, Ge, Ar, C 로 구성되는 그룹에서 선택된 어느 한 원소인 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 기판과 기판에 형성되는 poly-Si 활성층, 활성층 위에 형성되는 게이트 절연층 그리고 상기 게이트 절연층 위에 형성되는 게이트를 구비하는 TFT를 제조하는 방법에 있어서,
    상기 활성층을 형성하는 단계는:
    상기 기판 상에 PVD 법에 의해 a-Si 막을 형성하는 단계;
    상기 a-Si 막에 중성 이온을 주입하는 단계; 그리고
    상기 a-Si 막을 열처리하는 단계;를 포함하는 것을 특징으로 하는 TFT의 제조방법.
  12. 제 1 항에 있어서,
    상기 기판으로 실리콘, 유리 또는 플라스틱 중의 어느 하나를 이용하는 것을 특징으로 하는 TFT의 제조방법.
  13. 제 11 항에 있어서,
    상기 a-Si 막은 스퍼터링법에 의해 형성하는 것을 특징으로 하는 TFT의 제조방법.
  14. 제 11 항에 있어서,
    상기 열처리는 ELA를 이용하는 것을 특징으로 하는 TFT의 제조방법.
  15. 제 11 항에 있어서,
    상기 중성이온은 Si, Ge, Ar, C 로 구성되는 그룹에서 선택된 어느 한 원소인 것을 특징으로 하는 TFT의 제조방법.
KR1020040052981A 2004-07-08 2004-07-08 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법 KR100624427B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040052981A KR100624427B1 (ko) 2004-07-08 2004-07-08 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법
US11/174,649 US20060009014A1 (en) 2004-07-08 2005-07-06 Method of fabricating a poly-crystalline silicon thin film and method of fabricating a semiconductor device using the same
JP2005199745A JP2006024946A (ja) 2004-07-08 2005-07-08 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法
CNA2005100819292A CN1719582A (zh) 2004-07-08 2005-07-08 制备多晶硅薄膜的方法以及用其制备半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040052981A KR100624427B1 (ko) 2004-07-08 2004-07-08 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법

Publications (2)

Publication Number Publication Date
KR20060004788A true KR20060004788A (ko) 2006-01-16
KR100624427B1 KR100624427B1 (ko) 2006-09-19

Family

ID=35541918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040052981A KR100624427B1 (ko) 2004-07-08 2004-07-08 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법

Country Status (4)

Country Link
US (1) US20060009014A1 (ko)
JP (1) JP2006024946A (ko)
KR (1) KR100624427B1 (ko)
CN (1) CN1719582A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430226A (zh) * 2020-04-10 2020-07-17 中国科学院微电子研究所 一种多晶硅的沉积方法及其应用

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391654B2 (en) * 2005-05-11 2008-06-24 Micron Technology, Inc. Memory block erasing in a flash memory device
US20080000880A1 (en) * 2006-06-30 2008-01-03 Bao Feng System and method for treating a coating on a substrate
CN103177947A (zh) * 2011-12-22 2013-06-26 无锡华润上华科技有限公司 Mos晶体管的多晶硅栅电极的制备方法
KR102074431B1 (ko) 2013-07-19 2020-03-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치
US9836205B2 (en) * 2014-02-27 2017-12-05 Dropbox, Inc. Activating a camera function within a content management application
CN104241140A (zh) * 2014-09-25 2014-12-24 上海和辉光电有限公司 形成多晶硅薄膜的方法及薄膜晶体管制造方法
CN106783563A (zh) * 2016-12-21 2017-05-31 武汉华星光电技术有限公司 一种准分子激光退火后对多晶硅薄膜表面粗糙度进行改善的方法及装置
KR20200111868A (ko) 2019-03-19 2020-10-05 삼성디스플레이 주식회사 다결정 실리콘층을 포함하는 표시 장치, 다결정 실리콘층의 제조 방법, 및 표시 장치의 제조 방법
CN110752274A (zh) * 2019-09-12 2020-02-04 常州比太科技有限公司 一种用阴罩掩膜镀膜制造hbc电池片及电池的方法
CN113745099A (zh) * 2021-09-06 2021-12-03 长江存储科技有限责任公司 多晶硅层、其制作方法以及半导体器件

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU530905B2 (en) * 1977-12-22 1983-08-04 Canon Kabushiki Kaisha Electrophotographic photosensitive member
JPS5676522A (en) * 1979-11-29 1981-06-24 Toshiba Corp Formation of semiconductor thin film
JPH0817157B2 (ja) * 1984-11-30 1996-02-21 ソニー株式会社 薄膜トランジスタの製造方法
US4795656A (en) * 1986-08-26 1989-01-03 Kozo Iizuka, Director-General, Agency Of Industrial Science And Technology Cluster ion plating method for producing electrically conductive carbon film
JP2696818B2 (ja) * 1986-08-30 1998-01-14 ソニー株式会社 半導体層の結晶成長方法
JP2850319B2 (ja) * 1987-04-28 1999-01-27 ソニー株式会社 シリコン薄膜の形成方法
EP0608503B1 (en) * 1989-02-14 1997-05-28 Seiko Epson Corporation A semiconductor device and its manufacturing method
JP2773203B2 (ja) * 1989-03-27 1998-07-09 セイコーエプソン株式会社 半導体装置の製造方法
US5366917A (en) * 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
JP2882844B2 (ja) * 1990-03-29 1999-04-12 富士ゼロックス株式会社 薄膜半導体装置の製造方法
JPH0461318A (ja) * 1990-06-29 1992-02-27 Toshiba Corp 半導体装置およびその製造方法
DE69327559T2 (de) * 1992-03-25 2000-07-06 Kanegafuchi Chemical Ind Dünnfilm aus polysilizium und verfahren zu seiner herstellung
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
TW241377B (ko) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US6413805B1 (en) * 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
JP3141909B2 (ja) * 1993-05-14 2001-03-07 株式会社半導体エネルギー研究所 半導体装置作製方法
US6875628B1 (en) * 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
JPH08172201A (ja) * 1994-12-20 1996-07-02 Matsushita Electric Ind Co Ltd 薄膜の製造方法および薄膜トランジスタ
JPH08255753A (ja) * 1995-03-16 1996-10-01 Sharp Corp 結晶性半導体薄膜の製造方法
US6352910B1 (en) * 1995-07-11 2002-03-05 Applied Komatsu Technology, Inc. Method of depositing amorphous silicon based films having controlled conductivity
US5902650A (en) * 1995-07-11 1999-05-11 Applied Komatsu Technology, Inc. Method of depositing amorphous silicon based films having controlled conductivity
US5817550A (en) * 1996-03-05 1998-10-06 Regents Of The University Of California Method for formation of thin film transistors on plastic substrates
JPH10229201A (ja) * 1997-02-14 1998-08-25 Sony Corp 薄膜半導体装置の製造方法
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
US6429097B1 (en) * 2000-05-22 2002-08-06 Sharp Laboratories Of America, Inc. Method to sputter silicon films
KR100387122B1 (ko) * 2000-09-15 2003-06-12 피티플러스(주) 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법
US6589866B1 (en) * 2000-10-19 2003-07-08 Advanced Micro Devices, Inc. Metal gate with PVD amorphous silicon layer having implanted dopants for CMOS devices and method of making with a replacement gate process
US6830965B1 (en) * 2000-10-25 2004-12-14 Sharp Laboratories Of America, Inc. Semiconductor device and a method of creating the same utilizing metal induced crystallization while suppressing partial solid phase crystallization
TWI313059B (ko) * 2000-12-08 2009-08-01 Sony Corporatio
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US6518113B1 (en) * 2001-02-06 2003-02-11 Advanced Micro Devices, Inc. Doping of thin amorphous silicon work function control layers of MOS gate electrodes
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6649032B2 (en) * 2001-05-21 2003-11-18 Sharp Laboratories Of America, Inc. System and method for sputtering silicon films using hydrogen gas mixtures
JP4439794B2 (ja) * 2001-09-10 2010-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20040087116A1 (en) * 2002-10-30 2004-05-06 Junichiro Nakayama Semiconductor devices and methods of manufacture thereof
TWI300950B (en) * 2002-11-29 2008-09-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor structure, semiconductor device, and method and apparatus for manufacturing the same
TW591702B (en) * 2003-05-12 2004-06-11 Au Optronics Corp A method for transforming amorphous silicon substrate to poly-silicon substrate
US6925216B2 (en) * 2003-05-30 2005-08-02 The Regents Of The University Of California Direct-patterned optical waveguides on amorphous silicon films
KR100611224B1 (ko) * 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100577795B1 (ko) * 2003-12-30 2006-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘막 형성방법
KR100662782B1 (ko) * 2004-04-14 2007-01-02 엘지.필립스 엘시디 주식회사 레이저 마스크 및 이를 이용한 결정화방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430226A (zh) * 2020-04-10 2020-07-17 中国科学院微电子研究所 一种多晶硅的沉积方法及其应用
CN111430226B (zh) * 2020-04-10 2023-04-07 中国科学院微电子研究所 一种多晶硅的沉积方法及其应用

Also Published As

Publication number Publication date
KR100624427B1 (ko) 2006-09-19
JP2006024946A (ja) 2006-01-26
CN1719582A (zh) 2006-01-11
US20060009014A1 (en) 2006-01-12

Similar Documents

Publication Publication Date Title
CN100490074C (zh) 制造多晶硅薄膜的方法及用其制造晶体管的方法
US4479831A (en) Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
JP2006024946A (ja) 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法
JPH07235490A (ja) 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法
JPH0629320A (ja) 薄膜トランジスタの製造方法
KR100695154B1 (ko) 실리콘 박막 트랜지스터 및 이의 제조방법
JP2005340827A (ja) 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるｔｆｔの製造方法
JPH08204208A (ja) 結晶性シリコン半導体装置の製造方法
JP2874271B2 (ja) 半導体装置の製造方法
JP2696818B2 (ja) 半導体層の結晶成長方法
KR100712176B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
JP3269730B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
KR20060032454A (ko) 다결정 실리콘 제조방법
JPH08316487A (ja) 薄膜半導体装置の製造方法
JPH08139331A (ja) 薄膜トランジスタの製造方法
JP2830718B2 (ja) 薄膜トランジスタの製造方法
KR100560793B1 (ko) 반도체 소자 형성 방법
KR100551337B1 (ko) 반도체 실리사이드 형성 공정에서의 소스/드레인 정션형성 방법
KR0129817B1 (ko) 다결정 실리콘 박막트랜지스터의 제조방법
JP3190518B2 (ja) 半導体装置作製方法
JPH0637032A (ja) 半導体装置の製造方法
JPH06342912A (ja) 薄膜半導体装置及びその製造方法
JPH07288228A (ja) 多結晶シリコン薄膜の形成方法
KR20060001718A (ko) 유기 전계 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee