KR100551337B1 - 반도체 실리사이드 형성 공정에서의 소스/드레인 정션형성 방법 - Google Patents
반도체 실리사이드 형성 공정에서의 소스/드레인 정션형성 방법 Download PDFInfo
- Publication number
- KR100551337B1 KR100551337B1 KR1020030054584A KR20030054584A KR100551337B1 KR 100551337 B1 KR100551337 B1 KR 100551337B1 KR 1020030054584 A KR1020030054584 A KR 1020030054584A KR 20030054584 A KR20030054584 A KR 20030054584A KR 100551337 B1 KR100551337 B1 KR 100551337B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- source
- polysilicon
- ion implantation
- drain
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 25
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 229920005591 polysilicon Polymers 0.000 claims abstract description 31
- 238000005468 ion implantation Methods 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 125000006850 spacer group Chemical group 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 230000002265 prevention Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- -1 for example Polymers 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 실리사이드 형성 공정에서의 소스/드레인 정션 형성 방법에 관한 것으로, 반도체 기판 상에 게이트 산화막을 형성하고 산화막 상부에 1차 폴리실리콘을 증착하는 단계와, 게이트 형성을 위한 패터닝 공정을 수행한 후 이온주입 공정을 수행하여 LDD 정션을 형성하는 단계와, 스페이서를 형성한 다음 2차 폴리실리콘을 증착하는 단계와, 패터닝 및 식각 공정을 진행하여 2차 폴리실리콘에서 소스/드레인 영역을 제외한 부분을 제거하고 잔존하는 2차 폴리실리콘 상부에 걸쳐 이온주입 공정과 열처리 공정을 순차 수행하여 소스/드레인 정션을 형성하는 단계를 포함한다. 본 발명에 의하면, 반도체 소자의 실리사이드 형성시 실리콘 격자 결함을 줄이고 소자 성능을 향상시키는 효과가 있다.
EOR, ESD, LDD, 실리사이드(silicide), 정션(junction)
Description
도 1a 내지 도 1e는 전형적인 반도체 실리사이드(silicide) 형성 공정에서의 소스/드레인 정션(junction) 형성 과정을 설명하는 공정 단면도,
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 반도체 실리사이드 형성 공정에서의 소스/드레인 정션 형성 과정을 설명하는 공정 단면도.
본 발명은 반도체 제조 공정에서의 실리사이드(silicide) 형성 기술에 관한 것으로, 특히 폴리실리콘층을 증착한 후 소스/드레인 정션(junction)과 실리사이드 형성을 동시에 수행하여 실리콘 격자 결함을 제거하는데 적합한 반도체 실리사이드 형성 공정에서의 소스/드레인 정션 형성 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 신호의 고속 처리가 요구되고 있으며, 그에 따라 비저항이 낮은 물질이 개발되고 있다.
대표적으로, 실리사이드(silicide)는 반도체 제조 공정 중 게이트 및 소스/ 드레인 정션의 콘택트 저항을 감소시키기 위해 사용되는 실리콘과 금속의 화합물로서, 이러한 실리사이드 재료로는 티타늄(Titanium), 코발트(Cobalt), 텅스텐(Tungsten), 니켈(Nickel) 등이 사용될 수 있다.
소자가 고집적화됨에 따라 소스/드레인 정션 깊이를 줄일 필요가 있는데, 이온주입에 의한 정션 형성시 상당히 작은 이온주입에너지로 진행해야 하는 부담이 있다.
도 1a 내지 도 1e는 종래의 전형적인 반도체 실리사이드 형성 공정에서의 소스/드레인 정션 형성 과정을 설명하는 공정 단면도이다.
먼저 도 1a에 도시한 바와 같이, 반도체 기판(100) 상에 게이트 산화막(102)을 형성하고, 그 상부에 1차 폴리실리콘(104)을 증착한다.
그 다음 도 1b에 도시한 바와 같이, 게이트 형성을 위한 패터닝 공정을 수행한 후 이온주입 공정을 수행하여 LDD(Light Dopped Drain) 정션(A)을 형성한다.
이후 도 1c에서는 스페이서(spacer) 패턴(106)을 형성한 다음, 이온주입 및 열처리 공정을 수행하여 소스/드레인 정션(B)을 형성한다.
도 1c의 공정을 진행한 후, 도 1d에서는 2차 폴리실리콘, 예컨대 ESD(Elevated Source Drain) 구조용 폴리실리콘(108)을 증착한다.
이후 패터닝 및 식각 공정을 진행하여 폴리실리콘(108)에서 소스/드레인 정션(B) 상부를 제외한 부분을 제거하고, 스퍼터링 기법을 이용하여 남아있는 폴리실리콘(108) 상부에 실리사이드용 금속 박막, 예컨대 티타늄을 증착한다.
이러한 금속 박막이 증착된 후 열처리 공정을 진행하면 티타늄과 실리콘(소 스/드레인 영역의 실리콘 기판 및 게이트의 폴리실리콘)이 반응하여 도 1e에 도시한 바와 같은 티타늄 실리사이드(110)가 형성된다. 이때, 스페이서(106)에 증착된 티타늄은 반응하지 않고 후속 공정인 습식(Wet) 식각 및 세정 공정에서 제거된다.
그런데, 이러한 실리사이드 형성 공정에서는 도 1c와 같은 소스/드레인 정션(B) 형성시 이온주입 과정이 필수적으로 진행될 수밖에 없다.
즉, 종래의 실리사이드 형성 기법에서는 이온주입에 의한 정션 형성시 발생하는 EOR(End of Range) 데미지 등 실리콘 격자 결함 발생이 불가피하며, 이온주입에 의한 직접적인 소스/드레인 형성은 실리콘 격자에 손상을 일으켜 누설전류 등 소자에 악영향을 준다는 문제가 제기되었다.
게다가, 반도체 고집적화에 따른 쉘로우(shallow) 정션을 구현하기 위해 고가의 이온주입장비가 필수적으로 구비되어야만 한다.
본 발명은 상술한 문제를 해결하기 위해 안출한 것으로, ESD 구조의 폴리실리콘층에 이온주입을 수행한 후 열처리 과정을 통해 소스/드레인 영역을 형성함으로써, 실리콘 격자 결함을 줄여 소자 성능을 향상시키도록 한 반도체 실리사이드 형성 공정에서의 소스/드레인 정션 형성 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 반도체 실리사이드 형성 공정에서의 소스/드레인 정션 형성 방법에 있어서, 반도체 기판 상에 게이트 산화막을 형성하고 산화막 상부에 1차 폴리실리콘을 증착하는 단계와, 게이트 형성을 위한 패터닝 공정을 수행한 후 이온주입 공정을 수행하여 LDD 정션 을 형성하는 단계와, 스페이서를 형성한 다음 2차 폴리실리콘을 증착하는 단계와, 패터닝 및 식각 공정을 진행하여 2차 폴리실리콘에서 소스/드레인 영역을 제외한 부분을 제거하고 잔존하는 2차 폴리실리콘 상부에 걸쳐 이온주입 공정과 열처리 공정을 순차 수행하여 소스/드레인 정션을 형성하는 단계를 포함하는 반도체 실리사이드 형성 공정에서의 소스/드레인 정션 형성 방법을 제공한다..
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
설명에 앞서, 본 발명의 핵심 기술 요지는 ESD 구조를 사용하는 실리사이드 형성 과정에서 폴리실리콘을 증착시킨 다음 이온주입과 열처리 공정을 통해 소스/드레인 정션을 형성한다는 것으로, 이러한 기술 사상으로부터 본 발명의 목적으로 하는 바를 용이하게 달성할 수 있을 것이다.
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 반도체 실리사이드 형성 공정에서의 소스/드레인 정션 형성 과정을 설명하는 공정 단면도이다.
먼저 도 2a에 도시한 바와 같이, 반도체 기판(200) 상에 게이트 산화막(202)을 형성하고, 그 상부에 1차 폴리실리콘(204)을 증착한다.
그 다음 도 2b에 도시한 바와 같이, 게이트 형성을 위한 패터닝 공정을 수행한 후 이온주입 공정을 수행하여 LDD 정션(A)을 형성한다.
이후 도 2c 및 도 2d에서는 스페이서 패턴(206)을 형성하고, 그 상부에 걸쳐 2차 폴리실리콘, 예컨대 ESD 구조용 폴리실리콘(208)을 증착한다.
도 2e에서는 패터닝 및 식각 공정을 진행하여 폴리실리콘(208)에서 소스/드레인 영역을 제외한 부분을 제거하고, 잔존하는 폴리실리콘(208) 상부에 걸쳐 이온주입 공정과 열처리 공정을 순차 수행한다.
이때, 이러한 이온주입 공정에서는 실리콘 기판(200)에 이온주입이 되지 않도록 이온주입 에너지를 조절하는데, 폴리실리콘(208)에 주입되는 이온주입 에너지량은 1E15 내지 5E15 atoms/cm2가 바람직하며, 이러한 수치는 소자특성에 따라 선택 가능하다.
또한, 이온주입된 폴리실리콘(208)을 열처리하는 공정은 예컨대, RTP(Rapid Thermal Processing)가 적용될 수 있으며, 이 RTP에 의해 쉘로우 소스/드레인이 형성되도록 정션 깊이가 조절된다.
이러한 이온주입 및 열처리 공정이 수행되고 나면, 도 2f에 도시한 바와 같이, 폴리실리콘층(208)에서 도펀트가 확산되어 소스/드레인 정션(B)이 형성된다.
본 발명에 의하면, 반도체 소자의 실리사이드 형성시 실리콘 격자 결함을 줄이고 소자 성능을 향상시키는 효과가 있다.
이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 그 요지를 벗어나지 않는 범위내에서 여러 가지 변형이 가능한 것은 물론이다.
Claims (4)
- 반도체 실리사이드 형성 공정에서의 소스/드레인 정션 형성 방법으로서,반도체 기판 상에 게이트 산화막을 형성하고 상기 산화막 상부에 1차 폴리실리콘을 증착하는 단계와,게이트 형성을 위한 패터닝 공정을 수행한 후 1차 이온주입 공정을 수행하여 LDD 정션을 형성하는 단계와,스페이서를 형성한 다음 2차 폴리실리콘을 증착하는 단계와,패터닝 및 식각 공정을 진행하여 상기 2차 폴리실리콘에서 소스/드레인 영역을 제외한 부분을 제거하는 단계와,잔존하는 2차 폴리실리콘 상부에 걸쳐 2차 이온주입 공정과 열처리 공정을 순차 수행하여 소스/드레인 정션을 형성하는 단계를 포함하는 반도체 실리사이드 형성 공정에서의 소스/드레인 정션 형성 방법.
- 제 1 항에 있어서,상기 2차 폴리실리콘은 ESD(Elevated Source Drain) 구조의 폴리실리콘인 것을 특징으로 하는 반도체 실리사이드 형성 공정에서의 소스/드레인 정션 형성 방법.
- 제 1 항에 있어서,상기 2차 이온주입 공정은 상기 반도체 기판에 이온주입이 되지 않도록 이온주입 에너지를 1E15 내지 5E15 atoms/cm2로 설정하는 공정인 것을 특징으로 하는 반도체 실리사이드 형성 공정에서의 소스/드레인 정션 형성 방법.
- 제 1 항에 있어서,상기 열처리 공정은 RTP(Rapid Thermal Processing)가 적용되는 것을 특징으로 하는 반도체 실리사이드 형성 공정에서의 소스/드레인 정션 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030054584A KR100551337B1 (ko) | 2003-08-07 | 2003-08-07 | 반도체 실리사이드 형성 공정에서의 소스/드레인 정션형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030054584A KR100551337B1 (ko) | 2003-08-07 | 2003-08-07 | 반도체 실리사이드 형성 공정에서의 소스/드레인 정션형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050015652A KR20050015652A (ko) | 2005-02-21 |
| KR100551337B1 true KR100551337B1 (ko) | 2006-02-09 |
Family
ID=37226415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030054584A KR100551337B1 (ko) | 2003-08-07 | 2003-08-07 | 반도체 실리사이드 형성 공정에서의 소스/드레인 정션형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100551337B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102608340B1 (ko) * | 2021-07-26 | 2023-12-01 | 주식회사 지엔테크 | 엑시머 레이저 어닐링을 이용한 초저접합 실리사이드층 형성방법 |
-
2003
- 2003-08-07 KR KR1020030054584A patent/KR100551337B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050015652A (ko) | 2005-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7531436B2 (en) | Highly conductive shallow junction formation | |
| US6849516B2 (en) | Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer | |
| JP2006024946A (ja) | 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法 | |
| US6465312B1 (en) | CMOS transistor with amorphous silicon elevated source-drain structure and method of fabrication | |
| US20050098818A1 (en) | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers | |
| KR100551337B1 (ko) | 반도체 실리사이드 형성 공정에서의 소스/드레인 정션형성 방법 | |
| US20060220112A1 (en) | Semiconductor device forming method and structure for retarding dopant-enhanced diffusion | |
| KR100746623B1 (ko) | 반도체소자의 듀얼폴리게이트 형성방법 | |
| KR100402106B1 (ko) | 반도체 소자의 제조 방법 | |
| CN110718454A (zh) | 半导体器件及其形成方法 | |
| KR100806137B1 (ko) | 비정질 금속게이트전극을 구비한 반도체소자의 제조 방법 | |
| KR100244413B1 (ko) | 반도체소자의소오스/드레인형성방법 | |
| KR101004812B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100244275B1 (ko) | 반도체 소자의 금속실리사이드 형성방법 | |
| KR100607793B1 (ko) | 폴리 실리콘 게이트 전극의 이온 주입 방법 | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR100580049B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100504192B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100447230B1 (ko) | 반도체 소자의 살리사이드 형성 방법 | |
| KR100313090B1 (ko) | 반도체장치의 소오스/드레인 형성방법 | |
| KR100219065B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| US7282417B1 (en) | Ion doping method to form source and drain | |
| KR101004808B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100443794B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR100713325B1 (ko) | 반도체 소자의 게이트 절연막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |