JP2003297855A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JP2003297855A
JP2003297855A JP2002098214A JP2002098214A JP2003297855A JP 2003297855 A JP2003297855 A JP 2003297855A JP 2002098214 A JP2002098214 A JP 2002098214A JP 2002098214 A JP2002098214 A JP 2002098214A JP 2003297855 A JP2003297855 A JP 2003297855A
Authority
JP
Japan
Prior art keywords
group iii
nitride semiconductor
iii nitride
conductive portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002098214A
Other languages
English (en)
Other versions
JP4104891B2 (ja
Inventor
Muneyoshi Fukita
宗義 吹田
Takuma Nanjo
拓真 南條
Tetsuya Takami
哲也 高見
Toshiyuki Oishi
敏之 大石
Narihisa Miura
成久 三浦
Yuji Abe
雄次 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002098214A priority Critical patent/JP4104891B2/ja
Publication of JP2003297855A publication Critical patent/JP2003297855A/ja
Application granted granted Critical
Publication of JP4104891B2 publication Critical patent/JP4104891B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 導電部とIII族半導体基板との接触抵抗が
低減される半導体装置の製造方法を提供する。 【解決手段】 n型窒化ガリウム基板1上に、ソース/
ドレイン電極領域3を形成するためのレジストパターン
2を形成する。イオンミリング装置を用い加速電圧1K
V以下にてアルゴンイオン5をn型窒化ガリウム基板1
に向けて照射する。次に、電子ビーム蒸着装置等を用い
て金属膜を形成する。次に、リフトオフ処理を施すこと
によりソース/ドレイン電極を形成する。その後、ソー
ス/ドレイン電極とn型窒化ガリウム基板1との固相反
応を促進するための熱処理を施す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法および半導体装置に関し、特に、ヘテロ接合電界効果
型トランジスタを備えた半導体装置とその製造方法に関
するものである。
【0002】
【従来の技術】ヘテロ接合電界効果型トランジスタとし
て、たとえば文献(Appl.Phys.Lett.,Vol.64,No.8,1003
(1994)))には、III族窒化物半導体のヘテロ接合電
界効果型トランジスタが開示されている。そこで、この
文献に記載されたヘテロ接合電界効果型トランジスタに
おけるソース/ドレイン電極の製造方法について説明す
る。
【0003】まず、図19に示すように、III族窒化
物半導体基板としてたとえばn型窒化ガリウム(Ga
N)基板101上に写真製版処理を施すことにより、ソ
ース/ドレイン電極領域103を形成するためのレジス
トパターン102を形成する。
【0004】次に、図20に示すように、蒸着法により
ソース/ドレイン電極を形成するための金属膜104を
形成する。具体的に金属膜104として、まずチタン膜
が蒸着され、次にアルミニウム膜が蒸着される。
【0005】次に、図21に示すように、リフトオフ処
理を施すことによりn型窒化ガリウム基板101上に、
ソース/ドレイン電極104aを形成する。その後、ソ
ース/ドレイン電極104aとn型窒化ガリウム基板1
01との固相反応を促進するための熱処理を施す。この
ようにして、ヘテロ接合電界効果型トランジスタにおけ
るソース/ドレイン電極が形成されることになる。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
たヘテロ接合電界効果型トランジスタにおけるソース/
ドレイン電極の形成方法では、ソース/ドレイン電極1
04aとn型窒化ガリウム基板101との接触抵抗の値
が比較的高く、そのため、ソース/ドレイン電極104
aにおける電力損失が大きくなるという問題があった。
【0007】本発明は、上記問題点を解決するためにな
されたものであり、1つの目的は導電部とIII族半導
体基板との接触抵抗が低減される半導体装置の製造方法
を提供することであり、他の目的はそのような製造方法
によって得られる半導体装置を提供することである。
【0008】
【課題を解決するための手段】本発明の一つの局面にお
ける半導体装置の製造方法の第1のものは、III族窒
化物半導体に電気的に接続される導電部を有する半導体
装置の製造方法であって、以下の工程を備えている。I
II族窒化物半導体の表面において、導電部を形成する
ための導電部形成領域を設ける。所定の不純物を導入す
ることにより、その導電部形成領域に位置するIII族
窒化物半導体表面の部分におけるドナー密度を、導電部
形成領域以外のところに位置するIII族窒化物半導体
の表面におけるドナー密度よりも高くするための所定の
処理を施す。その所定の処理を施した後に、導電部形成
領域に導電部を形成する。
【0009】この製造方法によれば、導電部と接触する
III族窒化物半導体表面の部分におけるドナー密度が
より高くなって、導電部とIII族窒化物半導体との接
触抵抗の値を従来の半導体装置の場合よりも低減するこ
とができる。
【0010】具体的にドナー密度を高めるには、所定の
処理を施す工程は、所定の不純物としてヘリウムイオ
ン、窒素イオン、ネオンイオンおよびアルゴンイオンな
る群から選ばれるいずれかのイオンを導電部形成領域に
位置するIII族窒化物半導体表面の部分に照射する工
程を含むことが好ましい。
【0011】この場合には、イオンが照射されたIII
族窒化物半導体表面には、イオンが照射されない部分に
比べてドナーとしての機能を有する欠陥(結晶欠陥)を
より多く含む領域が形成されることになる。
【0012】また、収束イオンビーム装置を用い、所定
の不純物としてガリウムイオンを導電部形成領域に位置
するIII族窒化物半導体表面の部分に照射する工程を
含むことが好ましい。
【0013】この場合には、ガリウムイオンが照射され
たIII族窒化物半導体表面の部分には、III族元素
であるガリウムが窒素に比べて化学量論的組成比よりも
多く存在することになる。III族元素であるガリウム
が窒素に比べて化学量論的組成比よりも多く存在する領
域が導電部の直下に位置することになるIII族窒化物
半導体表面に形成されることで、この部分におけるドナ
ーの密度がより高くなる。
【0014】本発明の一つの局面における半導体装置の
製造方法の第2のものは、III族窒化物半導体に電気
的に接続される導電部を有する半導体装置の製造方法で
あって、以下の工程を備えている。III族窒化物半導
体の表面において、導電部を形成するための導電部形成
領域を設ける。所定の不純物を導入することにより、そ
の導電部形成領域に位置するIII族窒化物半導体表面
の部分におけるエネルギーバンドギャップを、導電部形
成領域以外のところに位置するIII族窒化物半導体の
部分におけるエネルギーバンドギャップよりも狭めるた
めの所定の処理を施す。その所定の処理を施した後に、
導電部形成領域に導電部を形成する。
【0015】この製造方法によれば、導電部と接触する
III族窒化物半導体表面の部分におけるエネルギーバ
ンドギャップがより狭くなって、導電部とIII族窒化
物半導体との接触抵抗の値を従来の半導体装置の場合よ
りも低減することができる。
【0016】具体的にエネルギーバンドギャップを狭め
るには、所定の処理を施す工程は、収束イオンビーム装
置を用い、所定の不純物としてインジウムイオンを導電
部形成領域に位置するIII族窒化物半導体表面の部分
に照射する工程を含むことが好ましい。
【0017】この場合には、インジウムが多く存在する
領域が導電部の直下に位置することになるIII族窒化
物半導体表面に形成されて、この部分におけるエネルギ
ーバンドギャップがより狭くなる。
【0018】また、所定の処理を施す工程は、所定の不
純物としてIV族元素を少なくとも一つ以上含む原子を
導電部形成領域に位置するIII族窒化物半導体表面の
部分にドーピングする工程を含むことが好ましい。
【0019】この場合には、III族窒化物半導体にお
いてドナーとして作用するIV族元素がドーピングされ
て、ドナーの密度がより高い領域が形成されることにな
る。その結果、導電部とIII族窒化物半導体との接触
抵抗の値をさらに低減することができる。
【0020】本発明の他の局面における半導体装置の第
1のものは、III族窒化物半導体およびIII族窒化
物半導体の表面に形成された導電部を有する半導体装置
であって、導電部と接触するIII族窒化物半導体の表
面に形成され、III族窒化物半導体のその表面以外の
ところにおけるドナー密度よりも高いドナー密度を有す
る接触領域を備えている。
【0021】この構造によれば、ドナー密度のより高い
接触領域を備えていることで、導電部とIII族窒化物
半導体との接触抵抗の値を従来の半導体装置の場合より
も低減することができる。
【0022】本発明の他の局面における半導体装置の第
2のものは、III族窒化物半導体およびIII族窒化
物半導体の表面に形成された導電部を有する半導体装置
であって、導電部と接触するIII族窒化物半導体の表
面に形成され、III族窒化物半導体のその表面以外の
ところにおけるエネルギーバンドギャップよりも狭いエ
ネルギーバンドギャップを有する接触領域を備えてい
る。
【0023】この構造によれば、エネルギーバンドギャ
ップのより狭い接触領域を備えていることで、導電部と
III族窒化物半導体との接触抵抗の値を従来の半導体
装置の場合よりも低減することができる。
【0024】
【発明の実施の形態】実施の形態1 本発明の実施の形態1に係る半導体装置の製造方法とし
て、ヘテロ接合電界効果型トランジスタにおけるソース
/ドレイン電極の製造方法の一例について説明する。ま
ず、図1に示すように、III族窒化物半導体基板とし
てたとえばn型窒化ガリウム(GaN)基板1上に写真
製版処理を施すことにより、ソース/ドレイン電極領域
3を形成するためのレジストパターン2を形成する。
【0025】次に、図2に示すように、たとえばイオン
ミリング装置を用い加速電圧1KV以下にてアルゴンイ
オン5をn型窒化ガリウム基板1に向けて照射する。次
に、図3に示すように、たとえば電子ビーム蒸着装置ま
たはスパッタ蒸着装置を用いて、ソース/ドレイン電極
を形成するための所定の金属膜4をn型窒化ガリウム基
板1上に形成する。より具体的にこの金属膜4として、
まずチタン膜が蒸着され、次にアルミニウム膜が蒸着さ
れる。
【0026】次に、図4に示すように、リフトオフ処理
を施すことによりn型窒化ガリウム基板1上に、ソース
/ドレイン電極4aを形成する。その後、ソース/ドレ
イン電極4aとn型窒化ガリウム基板1との固相反応を
促進するための熱処理を施す。このようにして、ヘテロ
接合電界効果型トランジスタにおけるソース/ドレイン
電極4aが形成されることになる。
【0027】上述した製造方法では、図2に示すよう
に、レジストパターン2をマスクとしてアルゴンイオン
5がn型窒化ガリウム基板1の表面に照射される。これ
により、アルゴンイオンが照射されたn型窒化ガリウム
基板1の表面には、アルゴンイオンが照射されない部分
に比べてドナーとしての機能を有する欠陥(結晶欠陥)
をより多く含む領域11が形成されることになる。
【0028】このように、欠陥を多く含む領域11がソ
ース/ドレイン電極4aの直下に位置するn型窒化ガリ
ウム基板1の表面に形成されることで、熱処理を施した
後におけるソース/ドレイン電極4aとn型窒化ガリウ
ム基板1との接触抵抗の値が従来の半導体装置に比べて
低減されることになる。
【0029】このことを示す、ソース/ドレイン電極4
aとn型窒化ガリウム基板1との接触抵抗率の評価結果
を図5に示す。図5に示すように、アルゴンイオンが照
射された場合では、アルゴンイオンが照射されない場合
に比べて接触抵抗率が約1桁低減していることがわか
る。
【0030】この実施の形態ではn型窒化ガリウム基板
1の表面に照射するイオン源としてアルゴンを例に挙げ
て説明した。アルゴンの他に、n型窒化ガリウム基板1
の表面に欠陥を発生させることができ、かつガリウムよ
りも原子半径の小さいヘリウム、窒素またはネオンをイ
オン源として用いてもよく、この場合にもアルゴンの場
合と同様の効果を得ることができる。
【0031】また、III族窒化物半導体基板として窒
化ガリウム(GaN)基板を例に挙げて説明したが、I
II族窒化物半導体基板としては、Al、GaおよびI
nのうちから選ばれる少なくともいずれかの元素を含む
窒化物半導体基板であればよい。
【0032】実施の形態2 本発明の実施の形態2に係る半導体装置の製造方法とし
て、ヘテロ接合電界効果型トランジスタにおけるソース
/ドレイン電極の製造方法の他の例について説明する。
まず、前述した図1に示したのと同様に、図6に示すよ
うにn型窒化ガリウム基板1上に写真製版処理を施すこ
とにより、ソース/ドレイン電極領域3を形成するため
のレジストパターン2を形成する。
【0033】次に、図7に示すように、収束イオンビー
ム装置を用いてガリウムイオン6をn型窒化ガリウム基
板1に向けて照射する。次に、図8に示すように、たと
えば電子ビーム蒸着装置またはスパッタ蒸着装置を用い
て、ソース/ドレイン電極を形成するための所定の金属
膜4として、チタン膜およびアルミニウム膜を順次n型
窒化ガリウム基板1上に形成する。
【0034】次に、図9に示すように、リフトオフ処理
を施すことによりn型窒化ガリウム基板1上に、ソース
/ドレイン電極4aを形成する。その後、ソース/ドレ
イン電極4aとn型窒化ガリウム基板1との固相反応を
促進するための熱処理を施す。このようにして、ヘテロ
接合電界効果型トランジスタにおけるソース/ドレイン
電極4aが形成されることになる。
【0035】上述した製造方法では、図7に示すよう
に、レジストパターン2をマスクとしてガリウムイオン
6がn型窒化ガリウム基板1の表面に照射される。これ
により、ガリウムイオンが照射されたn型窒化ガリウム
基板1の表面には、III族元素であるガリウムが窒素
に比べて化学量論的組成比よりも多く存在することにな
る。
【0036】このように、III族元素であるガリウム
が窒素に比べて化学量論的組成比よりも多く存在する領
域12がソース/ドレイン電極4aの直下に位置するN
型窒化ガリウム基板1の表面に形成されることで、領域
12におけるドナーの密度がより高くなる。その結果、
熱処理を施した後におけるソース/ドレイン電極4aと
n型窒化ガリウム基板1との接触抵抗の値が従来の半導
体装置に比べて低減されることになる。
【0037】実施の形態3 本発明の実施の形態3に係る半導体装置の製造方法とし
て、ヘテロ接合電界効果型トランジスタにおけるソース
/ドレイン電極の製造方法のさらに他の例について説明
する。まず、前述した図1に示したのと同様に、図10
に示すようにn型窒化ガリウム基板1上に写真製版処理
を施すことにより、ソース/ドレイン電極領域3を形成
するためのレジストパターン2を形成する。
【0038】次に、図11に示すように、収束イオンビ
ーム装置を用いてインジウムイオン7をn型窒化ガリウ
ム基板1に向けて照射する。次に、図12に示すよう
に、たとえば電子ビーム蒸着装置またはスパッタ蒸着装
置を用いて、ソース/ドレイン電極を形成するための所
定の金属膜4として、チタン膜およびアルミニウム膜を
順次n型窒化ガリウム基板1上に形成する。
【0039】次に、図13に示すように、リフトオフ処
理を施すことによりn型窒化ガリウム基板1上に、ソー
ス/ドレイン電極4aを形成する。その後、ソース/ド
レイン電極4aとn型窒化ガリウム基板1との固相反応
を促進するための熱処理を施す。このようにして、ヘテ
ロ接合電界効果型トランジスタにおけるソース/ドレイ
ン電極4aが形成されることになる。
【0040】上述した製造方法では、図11に示すよう
に、レジストパターン2をマスクとしてインジウムイオ
ン7がn型窒化ガリウム基板1の表面に照射される。こ
れにより、インジウムイオン7が照射されたn型窒化ガ
リウム基板1の表面には、インジウムが多く存在する領
域13が形成されることになる。
【0041】このように、インジウムが多く存在する領
域13がソース/ドレイン電極4aの直下に位置するn
型窒化ガリウム基板1の表面に形成されることで、n型
窒化ガリウム基板1において領域13のエネルギーバン
ドギャップがより狭くなる。
【0042】その結果、同じ材料からなる電極を形成し
た場合に比べて、ソース/ドレイン電極4aとn型窒化
ガリウム基板1との接触抵抗の値が低減されることにな
る。
【0043】実施の形態4 本発明の実施の形態4に係る半導体装置の製造方法とし
て、ヘテロ接合電界効果型トランジスタにおけるソース
/ドレイン電極の製造方法のさらに他の例について説明
する。まず、前述した図1に示したのと同様に、図14
に示すようにn型窒化ガリウム基板1上に写真製版処理
を施すことにより、ソース/ドレイン電極領域3を形成
するためのレジストパターン2を形成する。
【0044】次に、図15に示す工程においては、実施
の形態1において説明した図2に示す工程、実施の形態
2において説明した図7に示す工程、または、実施の形
態3において説明した図11に示す工程と同様に所定の
イオン8をn型窒化ガリウム基板1に向けて照射する。
【0045】次に、図16に示すように、露出したn型
窒化ガリウム基板1の表面にIII族窒化物半導体にお
いてドナーとして作用するIV族元素として、たとえば
シリコン9をイオン注入する。このIV族元素のドーピ
ング方法としては、イオン注入法の他に熱拡散法が好ま
しい。
【0046】次に、図17に示すように、たとえば電子
ビーム蒸着装置またはスパッタ蒸着装置を用いて、ソー
ス/ドレイン電極を形成するための所定の金属膜4とし
て、チタン膜およびアルミニウム膜を順次n型窒化ガリ
ウム基板1上に形成する。
【0047】次に、図18に示すように、リフトオフ処
理を施すことによりn型窒化ガリウム基板1上に、ソー
ス/ドレイン電極4aを形成する。その後、ソース/ド
レイン電極4aとn型窒化ガリウム基板1との固相反応
を促進するための熱処理を施す。このようにして、ヘテ
ロ接合電界効果型トランジスタにおけるソース/ドレイ
ン電極4aが形成されることになる。
【0048】上述した製造方法では、まず、図15に示
す工程において所定のイオンが注入された領域14aが
形成され、その後図16に示す工程において、III族
窒化物半導体においてドナーとして作用するIV族元素
が露出したn型窒化ガリウム基板1の表面にさらにドー
ピングされて、ドナーの密度がより高い領域14が形成
されることになる。その結果、ソース/ドレイン電極4
aとn型窒化ガリウム基板1との接触抵抗の値が、実施
の形態1〜3において説明した半導体装置に比べてさら
に低減されることになる。
【0049】なお、上記実施の形態では、IV族元素と
してシリコンを例に挙げて説明したが、IV族元素とし
てはシリコンの他にゲルマニウムを用いてもよい。ま
た、シリコンやゲルマニウムをそれぞれ単独でドーピン
グさせる他に、たとえばシリコンとゲルマニウム、シリ
コンと酸素、ゲルマニウムとベリリウムなどのように、
他の元素と併せてドーピングすることで不純物濃度のよ
り高い領域14を形成することができる。
【0050】また、上記各実施の形態では半導体装置と
してIII族窒化物半導体を用いたヘテロ接合電界効果
型トランジスタを例に挙げて説明したが、このトランジ
スタにはいわゆる高電子移動度トランジスタ(HEM
T:High Electron Mobility Transistor)が含まれ
る。また、ヘテロ接合電界効果型トランジスタの他に、
III族窒化物半導体を用いたヘテロ接合バイポーラト
ランジスタ(HBT:Heterojunction Bipolar Transis
tor)や絶縁ゲートバイポーラトランジスタ(IGB
T:Insulated Gate Bipolar Transistor)等の他のト
ランジスタにも適用することができる。
【0051】さらに、III族窒化物半導体と電極との
接触抵抗に限られず、たとえば配線層などの他の導電部
とIII族窒化物半導体との接触抵抗を低減することが
できる。
【0052】今回開示された実施の形態はすべての点で
例示であって、制限的なものではないと考えられるべき
である。本発明は上記の説明ではなくて特許請求の範囲
によって示され、特許請求の範囲と均等の意味および範
囲内でのすべての変更が含まれることが意図される。
【0053】
【発明の効果】本発明の一つの局面における半導体装置
の製造方法の第1のものによれば、導電部と接触するI
II族窒化物半導体表面の部分におけるドナー密度がよ
り高くなって、導電部とIII族窒化物半導体との接触
抵抗の値を従来の半導体装置の場合よりも低減すること
ができる。
【0054】具体的にドナー密度を高めるには、所定の
処理を施す工程は、所定の不純物としてヘリウムイオ
ン、窒素イオン、ネオンイオンおよびアルゴンイオンな
る群から選ばれるいずれかのイオンを導電部形成領域に
位置するIII族窒化物半導体表面の部分に照射する工
程を含むことが好ましいく、この場合には、イオンが照
射されたIII族窒化物半導体表面には、イオンが照射
されない部分に比べてドナーとしての機能を有する欠陥
(結晶欠陥)をより多く含む領域が形成されることにな
る。
【0055】または、収束イオンビーム装置を用い、所
定の不純物としてガリウムイオンを導電部形成領域に位
置するIII族窒化物半導体表面の部分に照射する工程
を含むことが好ましく、この場合には、ガリウムイオン
が照射されたIII族窒化物半導体表面の部分には、I
II族元素であるガリウムが窒素に比べて化学量論的組
成比よりも多く存在することになる。III族元素であ
るガリウムが窒素に比べて化学量論的組成比よりも多く
存在する領域が導電部の直下に位置することになるII
I族窒化物半導体表面に形成されることで、この部分に
おけるドナーの密度がより高くなる。
【0056】本発明の一つの局面における半導体装置の
製造方法の第2のものによれば、導電部と接触するII
I族窒化物半導体表面の部分におけるエネルギーバンド
ギャップがより狭くなって、導電部とIII族窒化物半
導体との接触抵抗の値を従来の半導体装置の場合よりも
低減することができる。
【0057】具体的にエネルギーバンドギャップを狭め
るには、所定の処理を施す工程は、収束イオンビーム装
置を用い、所定の不純物としてインジウムイオンを導電
部形成領域に位置するIII族窒化物半導体表面の部分
に照射する工程を含むことが好ましく、この場合には、
インジウムが多く存在する領域が導電部の直下に位置す
ることになるIII族窒化物半導体表面に形成されて、
この部分におけるエネルギーバンドギャップがより狭く
なる。
【0058】また、所定の処理を施す工程は、所定の不
純物としてIV族元素を少なくとも一つ以上含む原子を
導電部形成領域に位置するIII族窒化物半導体表面の
部分にドーピングする工程を含むことが好ましく、この
場合には、III族窒化物半導体においてドナーとして
作用するIV族元素がドーピングされて、ドナーの密度
がより高い領域が形成されることになる。その結果、導
電部とIII族窒化物半導体との接触抵抗の値をさらに
低減することができる。
【0059】本発明の他の局面における半導体装置の第
1のものによれば、ドナー密度のより高い接触領域を備
えていることで、導電部とIII族窒化物半導体との接
触抵抗の値を従来の半導体装置の場合よりも低減するこ
とができる。
【0060】本発明の他の局面における半導体装置の第
2のものによれば、エネルギーバンドギャップのより狭
い接触領域を備えていることで、導電部とIII族窒化
物半導体との接触抵抗の値を従来の半導体装置の場合よ
りも低減することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係る半導体装置の製
造方法の一工程を示す断面図である。
【図2】 同実施の形態において、図1に示す工程の後
に行なわれる工程を示す断面図である。
【図3】 同実施の形態において、図2に示す工程の後
に行なわれる工程を示す断面図である。
【図4】 同実施の形態において、図3に示す工程の後
に行なわれる工程を示す断面図である。
【図5】 同実施の形態において、接触抵抗率の評価結
果を示す図である。
【図6】 本発明の実施の形態2に係る半導体装置の製
造方法の一工程を示す断面図である。
【図7】 同実施の形態において、図6に示す工程の後
に行なわれる工程を示す断面図である。
【図8】 同実施の形態において、図7に示す工程の後
に行なわれる工程を示す断面図である。
【図9】 同実施の形態において、図8に示す工程の後
に行なわれる工程を示す断面図である。
【図10】 本発明の実施の形態3に係る半導体装置の
製造方法の一工程を示す断面図である。
【図11】 同実施の形態において、図10に示す工程
の後に行なわれる工程を示す断面図である。
【図12】 同実施の形態において、図11に示す工程
の後に行なわれる工程を示す断面図である。
【図13】 同実施の形態において、図12に示す工程
の後に行なわれる工程を示す断面図である。
【図14】 本発明の実施の形態4に係る半導体装置の
製造方法の一工程を示す断面図である。
【図15】 同実施の形態において、図14に示す工程
の後に行なわれる工程を示す断面図である。
【図16】 同実施の形態において、図15に示す工程
の後に行なわれる工程を示す断面図である。
【図17】 同実施の形態において、図16に示す工程
の後に行なわれる工程を示す断面図である。
【図18】 同実施の形態において、図17に示す工程
の後に行なわれる工程を示す断面図である。
【図19】 従来の半導体装置の製造方法の一工程を示
す断面図である。
【図20】 図19に示す工程の後に行なわれる工程を
示す断面図である。
【図21】 図20に示す工程の後に行なわれる工程を
示す断面図である。
【符号の説明】
1 n型窒化ガリウム基板、2 レジストパターン、3
ソース/ドレイン電極領域、4 金属膜、4a ソー
ス/ドレイン電極、5 アルゴンイオン、6ガリウムイ
オン、7 インジウムイオン、8 イオン、11,1
2,13,14,14a 領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高見 哲也 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 大石 敏之 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 三浦 成久 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 阿部 雄次 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5F102 FA03 GB01 GC01 GD01 GJ04 GL15 HC07 HC19 HC21

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 III族窒化物半導体に電気的に接続さ
    れる導電部を有する半導体装置の製造方法であって、 III族窒化物半導体の表面において、導電部を形成す
    るための導電部形成領域を設ける工程と、 所定の不純物を導入することにより、前記導電部形成領
    域に位置する前記III族窒化物半導体表面の部分にお
    けるドナー密度を、前記導電部形成領域以外のところに
    位置する前記III族窒化物半導体の表面におけるドナ
    ー密度よりも高くするための所定の処理を施す工程と、 前記所定の処理を施した後に、前記導電部形成領域に導
    電部を形成する工程とを備えた、半導体装置の製造方
    法。
  2. 【請求項2】 前記所定の処理を施す工程は、前記所定
    の不純物としてヘリウムイオン、窒素イオン、ネオンイ
    オンおよびアルゴンイオンなる群から選ばれるいずれか
    のイオンを前記導電部形成領域に位置する前記III族
    窒化物半導体表面の部分に照射する工程を含む、請求項
    1記載の半導体装置の製造方法。
  3. 【請求項3】 前記所定の処理を施す工程は、収束イオ
    ンビーム装置を用い、前記所定の不純物としてガリウム
    イオンを前記導電部形成領域に位置する前記III族窒
    化物半導体表面の部分に照射する工程を含む、請求項1
    記載の半導体装置の製造方法。
  4. 【請求項4】 III族窒化物半導体に電気的に接続さ
    れる導電部を有する半導体装置の製造方法であって、 III族窒化物半導体の表面において、導電部を形成す
    るための導電部形成領域を設ける工程と、 所定の不純物を導入することにより、前記導電部形成領
    域に位置する前記III族窒化物半導体表面の部分にお
    けるエネルギーバンドギャップを、前記導電部形成領域
    以外のところに位置する前記III族窒化物半導体の部
    分におけるエネルギーバンドギャップよりも狭めるため
    の所定の処理を施す工程と、 前記所定の処理を施した後に、前記導電部形成領域に導
    電部を形成する工程とを備えた、半導体装置の製造方
    法。
  5. 【請求項5】 前記所定の処理を施す工程は、収束イオ
    ンビーム装置を用い、前記所定の不純物としてインジウ
    ムイオンを前記導電部形成領域に位置する前記III族
    窒化物半導体表面の部分に照射する工程を含む、請求項
    4記載の半導体装置の製造方法。
  6. 【請求項6】 前記所定の処理を施す工程は、前記所定
    の不純物としてIV族元素を少なくとも一つ以上含む原
    子を前記導電部形成領域に位置する前記III族窒化物
    半導体表面の部分にドーピングする工程を含む、請求項
    1〜5のいずれかに記載の半導体装置の製造方法。
  7. 【請求項7】 III族窒化物半導体および前記III
    族窒化物半導体の表面に形成された導電部を有する半導
    体装置であって、 前記導電部と接触する前記III族窒化物半導体の表面
    に形成され、前記III族窒化物半導体の前記表面以外
    のところにおけるドナー密度よりも高いドナー密度を有
    する接触領域を備えた、半導体装置。
  8. 【請求項8】 III族窒化物半導体および前記III
    族窒化物半導体の表面に形成された導電部を有する半導
    体装置であって、 前記導電部と接触する前記III族窒化物半導体の表面
    に形成され、前記III族窒化物半導体の前記表面以外
    のところにおけるエネルギーバンドギャップよりも狭い
    エネルギーバンドギャップを有する接触領域を備えた、
    半導体装置。
JP2002098214A 2002-04-01 2002-04-01 半導体装置の製造方法 Expired - Fee Related JP4104891B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002098214A JP4104891B2 (ja) 2002-04-01 2002-04-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002098214A JP4104891B2 (ja) 2002-04-01 2002-04-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003297855A true JP2003297855A (ja) 2003-10-17
JP4104891B2 JP4104891B2 (ja) 2008-06-18

Family

ID=29387889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002098214A Expired - Fee Related JP4104891B2 (ja) 2002-04-01 2002-04-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4104891B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286319A (ja) * 2004-03-04 2005-10-13 Showa Denko Kk 窒化ガリウム系半導体素子
WO2007004741A1 (en) * 2005-07-06 2007-01-11 Showa Denko K.K. Compound semiconductor light-emitting diode and method for fabrication thereof
JP6327378B1 (ja) * 2017-04-03 2018-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307097A (ja) * 1996-05-16 1997-11-28 Sony Corp 半導体装置
JPH1022494A (ja) * 1996-07-03 1998-01-23 Sony Corp オーミック電極およびその形成方法
JPH10200161A (ja) * 1997-01-14 1998-07-31 Nec Corp n型窒化ガリウム系半導体のコンタクト電極及びその形成方法
JPH11501463A (ja) * 1995-12-28 1999-02-02 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ GaN−AlNをベース材料とする高電圧半導体装置の製造方法及び製造された半導体装置
JP2000286213A (ja) * 1999-03-30 2000-10-13 Furukawa Electric Co Ltd:The Iii−v族窒化物系化合物半導体への電極形成方法
JP2002057321A (ja) * 2000-07-28 2002-02-22 Korai Kagi Kofun Yugenkoshi 化合物半導体装置及びその製造方法
JP2002367927A (ja) * 2001-06-06 2002-12-20 Nippon Telegr & Teleph Corp <Ntt> オーミック電極及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11501463A (ja) * 1995-12-28 1999-02-02 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ GaN−AlNをベース材料とする高電圧半導体装置の製造方法及び製造された半導体装置
JPH09307097A (ja) * 1996-05-16 1997-11-28 Sony Corp 半導体装置
JPH1022494A (ja) * 1996-07-03 1998-01-23 Sony Corp オーミック電極およびその形成方法
JPH10200161A (ja) * 1997-01-14 1998-07-31 Nec Corp n型窒化ガリウム系半導体のコンタクト電極及びその形成方法
JP2000286213A (ja) * 1999-03-30 2000-10-13 Furukawa Electric Co Ltd:The Iii−v族窒化物系化合物半導体への電極形成方法
JP2002057321A (ja) * 2000-07-28 2002-02-22 Korai Kagi Kofun Yugenkoshi 化合物半導体装置及びその製造方法
JP2002367927A (ja) * 2001-06-06 2002-12-20 Nippon Telegr & Teleph Corp <Ntt> オーミック電極及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Y. NAKANO, ET.AL.: "Effect of N/Ge co-implantation on the Ge activation in GaN", APPLIED PHYSICS LETTERS, vol. 79, no. 10, JPN7007001785, 3 September 2001 (2001-09-03), US, pages 1468 - 1470, XP012028801, ISSN: 0000938683, DOI: 10.1063/1.1400089 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286319A (ja) * 2004-03-04 2005-10-13 Showa Denko Kk 窒化ガリウム系半導体素子
JP4705384B2 (ja) * 2004-03-04 2011-06-22 昭和電工株式会社 窒化ガリウム系半導体素子
WO2007004741A1 (en) * 2005-07-06 2007-01-11 Showa Denko K.K. Compound semiconductor light-emitting diode and method for fabrication thereof
US7842966B2 (en) 2005-07-06 2010-11-30 Showa Denko K.K. Compound semiconductor light-emitting diode and method for fabrication thereof
US8399277B2 (en) 2005-07-06 2013-03-19 Show A Denko K.K. Compound semiconductor light-emitting diode and method for fabrication thereof
JP6327378B1 (ja) * 2017-04-03 2018-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018181891A (ja) * 2017-04-03 2018-11-15 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP4104891B2 (ja) 2008-06-18

Similar Documents

Publication Publication Date Title
JP2000101069A (ja) 半導体素子及びその製造方法
JP2516951B2 (ja) 半導体装置の製造方法
JP3313432B2 (ja) 半導体装置及びその製造方法
KR900000073B1 (ko) 전계효과트랜지스터
JPH0766926B2 (ja) GaAs MESFETの製造方法
JP2003297855A (ja) 半導体装置の製造方法および半導体装置
JPS6366969A (ja) 高耐圧多結晶シリコン薄膜トランジスタ
JPH0519979B2 (ja)
JPH05226343A (ja) 化合物半導体中の酸素のゲッタリング
JP3844538B2 (ja) 半導体装置の作製方法
JPH05198796A (ja) 半導体装置およびその作製方法
JP2993080B2 (ja) 相補型薄膜トランジスタの製造方法
JPH04307741A (ja) 半導体装置の製造方法
JP2005116725A (ja) 半導体装置及びその製造方法
JP4186267B2 (ja) 化合物半導体装置の製造方法
JPH0349242A (ja) 電界効果トランジスタおよびその製造方法
JPH0380542A (ja) 半導体集積回路装置
JPH01260816A (ja) 化合物半導体装置の製造方法
JPS6318677A (ja) 3−5族半導体装置
JPH0260218B2 (ja)
JPH01243418A (ja) 半導体装置の製造方法
JPH08172193A (ja) 半導体装置
JPS6190470A (ja) 化合物半導体装置の製造方法
JPS6318676A (ja) 3−5族半導体装置
JPH0245332B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees