JPH0349242A - 電界効果トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子工業分野における各種の電子回路に用い
られている電界効果トランジスタに関し、特に、２次元
電子ガス層を能動層とする高移動度トランジスタ（ＨＥ
ＭＴ）に関する。

〔従来の技術〕

電界効果トランジスタにおいて、ソース・ルイン電極間
の寄生抵抗を低減し、かつ電界効果トランジスタとして
動作するのに十分な特性を得るためには、−船釣に、ソ
ース・ドレイン電極間のゲート電極上以外の部分の抵抗
を低くするとともに、ゲート耐圧を高くするためにゲー
ト電極下のショットキー抵抗を十分高くする必要がある
ことが知られている。

従来、２次元電子ガス層を能動層とする電界効果トラン
ジスタでは、ソース電極と、ゲート電極下の能動層との
間の寄生抵抗を低減するため、耐熱性のゲート電極を形
成し、これをイオン注入のマスクとして用い、ゲート電
極上以外の部分にｎ形の不純物となるイオンを高濃度に
注入するセルファラインゲート構造が採用されている。

〔発明が解決しようとする課題〕

しかし、この方法では注入したイオンを活性化するため
にイオン注入後に約８００　’Ｃ以上の高温アニールが
必要であり、特にキャリア供給層が超格子構造などの場
合には、高１品での拡散工程により微細なヘテロ結晶構
造が破壊されてしまうという問題がある。

本発明は上記問題に↓益みなされたもので、ヘテロ結晶
構造が破壊されることのない構造の電界効果トランジス
タおよびその製造方法を提供することを目的とする。

〔課題を解決するための手段〕

従来の方法は、セルファライン法によりゲート電極上以
外の部分を低抵抗化す乙ものであったが、本発明では最
初に抵抗の低い半導体層を形成し、ゲート電極下の部分
をイオン注入にまり■抵抗化するという低温プロセスの
技ｉ・１７的手段を１工用した。

なお、本発明では、従来の高エネルギーイオン注入を用
いたセルファライン構造とは逆に、低エネルギーイオン
注入を用いた逆セルファラインの新構造となっているの
が特徴である。

〔作用〕

上記構成では、２次元電子ガス層を形成するにあたりこ
の２次元電子ガス層にキャリアを供給する層に十分抵抗
の低い半導体層を用いたため寄生抵抗を低減することが
でき、なおかつ、ゲート電極下の部分は局部的なイオン
注入によって高抵抗化したためゲート耐圧は高くなり、
従来型のセルファラインゲート構造の特徴を生かした電
界効果トランジスタとして動作させることができる。

〔実施例〕

以下、本発明を図に示す実施例に基づいて詳細に説明す
る。

第１図には、本発明一実施例を適用した電界効果トラン
ジスタの概略構成図を示す。この場合、バンドギャップ
の異なる２種類の半導体層２と３のへテロ接合部分には
、高移動度の２次元電子ガス層（以下２ＤＥＧＪｉｌと
いう）５が形成され、能動層となる。半導体層３は、不
純物をドープしていない半導体ｊｆｆ１３ａ（スペーサ
層）とトープしたＡ′−導体層３ｂ（キャリア供給層）
とからなる。また、第１図において、ｌは半絶縁性基板
、４はキヤ、プ層、６はイオン注入により高抵抗化した
つｎ域、７はソース電極、８はゲート電１瓜、９はドレ
イン電極である。なお、スペーサ層３ａおよび５１″。

十ンプ層４は必ずしも必要なものではない。

次に、上記の電界効果トランジスタの具体的な構造およ
びその製造方法についで説明する。

第２図に、第１図に示すものの第１実施例としてキャリ
ア供給層３ｂがＡＩＡＳ層とｎ型ＧａＡｓ層の超格、子
構造である場合の断面構造を示す。半絶縁性Ｇ　ａ　Ａ
　ｓ　’Ｉｓ板１（４００１Ｉｍ）の１−に、ノンドー
プＣａＡｓ層によるバッファ層２　（５００ｎｍ）、ノ
ンドープへ〇ΔＳ層３ａ−１（１，５ｎｍ）とノンドー
プＧａＡｓ層３ａ−２（２，５ｎｍ）からなるスペーサ
層３ａ、ノンドープＡｆｆｉＡｓ層３ｂ−１（１，５ｎ
ｍ）、ノン１゛−プＧ　ａ　Ａ　ｓ層３ｂ２　（０，５
ｎｍ）　、ｎ形ＧａＡｓ層３ｂ−３（１゜５ｎｍ）、ノ
ンドープＧａＡｓ層３ｂ−４（０，５ｎｍ）の例えば１
０回から２０回の繰り返しからなる超格子構造のキャリ
ア供給１３ｂ、ｎ形ＧａＡｓキャンプ５４　（１０ｎｍ
）を順次分子線エビタキンヤル成長法（ＭＢＥ法）によ
り形成した。

なお、キャリア供給層３ｂは上記超格子構造により多数
のへテロ界面を有し、またｎ型Ｇ　ａ　Ａ　ｓ層３ｂ−
３により低抵抗層として形成されている。

また、ソース電極７とドレイン電極９はオーミック電極
で、代表的な構成は、ＡｕＧｅ　（７〜１２％）　／　
Ｎ　ｉ　／　Ａ　ｕである。一方、ゲート電橿８はショ
ントキー電極で、代表的な構成はＴ　ｉ　／　Ａ　ｕで
ある。

次に、上述のようにキャリア供給層３ｂがＡＱＡｓ層と
ｎ型ＧａＡｓ層の超格子構造である場合を第１実施例と
して、第３図（ａ）〜（ｄ）に示す製造方法に従って更
に詳しく説明する。

第３図（ａ）参照 上記のように、ＧａＡｓ基板１上に、パンファ層２．ス
ペーサ層３ａ、キャリア供給層３ｂ、キャップ層４の各
層を順次分子線エピタキシャル成長法（ＭＢＥ法）によ
り形成した。なお、このＭｆ３’Ｅ法のかわりに、有機
金属気相成長法（ＭＯＣＶＤ法）、液相成長法（ＬＰＥ
法）を用いてもよい。

第３図（ｂ）参照 ソース電極７とドレイン電極９を、蒸着法により上述の
メタルを被着して、リフトオフ法等により配設し、その
後合金化して形成した。

第３図（Ｃ）参照 ゲート電極８配設用のレジスト１０を形成した後、これ
をマスクとしてゲート電極８の下で、なおかつ２ＤＥＣ
層５よりゲート電極側の領域６をイオン注入により高抵
抗化した。なお、１０はパンシヘーション用の絶縁層で
あってもよい。

ここで、一般に、２ＤＥＣ層を能動層とする電界効果ト
ランジスタでは、２ＤＥＣ層が高移動度であることを利
用しているため、２ＤＥＧ層に損傷を与えて移動度を低
下させないようにｒることが重要であり、例えば１１０
０ｎ以下の浅いイオン注入をすることが必要とされる。

第４図に、ＬＳＳＦｌ論に基づいたアルゴン（Ａｒ）、
ネオン（Ｎ　ｅ　）　、窒素（Ｎ）、　ヘリウム（Ｈｅ
）のＧａＡｓ中への注入深さプロファイルを示す。第４
図Ｏこ示すように、質量数の大きいイオンはど注入は浅
くなる。また、公知のように注入エネルギーが低いほど
注入は浅くなる。そこで、第１実施例では注入イオンと
してアルゴン（Ａ　ｒ　）を用い、３０ｋｅＶ以下の低
エネルギーで注入した。第５図（ａ）、　（ｂ）にそれ
ぞれ、例えば１０ｋｅＶでＡｒ−（ｔンを注入した場合
のシートキャリア濃度ｎ５＋　移動度μ２．の測定値を
示す。ｎ形の部分のドープ量は２　Ｘ　１０１１１ｃｍ
−”で、第５図（ａ）、　（ｂ）中の特性線ＡＢは、超
格子層３ｂの繰り返し数が、それぞれ１５回、２０回の
場合である。なお、この時の２ＤＥＣ層の深さは、それ
ぞれ７４ｎｍ、９４　ｎ　ｍである。第５図（ａｌにお
いて、イオン注入量が増えるのに従ってシートキャリア
濃度ｎ、が減少しており、これはイオン注入によって高
抵抗化していることを示している。一方、移動度μｍは
、７Ｆ人■Ｉ　Ｘ　Ｉ　Ｏ”ｃｍ−”で注入前（第５図
（ｂ）において）ｉミ人量０の時）より高くなっている
。これは注入前に２″ＤＥＧ層と並列に電気伝導に寄与
していた３ｂ層中の低移動度のキャリアが高抵抗化した
ためである。このことから本発明で実施した低エネルギ
ーイオン注入は、２ＤＥＧ層より表面側の部分を高抵抗
化するのに有効なことがわかる。

第３図（ｄ）参照 ゲート電極８をリフトオフ法により配設した。

すなわち、上述のメタルを蒸着法により全面に被着した
後、レジストｌＯを除去することにより配設した。

次に、上記製造方法に従って作製したもの、すなわちゲ
ート電極下にイオン注入により高抵抗化された領域を有
する第１実施例による電界効果トランジスタを第６図（
ａ）、　（ｂ）を用いて説明する。第６図（ａ）、　（
ｂ）は、それぞれ３００Ｋ（室温）と１ＯＫにおけるこ
の作製した電界効果トランジスタ（ゲート長２μｍ、ゲ
ート幅８０μｍ）のソース電極とドレイン電極間のドレ
イン電流−電圧特性である。なお、２ＤＥＧ層の深さは
いずれのものも７４０ｍであり、イオン注入条件は注大
エネルキー１０ｋｅＶで、イオン注入量は第６図（ａ）
、　（ｂ）それぞれ２．０Ｘ１０”ｃｍ−”　　１．５
Ｘ１０目ｃｍ　−２のものである。第６図（ａ）、　［
ｂ）にみるように、あるゲート電圧Ｖｇをかけた場合、
そのゲート電圧Ｖｇに対応したドレイン電流−電圧曲線
が得られており、ゲート電圧Ｖｇの減少につれてドレイ
ン電流を減少させることができる。すなわち、室温また
はＩＯＫという極低温においても、良好なトランジスタ
特性を示している。また、ＩＯＫでは３００にのものに
比べて、同じゲート電圧の変化量に対して、ドレイン電
流の変化量（相互コンダクタンスｇ、）が約３．５倍大
きくなっている。これは、２ＤＥＣ；層の電子移動度の
低温での増大に対応している。そしてこの相互コンダク
タンスｇ、％が大きいことは、それだけ高速性に優れて
いることを示している。なお、この作製した電界効果ト
ランジスタの相互コンダクタンスｇｓは、１ｍｍゲート
幅あたり３００にで５０ｍ５．ＩＯＫで１７５ｍ５であ
った。

なお、上記電界効果トランジスタは、ディブリコシコン
形のものであってもエンハンスメント形のものであって
もよい。

なお、上記第１実施例においては、八ツ７１層／スペー
サ層／キャリア供給層の構成はＧａＡｓ／ＧａＡｓ／　
（Ａｊ２Ａｓ／ｎ形ＧａＡｓの超格子）であるが、その
他に、ｌ　ｎ　Ｐ　／　Ｉ　ｎ　Ｇ　ａ　Ａ　ｓ　／　
ｎ形１　ｎＡ１Ａｓ、ＧａＡｓ／１ｎＧａＡｓ／ｎ形Ａ
ｌＧａＡｓ、ＧａＡｓ／Ａｌ！ＧａＡｓ／ｎ形Ａｊ２Ｇ
ａＡｓ等の構成としてもよい。

また、第１図には一実施例としてシゴン４・キーゲート
単一へテロ接合のものを示したが、これに限らず、例え
ば二重へテロ接合を有するものであってもよい。

また、本発明をさらに効果的に発展させる方法としてＭ
ＢＥ装置さ集束イオンビーム（ＦＩＢ）装置を結合した
ＭＢＥ−ＦＩＢシステムを形成し、第７図に示すように
、集束イオンビーム壱用いて、マスクレスイオン注入に
よる高抵抗化とゲート雪掻形成を連続的に行うことが期
待できる。この方法を使えば、ＭＢＥと同一プロセス中
で０．１μｍ以下のゲート長のトランジスタの作製プロ
セスを実現できる。なお、第７図において、１１は集束
レンズ、１２はイオン源、１３はイオンビームである。

〔発明の効果〕

以上述べたように、本発明においては、ゲート雪掻下の
高抵抗化はイオン注入することだけで実現され、従来の
ように高温プロセスを必要とせずに低温プロセスでセル
ファラインゲート構造の電界効果トランジスタを実現で
きるため、例えば超格子構造のような高温で構造が破壊
されやすいような微細構造デバイスに特に有効であると
いう優れた効果がある。

順断面図、第４図はＧａＡｓへのＡｒ、　Ｎｅ、　　Ｎ
。

Ｈｅイオンの注入深さの理論値を示す特性図、第５図（
ａ）、　（ｂ）はそれぞれ、第１実施例で、Ａｒイオン
を１０ｋｅＶで注入した場合の、注入量とシートキャリ
ア濃度、移動度の関係を示す特性図、第６図（ａ）、　
（ｂ）は第１実施例の電界効果トランジスタのソース電
極とドレイン電１函との間の、電圧と電流の関係を示す
特性図、第７図は集束イオンビムを用いた作製プロセス
を示す断面図である。

■・・・半絶縁性基板、２・・・バッファ層、３ａ・・
・スペーサ層、３ｂ・・・キャリア供給層、４・・・キ
ャンプ層、５・・・２次元電子ガス層、６・・・イオン
注入による高抵抗化領域、７・・・ソース電［垢、８・
・・ケート電極、９・・・ドレイン電極。

【図面の簡単な説明】

Claims (3)

【特許請求の範囲】
1. （１）バンドギャップの異なる異種の半導体層の接合部
   に高移動度の２次元電子ガス層を形成して能動層とし、
   前記半導体層においてキャリア供給側である一方の半導
   体層には前記２次元電子ガス層を移動するキャリアの量
   を制御するゲート電極が設けられている電界効果トラン
   ジスタにおいて、前記一方の半導体層は、低抵抗に構成
   され、かつ、この低抵抗に構成された半導体層の前記ゲ
   ート電極下にはイオン注入により高抵抗化された高抵抗
   領域が形成されていることを特徴とする電界効果トラン
   ジスタ。
2. （２）前記一方の半導体層は超格子構造を構成している
   ことを特徴とする請求項１記載の電界効果トランジスタ
   。
3. （３）第１半導体層上に、能動層として２次元電子ガス
   層を形成するヘテロ構造を包含して低抵抗の第２半導体
   層を形成する工程と、 この第２半導体層の前記第１半導体層と反対側の端面に
   おける所定の領域をイオン注入により高抵抗化する工程
   と、 前記所定の領域を高抵抗領域として、この高抵抗領域に
   接触面を有するべく前記端面にゲート電極を配設する工
   程と を有することを特徴とする電界効果トランジスタの製造
   方法。