JPH0260218B2 - - Google Patents
Info
- Publication number
- JPH0260218B2 JPH0260218B2 JP1757186A JP1757186A JPH0260218B2 JP H0260218 B2 JPH0260218 B2 JP H0260218B2 JP 1757186 A JP1757186 A JP 1757186A JP 1757186 A JP1757186 A JP 1757186A JP H0260218 B2 JPH0260218 B2 JP H0260218B2
- Authority
- JP
- Japan
- Prior art keywords
- indium
- layer
- crystal semiconductor
- mixed crystal
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013078 crystal Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 18
- -1 aluminum-indium-arsenic Chemical compound 0.000 claims description 12
- 229910052785 arsenic Inorganic materials 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- OHKMFOAYJDGMHW-UHFFFAOYSA-N [Si].[Se] Chemical compound [Si].[Se] OHKMFOAYJDGMHW-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- JUWSSMXCCAMYGX-UHFFFAOYSA-N gold platinum Chemical compound [Pt].[Au] JUWSSMXCCAMYGX-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
イ 発明の目的
(a) 産業上の利用分野
本発明は、高周波回路−高速論理回路およびそ
れらの集積回路あるいは光集積回路などに用いら
れる電界効果トランジスタに関するものである。
れらの集積回路あるいは光集積回路などに用いら
れる電界効果トランジスタに関するものである。
(b) 従来の技術
従来より、第２図に示すようにインジウム−り
ん基板２１上にアルミニウム−インジウム−ひ素
混晶半導体層２２、ガリウム−インジウム−ひ素
混晶半導体層２３、ｎ型不純物が添加されたアル
ミニウム−インジウム−ひ素混晶半導体層２４を
有し、該混晶半導体層２４上にゲート電極２５お
よびゲート電極２５の両側に対向してソース電極
２６およびドレイン電極２７を有する電界効果ト
ランジスタが提案−試作されている（チエン（C.
Y.Chen）ほか、エレクトロン−デバイス−レタ
ーズ（IEEE Electron Device Letters）、EDL−
３巻、６号（1982年）、152頁）。該電界効果トラ
ンジスタにおいては、ガリウム−インジウム−ひ
素混晶半導体層２３中に２次元電子層２８が形成
され、該２次元電子層２８がチヤネルとなつてソ
ース電極２６とドレイン電極２７の間に電流経路
が形成され、該２次元電子層２８の電子密度をゲ
ート電極２５に印加する電圧により制御すること
によりドレイン電流が変調され、トランジスタ動
作が実現される。ここで、前記構造における２次
元電子層２８の電子移動度は室温で10000cm2／ｖ
−sec以上であるため、前記電界効果トランジス
タは高い相互コンダクタンス−低雑音指数−高い
しや断周波数を有するものと期待されている。
ん基板２１上にアルミニウム−インジウム−ひ素
混晶半導体層２２、ガリウム−インジウム−ひ素
混晶半導体層２３、ｎ型不純物が添加されたアル
ミニウム−インジウム−ひ素混晶半導体層２４を
有し、該混晶半導体層２４上にゲート電極２５お
よびゲート電極２５の両側に対向してソース電極
２６およびドレイン電極２７を有する電界効果ト
ランジスタが提案−試作されている（チエン（C.
Y.Chen）ほか、エレクトロン−デバイス−レタ
ーズ（IEEE Electron Device Letters）、EDL−
３巻、６号（1982年）、152頁）。該電界効果トラ
ンジスタにおいては、ガリウム−インジウム−ひ
素混晶半導体層２３中に２次元電子層２８が形成
され、該２次元電子層２８がチヤネルとなつてソ
ース電極２６とドレイン電極２７の間に電流経路
が形成され、該２次元電子層２８の電子密度をゲ
ート電極２５に印加する電圧により制御すること
によりドレイン電流が変調され、トランジスタ動
作が実現される。ここで、前記構造における２次
元電子層２８の電子移動度は室温で10000cm2／ｖ
−sec以上であるため、前記電界効果トランジス
タは高い相互コンダクタンス−低雑音指数−高い
しや断周波数を有するものと期待されている。
(c) 発明が解決しようとする問題点
しかし、前記従来構造による電界効果トランジ
スタにおいては実際にトランジスタ動作に寄与す
るゲート電極２５下の２次元電子層２８とソース
電極２６の間の抵抗すなわちソース抵抗が充分低
い値となつていなかつたために、このソース抵抗
により相互コンダクタンス−しや断周波数などが
低下し、また雑音指数が劣化する等トランジスタ
特性上種々の問題を生じていた。
スタにおいては実際にトランジスタ動作に寄与す
るゲート電極２５下の２次元電子層２８とソース
電極２６の間の抵抗すなわちソース抵抗が充分低
い値となつていなかつたために、このソース抵抗
により相互コンダクタンス−しや断周波数などが
低下し、また雑音指数が劣化する等トランジスタ
特性上種々の問題を生じていた。
ロ 発明の構成
(a) 問題点を解決するための手段
本発明では前記したトランジスタ特性上種々の
問題を生じるソース抵抗を効果的に低減するため
に、第１図の一実施例に示した様に従来緩衝層と
して基板上に設けられていたアルミニウム−イン
ジウム−ひ素混晶半導体層の代わりにインジウム
−りん層２を設け、少なくともソース電極５とゲ
ート電極７の間の領域にインジウム−りん層２に
達するまで不純物をイオン注入するとしたもので
ある。
問題を生じるソース抵抗を効果的に低減するため
に、第１図の一実施例に示した様に従来緩衝層と
して基板上に設けられていたアルミニウム−イン
ジウム−ひ素混晶半導体層の代わりにインジウム
−りん層２を設け、少なくともソース電極５とゲ
ート電極７の間の領域にインジウム−りん層２に
達するまで不純物をイオン注入するとしたもので
ある。
(b) 作 用
ソース抵抗を低減するためには、ソース電極と
ゲート電極の間の領域に例えばシリコン−セレン
などの不純物をイオン注入し、ソース電極とゲー
ト電極下の２次元電子層との間の領域の抵抗を低
減させれば良い。この領域の抵抗は、第２図の従
来構造においては、２つのアルミニウム−インジ
ウム−ひ素混晶半導体層２２，２４およびガリウ
ム−インジウム−ひ素混晶半導体層２３の各層の
並列抵抗に等しくなる。しかし、最上層のアルミ
ニウム−インジウム−ひ素混晶半導体層２４は一
般に1000Å以下と非常に薄く、またアルミニウム
−インジウム−ひ素混晶半導体中の電子移動度は
100cm2／ｖ−sec程度とガリウム−インジウム−ひ
素混晶半導体中の電子移動度に比べて一桁以上小
さいために、前記ソース抵抗は実質的にはガリウ
ム−インジウム−ひ素混晶半導体層２３の抵抗に
等しくなる。しかし、該混晶半導体層２３は一般
に1000Å程度と薄く、また低抵抗化のために1017
cm-3を越える不純物を注入するとイオン化不純物
散乱のために電子移動度が急激に低下し、効果的
にソース抵抗を低減することは困難である。本発
明では、第１図に示されている様にガリウム−イ
ンジウム−ひ素混晶半導体層３の下にインジウム
−りん層２が設けられ、この層に達するまで不純
物がイオン注入されている。インジウム−りんは
電子移動度が2000cm2／ｖ−sec以上とアルミニウ
ム−インジウム−ひ素混晶半導体に比べて一桁以
上電子移動度が高く、またインジウム−りん層２
の厚さを1μｍ以上としても素子特性上何ら問題
を生じない。したがつて、本発明ではガリウム−
インジウム−ひ素混晶半導体層３の抵抗と並列に
より低抵抗のインジウム−りん層２よりなる導電
層を形成することができ、ソース電極５とゲート
電極７の下の２次元電子層８との間の領域の抵抗
すなわちソース抵抗を効果的に低減することがで
き、その結果電界効果トランジスタの相互コンダ
クタンス−雑音指数−しや断周波数を改善するこ
とができる。また、本発明では、高い加速電圧で
不純物をイオン注入を行ない、不純物が主として
インジウム−りん層２中に分布させることにより
ゲート電極５近傍の不純物密度を低く保つたまま
でソース抵抗を低減させることができる。ゲート
電極５近傍の不純物密度を低く保つことはゲート
耐圧を高くするために重要であり、本発明により
ゲート耐圧を劣化させずにトランジスタ特性を向
上させることができる。
ゲート電極の間の領域に例えばシリコン−セレン
などの不純物をイオン注入し、ソース電極とゲー
ト電極下の２次元電子層との間の領域の抵抗を低
減させれば良い。この領域の抵抗は、第２図の従
来構造においては、２つのアルミニウム−インジ
ウム−ひ素混晶半導体層２２，２４およびガリウ
ム−インジウム−ひ素混晶半導体層２３の各層の
並列抵抗に等しくなる。しかし、最上層のアルミ
ニウム−インジウム−ひ素混晶半導体層２４は一
般に1000Å以下と非常に薄く、またアルミニウム
−インジウム−ひ素混晶半導体中の電子移動度は
100cm2／ｖ−sec程度とガリウム−インジウム−ひ
素混晶半導体中の電子移動度に比べて一桁以上小
さいために、前記ソース抵抗は実質的にはガリウ
ム−インジウム−ひ素混晶半導体層２３の抵抗に
等しくなる。しかし、該混晶半導体層２３は一般
に1000Å程度と薄く、また低抵抗化のために1017
cm-3を越える不純物を注入するとイオン化不純物
散乱のために電子移動度が急激に低下し、効果的
にソース抵抗を低減することは困難である。本発
明では、第１図に示されている様にガリウム−イ
ンジウム−ひ素混晶半導体層３の下にインジウム
−りん層２が設けられ、この層に達するまで不純
物がイオン注入されている。インジウム−りんは
電子移動度が2000cm2／ｖ−sec以上とアルミニウ
ム−インジウム−ひ素混晶半導体に比べて一桁以
上電子移動度が高く、またインジウム−りん層２
の厚さを1μｍ以上としても素子特性上何ら問題
を生じない。したがつて、本発明ではガリウム−
インジウム−ひ素混晶半導体層３の抵抗と並列に
より低抵抗のインジウム−りん層２よりなる導電
層を形成することができ、ソース電極５とゲート
電極７の下の２次元電子層８との間の領域の抵抗
すなわちソース抵抗を効果的に低減することがで
き、その結果電界効果トランジスタの相互コンダ
クタンス−雑音指数−しや断周波数を改善するこ
とができる。また、本発明では、高い加速電圧で
不純物をイオン注入を行ない、不純物が主として
インジウム−りん層２中に分布させることにより
ゲート電極５近傍の不純物密度を低く保つたまま
でソース抵抗を低減させることができる。ゲート
電極５近傍の不純物密度を低く保つことはゲート
耐圧を高くするために重要であり、本発明により
ゲート耐圧を劣化させずにトランジスタ特性を向
上させることができる。
(c) 実施例
第１図に本発明の一実施例である電界効果トラ
ンジスタの断面図を示す。この実施例では、半絶
縁性インジウム−りん基板１上にガスソース分子
線エピタキシヤル成長法あるいは有機金属気相成
長法（MOCVD法）によりインジウム−りん層
２、ガリウム−インジウム−ひ素混晶半導体層
３、アルミニウム−インジウム−ひ素混晶半導体
層４を形成する。ここで、インジウム−りん層２
は1015cm-3以下の不純物を含むｎ型もしくは1016
cm-3以下の不純物を含むＰ型であることが望まし
く、層厚は例えば1μｍ程度とし、ガリウム−イ
ンジウム−ひ素混晶半導体層３は不純物密度1016
cm-3以下とし、層厚は0.1μｍ程度とする。これら
の層の不純物密度および層厚の設計に際して重要
な点はインジウム−りん層２が空乏状態となるよ
うにすることである。アルミニウム−インジウム
−ひ素混晶半導体層４は不純物密度1018cm-3程度
のｎ型として層厚は例えば400Åとする。さらに、
シリコンなどのｎ型不純物をイオン注入法によ
り、例えば加速電圧100KeV以上で1014cm-2以上
注入することによりインジウム−りん層２まで達
するように注入し、例えば800℃10秒程度のアニ
ールを行なうことにより低抵抗領域９を形成す
る。さらに蒸着法により金−ゲルマニウムよりな
るオーミツク電極を形成し、合金化を行ないソー
ス電極５およびドレイン電極６を形成する。さら
に蒸着法などにより白金−金あるいはアルミニウ
ムなどよりなるゲート電極７を作製し、電界効果
トランジスタが完成する。
ンジスタの断面図を示す。この実施例では、半絶
縁性インジウム−りん基板１上にガスソース分子
線エピタキシヤル成長法あるいは有機金属気相成
長法（MOCVD法）によりインジウム−りん層
２、ガリウム−インジウム−ひ素混晶半導体層
３、アルミニウム−インジウム−ひ素混晶半導体
層４を形成する。ここで、インジウム−りん層２
は1015cm-3以下の不純物を含むｎ型もしくは1016
cm-3以下の不純物を含むＰ型であることが望まし
く、層厚は例えば1μｍ程度とし、ガリウム−イ
ンジウム−ひ素混晶半導体層３は不純物密度1016
cm-3以下とし、層厚は0.1μｍ程度とする。これら
の層の不純物密度および層厚の設計に際して重要
な点はインジウム−りん層２が空乏状態となるよ
うにすることである。アルミニウム−インジウム
−ひ素混晶半導体層４は不純物密度1018cm-3程度
のｎ型として層厚は例えば400Åとする。さらに、
シリコンなどのｎ型不純物をイオン注入法によ
り、例えば加速電圧100KeV以上で1014cm-2以上
注入することによりインジウム−りん層２まで達
するように注入し、例えば800℃10秒程度のアニ
ールを行なうことにより低抵抗領域９を形成す
る。さらに蒸着法により金−ゲルマニウムよりな
るオーミツク電極を形成し、合金化を行ないソー
ス電極５およびドレイン電極６を形成する。さら
に蒸着法などにより白金−金あるいはアルミニウ
ムなどよりなるゲート電極７を作製し、電界効果
トランジスタが完成する。
ハ 発明の効果
本発明によりソース抵抗の低減された電界効果
トランジスタを実現することができ、その結果高
相互コンダクタンス−高しや断周波数−低雑音指
数を有するトランジスタを実現することが可能と
なり、高周波増幅回路−高速論理回路およびそれ
らの集積回路−光集積回路の特性を改善すること
ができる。
トランジスタを実現することができ、その結果高
相互コンダクタンス−高しや断周波数−低雑音指
数を有するトランジスタを実現することが可能と
なり、高周波増幅回路−高速論理回路およびそれ
らの集積回路−光集積回路の特性を改善すること
ができる。
第１図は本発明の一実施例である電界効果トラ
ンジスタの断面図であり、第２図は従来の電界効
果トランジスタの断面図である。 １：半絶縁性インジウム−りん基板、２：イン
ジウム−りん層、３：ガリウム−インジウム−ひ
素混晶半導体層、４：アルミニウム−インジウム
−ひ素混晶半導体層、５：ソース電極、６：ドレ
イン電極、７：ゲート電極、８：２次元電子層、
９：低抵抗領域、２１：半絶縁性インジウム−り
ん基板、２２：アルミニウム−インジウム−ひ素
混晶半導体層、２３：ガリウム−インジウム−ひ
素混晶半導体層、２４：ｎ型不純物が添加された
アルミニウム−インジウム−ひ素混晶半導体層、
２５：ゲート電極、２６：ソース電極、２７：ド
レイン電極、２８：２次元電子層。
ンジスタの断面図であり、第２図は従来の電界効
果トランジスタの断面図である。 １：半絶縁性インジウム−りん基板、２：イン
ジウム−りん層、３：ガリウム−インジウム−ひ
素混晶半導体層、４：アルミニウム−インジウム
−ひ素混晶半導体層、５：ソース電極、６：ドレ
イン電極、７：ゲート電極、８：２次元電子層、
９：低抵抗領域、２１：半絶縁性インジウム−り
ん基板、２２：アルミニウム−インジウム−ひ素
混晶半導体層、２３：ガリウム−インジウム−ひ
素混晶半導体層、２４：ｎ型不純物が添加された
アルミニウム−インジウム−ひ素混晶半導体層、
２５：ゲート電極、２６：ソース電極、２７：ド
レイン電極、２８：２次元電子層。
Claims (1)
- １ 基板上に在つて、インジウム−りん層を有
し、該インジウム−りん層上にガリウム−インジ
ウム−ひ素混晶半導体層を有し、該混晶半導体層
上にアルミニウム−インジウム−ひ素混晶半導体
層を有し、該混晶半導体層上にゲート電極を有
し、ゲート電極の両側に対向してソース電極とド
レイン電極を有し、少なくともソース電極とゲー
ト電極の間の領域に前記インジウム−りん層に達
するまで不純物がイオン注入されてなることを特
徴とする電界効果トランジスタ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61017571A JPS62174976A (ja) | 1986-01-28 | 1986-01-28 | 電界効果トランジスタ |
| EP86117164A EP0228624B1 (en) | 1985-12-19 | 1986-12-09 | field effect transistor |
| DE8686117164T DE3688318T2 (de) | 1985-12-19 | 1986-12-09 | Feldeffekttransistor. |
| US06/939,716 US4764796A (en) | 1985-12-19 | 1986-12-09 | Heterojunction field effect transistor with two-dimensional electron layer |
| KR1019860010809A KR900000073B1 (ko) | 1985-12-19 | 1986-12-17 | 전계효과트랜지스터 |
| CA000525579A CA1247755A (en) | 1985-12-19 | 1986-12-17 | Field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61017571A JPS62174976A (ja) | 1986-01-28 | 1986-01-28 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62174976A JPS62174976A (ja) | 1987-07-31 |
| JPH0260218B2 true JPH0260218B2 (ja) | 1990-12-14 |
Family
ID=11947599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61017571A Granted JPS62174976A (ja) | 1985-12-19 | 1986-01-28 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62174976A (ja) |
-
1986
- 1986-01-28 JP JP61017571A patent/JPS62174976A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62174976A (ja) | 1987-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970004457B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2008508717A (ja) | 相補型金属−酸化膜−半導体電界効果トランジスタ構造 | |
| JPH03775B2 (ja) | ||
| JPH0260063B2 (ja) | ||
| KR900000073B1 (ko) | 전계효과트랜지스터 | |
| JPH05299441A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6366969A (ja) | 高耐圧多結晶シリコン薄膜トランジスタ | |
| JPH0260218B2 (ja) | ||
| JP3034546B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JP2963120B2 (ja) | 半導体装置及びその製造方法 | |
| JP3194921B1 (ja) | 隆起型ストラップ構造ｍｏｓトランジスタの製造方法 | |
| JPS58157169A (ja) | 半導体装置 | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| JP3240991B2 (ja) | 半導体装置及びその製造方法 | |
| JP2911075B2 (ja) | 電界効果トランジスタ | |
| JP2003297855A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPS62171165A (ja) | 電界効果トランジスタ | |
| JPH01260816A (ja) | 化合物半導体装置の製造方法 | |
| JPS59181066A (ja) | 半導体装置の製造方法 | |
| JPH081910B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPS62283672A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH01155665A (ja) | 半導体集積回路 | |
| JPH0294432A (ja) | 化合物半導体装置の製造方法 | |
| JPS62145779A (ja) | 電界効果トランジスタ | |
| JPH0445544A (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |