JPS59181066A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59181066A JPS59181066A JP5348683A JP5348683A JPS59181066A JP S59181066 A JPS59181066 A JP S59181066A JP 5348683 A JP5348683 A JP 5348683A JP 5348683 A JP5348683 A JP 5348683A JP S59181066 A JPS59181066 A JP S59181066A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- electrode
- forming
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 8
- 230000008018 melting Effects 0.000 abstract description 3
- 238000002844 melting Methods 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 238000001947 vapour-phase growth Methods 0.000 abstract description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、ショットキ障壁
ゲート形電界効果トランジスタ（ＭＥＳＦＥＴと言う）
、くわしくは、ショットキ障壁ゲート電極の逆方向耐圧
を劣化させることなく、シリーズ抵抗を低減することに
よυ性能を向上させたＭＥＳ ＦＥＴの製造方法に関
するものである。
ゲート形電界効果トランジスタ（ＭＥＳＦＥＴと言う）
、くわしくは、ショットキ障壁ゲート電極の逆方向耐圧
を劣化させることなく、シリーズ抵抗を低減することに
よυ性能を向上させたＭＥＳ ＦＥＴの製造方法に関
するものである。
近年、シリコン（Ｓｉと略す）の電子移動度の３〜５倍
の値をもつ砒化ガリウム（ＧａＡｓと略す）を用いて超
筒速集積回路の開発が進められている。
の値をもつ砒化ガリウム（ＧａＡｓと略す）を用いて超
筒速集積回路の開発が進められている。
この集積回路（ＩＣと言う）の一層の高速化を実現する
ためには、該ＩＣの主要構成素子であるＭＢＳ ＦＢＴ
のシリーズ抵抗の低減が最も有力な手□段の一つである
。ＭＢＳ ＦＥＴのシリーズ機抗の低減を計った最も典
型的な製造方法は第１図に示すように、ショットキ障壁
ゲート電極をマスクにしてイオン注入を行ないソースお
よびドレイン電極とゲート電極間との導電層の抵抗を下
げるものである。第、１図を用いて該製造方法を説明す
る。第１図（ａ）に示すように、半絶縁性（Ｓ、Ｉ、と
略す） （ｈＡｓ基板１に形成されたｎ形厚電層２上に
ゲート電極３を被着形成した後、該ゲート電極３をマス
クとして第１図（ｂＪ Ｋ示されるようにＧ ａ Ａ
ｓ中にてドナーとな９うる例えばＳｌ イオンを注入し
、例えば８００°Ｃの高温で２０分のアニールを行ない
冒キャリア濃度導電層４を形成した後、第１図（Ｃ）に
示すように該高キヤリア濃度導電層４上にソース電極５
およびドレイン電極６が被着形成される。ここで第１図
（ｂ）に示すように、ゲート電極３が高キヤリア濃度導
電層４に接しているので、ゲート電極の逆方向耐圧が劣
化する。そこで、この劣化を防止するために、イオン注
入エネルギーを大キクシて第２図に示すように高キヤリ
ア濃度導電層のキャリア濃度プロファイルが表面で低い
キャリア濃組を有するようにイオン注入を行ない、表面
のキャリア製置を＾めることかないようにされる。第２
図において縦軸はキャリア濃度を、横軸は高キヤリア濃
度導電層の表面からの深さを示す。第２図から明らかな
ように、高キヤリア濃度導電層の表面に近いところに低
キヤリア濃度領域が存在するために、その抵抗を下げる
には限界がある。またソース２よびドレイン電極のオー
ム性接触は該低キヤリア濃度領域に形成されるため、そ
のオーム性接触抵抗は高くならざるを得ない。
ためには、該ＩＣの主要構成素子であるＭＢＳ ＦＢＴ
のシリーズ抵抗の低減が最も有力な手□段の一つである
。ＭＢＳ ＦＥＴのシリーズ機抗の低減を計った最も典
型的な製造方法は第１図に示すように、ショットキ障壁
ゲート電極をマスクにしてイオン注入を行ないソースお
よびドレイン電極とゲート電極間との導電層の抵抗を下
げるものである。第、１図を用いて該製造方法を説明す
る。第１図（ａ）に示すように、半絶縁性（Ｓ、Ｉ、と
略す） （ｈＡｓ基板１に形成されたｎ形厚電層２上に
ゲート電極３を被着形成した後、該ゲート電極３をマス
クとして第１図（ｂＪ Ｋ示されるようにＧ ａ Ａ
ｓ中にてドナーとな９うる例えばＳｌ イオンを注入し
、例えば８００°Ｃの高温で２０分のアニールを行ない
冒キャリア濃度導電層４を形成した後、第１図（Ｃ）に
示すように該高キヤリア濃度導電層４上にソース電極５
およびドレイン電極６が被着形成される。ここで第１図
（ｂ）に示すように、ゲート電極３が高キヤリア濃度導
電層４に接しているので、ゲート電極の逆方向耐圧が劣
化する。そこで、この劣化を防止するために、イオン注
入エネルギーを大キクシて第２図に示すように高キヤリ
ア濃度導電層のキャリア濃度プロファイルが表面で低い
キャリア濃組を有するようにイオン注入を行ない、表面
のキャリア製置を＾めることかないようにされる。第２
図において縦軸はキャリア濃度を、横軸は高キヤリア濃
度導電層の表面からの深さを示す。第２図から明らかな
ように、高キヤリア濃度導電層の表面に近いところに低
キヤリア濃度領域が存在するために、その抵抗を下げる
には限界がある。またソース２よびドレイン電極のオー
ム性接触は該低キヤリア濃度領域に形成されるため、そ
のオーム性接触抵抗は高くならざるを得ない。
本発明の目的は高キヤリア濃度導電層の抵抗をよシ一層
下げると共に高キヤリア濃度領域にソースおよびドレイ
ン電極のオーム性接触を形成することによシ接触抵抗を
下げ、もって、ＭＢＳ ＦＥＴのシリーズ抵抗を低減し
、よυ高速なＧａＡｓ ＩＣを提供できる半導体装置の
製造方法を提供することにろる。
下げると共に高キヤリア濃度領域にソースおよびドレイ
ン電極のオーム性接触を形成することによシ接触抵抗を
下げ、もって、ＭＢＳ ＦＥＴのシリーズ抵抗を低減し
、よυ高速なＧａＡｓ ＩＣを提供できる半導体装置の
製造方法を提供することにろる。
本発明の特徴は、半導体装置の製造方法において、Ｇａ
Ａｓ基板上に一導電型の半導体層を形成する工程、次い
で該能動層表面に、ショットキ障壁ゲート電極を形成す
る工程、該ゲート電極、およびソースおよびドレイ／領
域となるべき前記半導体層表面を含む全表面に絶縁膜を
形成する工程、骸絶縁膜を通してソースおよびドレイン
領域に前記半導体層と同−導電製の半導体層を形成でき
るイオンを注入、活性化のだめのアニール工程を含んで
、ゲート近傍にソースおよびドレイン導電領域を形成す
るととＫある。
Ａｓ基板上に一導電型の半導体層を形成する工程、次い
で該能動層表面に、ショットキ障壁ゲート電極を形成す
る工程、該ゲート電極、およびソースおよびドレイ／領
域となるべき前記半導体層表面を含む全表面に絶縁膜を
形成する工程、骸絶縁膜を通してソースおよびドレイン
領域に前記半導体層と同−導電製の半導体層を形成でき
るイオンを注入、活性化のだめのアニール工程を含んで
、ゲート近傍にソースおよびドレイン導電領域を形成す
るととＫある。
本発明の効果を図面を用いて説明する。第３図は本発明
の一実施例、ＧａＡｓ ＭＢＳ ’ＦＩＴ（ＯＲ造方
法を示す。第３図（ａ）に示すように、８，１．ＧａＡ
ｓ基板１上に例えば気相成長法、イオン注入法等によシ
例えば平均キャリア濃度Ｉ Ｘ １０”ｃｍ ’ の
ｎ形厚電層２を形成した後、該ｎ形厚電層２上に、例え
ばタングステン等の高融点金属からなるゲート電極３を
被着形成し、ショットキ障壁をなす。次に第３図（ｂ）
に示すように、ゲート電極３およびｎ形厚電層２を覆っ
て、例えば２酸化シリコン等の絶縁膜７を例えば１ｏｏ
ｏ Ｘの厚さに被着する。この時、絶縁膜７はゲート電
極３の側壁にも被着される。次に、第３図（Ｃ）に示す
ように、絶縁膜７を通して、例えばＧ ａ Ａ ｓ中に
おいてｎ形厚電層を形成しうる不純物となるイオウ（Ｓ
と記す少イオンを注入し、例えば８００″Ｃで１０分間
アニールをし注入されたＳイオンを活性化させ、高ギヤ
リア濃度導電層４を形成する。次に第３図（ｄ）に示す
ように、ノースおよびドレイン電極を形成すべき領域わ
絶縁膜７を除去した後、例えばｎ形Ｇａ Ａ ｓとオー
ム性接触をとシうる例えば金・ゲルマニウム合一を被着
した後、例えば４５０’ Ｃで１分間７０イレ、ソース
Ｖｔ極５およびドレイン電極６を形成する。
の一実施例、ＧａＡｓ ＭＢＳ ’ＦＩＴ（ＯＲ造方
法を示す。第３図（ａ）に示すように、８，１．ＧａＡ
ｓ基板１上に例えば気相成長法、イオン注入法等によシ
例えば平均キャリア濃度Ｉ Ｘ １０”ｃｍ ’ の
ｎ形厚電層２を形成した後、該ｎ形厚電層２上に、例え
ばタングステン等の高融点金属からなるゲート電極３を
被着形成し、ショットキ障壁をなす。次に第３図（ｂ）
に示すように、ゲート電極３およびｎ形厚電層２を覆っ
て、例えば２酸化シリコン等の絶縁膜７を例えば１ｏｏ
ｏ Ｘの厚さに被着する。この時、絶縁膜７はゲート電
極３の側壁にも被着される。次に、第３図（Ｃ）に示す
ように、絶縁膜７を通して、例えばＧ ａ Ａ ｓ中に
おいてｎ形厚電層を形成しうる不純物となるイオウ（Ｓ
と記す少イオンを注入し、例えば８００″Ｃで１０分間
アニールをし注入されたＳイオンを活性化させ、高ギヤ
リア濃度導電層４を形成する。次に第３図（ｄ）に示す
ように、ノースおよびドレイン電極を形成すべき領域わ
絶縁膜７を除去した後、例えばｎ形Ｇａ Ａ ｓとオー
ム性接触をとシうる例えば金・ゲルマニウム合一を被着
した後、例えば４５０’ Ｃで１分間７０イレ、ソース
Ｖｔ極５およびドレイン電極６を形成する。
本発明の利点ｔユ第３図ｔｅｌに示すように、ゲート電
極３の側壁にも絶縁膜７が被着されるために、該側壁上
に仮着された絶縁膜が注入イオンのマスクになるため、
高キャリア濃此導電層４はゲート電極３に接することｒ
ｉない。従って、例えば、第４図に示すように２度のイ
オン注入を行ない％”Ｆヤリア濃度導電層４の表面のＷ
ヤリア濃度をＴ分に高くすることができるため該高キヤ
リア濃度導電層４の抵抗をよシ低くすることができると
共に、オーム性電極も高キャリア製置領域に形成される
ため）そのオーム性接融抵抗をよシ低減することができ
る。第４図に２いて縦軸はキャリア１ＡｋＩｔを示し、
横軸は深さを表わす。例えば絶縁膜７が１０００Ｘの２
酸化シリコンの場合、約１０δＫ ｅ ＶでＳをイ万ン
江人ずれば第４図の破線１に示すキャリア湿度プロファ
イルが、約３００ＫｅＶでＳをイオン注入う゛れは第４
図の破線２に示すキャリア濃度プロファイルが得られ、
それらの合成として第４図の実嶽で下すキャリア濃度プ
ロファイルがｍらすることが貫装である。一般に絶縁膜
の成長にけ：化学気相成長法を用いるが突起部には異常
に成長の化学気相成長が適する。
極３の側壁にも絶縁膜７が被着されるために、該側壁上
に仮着された絶縁膜が注入イオンのマスクになるため、
高キャリア濃此導電層４はゲート電極３に接することｒ
ｉない。従って、例えば、第４図に示すように２度のイ
オン注入を行ない％”Ｆヤリア濃度導電層４の表面のＷ
ヤリア濃度をＴ分に高くすることができるため該高キヤ
リア濃度導電層４の抵抗をよシ低くすることができると
共に、オーム性電極も高キャリア製置領域に形成される
ため）そのオーム性接融抵抗をよシ低減することができ
る。第４図に２いて縦軸はキャリア１ＡｋＩｔを示し、
横軸は深さを表わす。例えば絶縁膜７が１０００Ｘの２
酸化シリコンの場合、約１０δＫ ｅ ＶでＳをイ万ン
江人ずれば第４図の破線１に示すキャリア湿度プロファ
イルが、約３００ＫｅＶでＳをイオン注入う゛れは第４
図の破線２に示すキャリア濃度プロファイルが得られ、
それらの合成として第４図の実嶽で下すキャリア濃度プ
ロファイルがｍらすることが貫装である。一般に絶縁膜
の成長にけ：化学気相成長法を用いるが突起部には異常
に成長の化学気相成長が適する。
また本発明におけるアニールの実施の前に、前記絶縁膜
７上に同種または異種の絶縁膜を薄く被着した後アニー
ルしても本発明の主旨は損なわれない。
７上に同種または異種の絶縁膜を薄く被着した後アニー
ルしても本発明の主旨は損なわれない。
本発明の製造方法はＧ ａ Ａ ｓ Ｍ Ｅ Ｓ
Ｆ Ｂ Ｔにのみ適用できるだけてなくダイオード、８
１基板上に形成されるＦＢＴ、ＩＣＥ適用しうろことは
明らかである。
Ｆ Ｂ Ｔにのみ適用できるだけてなくダイオード、８
１基板上に形成されるＦＢＴ、ＩＣＥ適用しうろことは
明らかである。
第１図は従来の半導体装置の製造方法を示し、東３図は
不発ψノになる半４１体装監のｊ・μ進方法を示す。比
２図、第４図はイオン注入による・）ヤリアａ度プロフ
ァ１ルの例を示す。 第１図（ａｔ −（Ｃ１、Ｔｄ ３図（ａ） −（（１
）に訃いては特許出願人 耳、’、’ｆｆ１ｌＪＦＡ；
’Ｉ’＜ 石板誠−−オ ３ 図 ５采 ご （μｍン
不発ψノになる半４１体装監のｊ・μ進方法を示す。比
２図、第４図はイオン注入による・）ヤリアａ度プロフ
ァ１ルの例を示す。 第１図（ａｔ −（Ｃ１、Ｔｄ ３図（ａ） −（（１
）に訃いては特許出願人 耳、’、’ｆｆ１ｌＪＦＡ；
’Ｉ’＜ 石板誠−−オ ３ 図 ５采 ご （μｍン
Claims (1)
- 【特許請求の範囲】 １）基板上に一導電屋の半導体層を形成する工程、次い
で該能動層表面に、ショットキ障壁ゲート電極を形成す
る工程、該ゲート電極、およびソース壷よびドレイン領
域となるべき前記半導体層表面瞭含む全表面に絶縁膜を
形成する工程、該絶縁膜曝通してソースおよびドレイン
領域に前記半導体層と同一導電型の半導体層を形成でき
るイオンを注入し活性化のためのアニール工程を含んで
、ゲート近傍にソースおよびドレイン導電領域を形成す
ることを特徴とする半導体装置の製造方法。 ２）絶縁膜を形成するに減圧化学気相成長法によること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。 ３）絶縁膜を通してイオン注入した後、第２の絶縁膜を
形成した後アニールすることを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348683A JPS59181066A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348683A JPS59181066A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59181066A true JPS59181066A (ja) | 1984-10-15 |
Family
ID=12944170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5348683A Pending JPS59181066A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181066A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6254966A (ja) * | 1985-09-04 | 1987-03-10 | Hitachi Ltd | ショットキーゲート電界効果トランジスタの製造方法 |
| JPS63179579A (ja) * | 1987-01-20 | 1988-07-23 | Nec Corp | 化合物半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5267982A (en) * | 1975-12-03 | 1977-06-06 | Sanyo Electric Co Ltd | Manufacture of schottky barrier type field effect transistor |
| JPS5851572A (ja) * | 1981-09-22 | 1983-03-26 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1983
- 1983-03-31 JP JP5348683A patent/JPS59181066A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5267982A (en) * | 1975-12-03 | 1977-06-06 | Sanyo Electric Co Ltd | Manufacture of schottky barrier type field effect transistor |
| JPS5851572A (ja) * | 1981-09-22 | 1983-03-26 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6254966A (ja) * | 1985-09-04 | 1987-03-10 | Hitachi Ltd | ショットキーゲート電界効果トランジスタの製造方法 |
| JPS63179579A (ja) * | 1987-01-20 | 1988-07-23 | Nec Corp | 化合物半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4343082A (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
| US4735913A (en) | Self-aligned fabrication process for GaAs MESFET devices | |
| USRE32613E (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
| JPS61234041A (ja) | 半導体装置及びその製造方法 | |
| US4581076A (en) | Selectively implanting GaAs semiconductor substrates through a metallic layer | |
| JPS59181066A (ja) | 半導体装置の製造方法 | |
| GB2074374A (en) | Method of making field effect transistors | |
| JPS6034073A (ja) | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6273673A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04282841A (ja) | 半導体装置の製造方法 | |
| JPH0249012B2 (ja) | Handotaisochinoseizohoho | |
| JPS6347982A (ja) | 半導体装置 | |
| JPH0245332B2 (ja) | ||
| JPS59165460A (ja) | 半導体装置およびその製造方法 | |
| KR100272609B1 (ko) | 반도체 소자의 금속배선 방법 | |
| JP2867422B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH024137B2 (ja) | ||
| JPH03278464A (ja) | 半導体装置の製造方法 | |
| JPH08124939A (ja) | 半導体装置の製造方法 | |
| JPH0439773B2 (ja) | ||
| JPS6223175A (ja) | 半導体装置の製造方法 | |
| JPH0147023B2 (ja) | ||
| JPH0373542A (ja) | Ｇａ―Ａｓ電界効果トランジスタの製造方法 | |
| JPS59194476A (ja) | 半導体装置の製造方法 | |
| JPH0434821B2 (ja) |