JPS63179579A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPS63179579A JPS63179579A JP1162287A JP1162287A JPS63179579A JP S63179579 A JPS63179579 A JP S63179579A JP 1162287 A JP1162287 A JP 1162287A JP 1162287 A JP1162287 A JP 1162287A JP S63179579 A JPS63179579 A JP S63179579A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode
- film
- substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 150000001875 compounds Chemical class 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 23
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 11
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 9
- 239000010937 tungsten Substances 0.000 claims abstract description 9
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 230000006866 deterioration Effects 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明の化合物半導体装置の製造方法に関する。
（従来の技術）
１９８３年発行のアイ・ニス・ニス・シー・シー、ダイ
ジェス１−オブテクニカルベーバー（Ｉ ＳＳＣＣｌＤ
ｉｇｅｓｔ ｏｒ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ
）の４４頁にはＧａＡｓＭＥＳＦＥＴの高性能化のため
、ソース・ドレイン領域にＧａＡｓ動作層と同じ導電型
を有する高濃度不純物領域を形成する方法が記載されて
いる。
ジェス１−オブテクニカルベーバー（Ｉ ＳＳＣＣｌＤ
ｉｇｅｓｔ ｏｒ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ
）の４４頁にはＧａＡｓＭＥＳＦＥＴの高性能化のため
、ソース・ドレイン領域にＧａＡｓ動作層と同じ導電型
を有する高濃度不純物領域を形成する方法が記載されて
いる。
第２図にこの構造の断面図を示す、第２図に於て１°は
ゲート電極、２．３はソース・ドレイン電極、４はＧａ
Ａｓ動作層、５は高濃度不純物領域、６は半絶縁性Ｇａ
Ａｓ基板である。この構造を有するＭＥＳＦＥＴにおい
ては、ソースとトレインの直列寄生抵抗が、高濃度不純
物領域５の存在により著しく低減され、高い相互コンダ
クタンス、低いオン抵抗が得られ、ＦＥＴの高速動作が
可能となる。
ゲート電極、２．３はソース・ドレイン電極、４はＧａ
Ａｓ動作層、５は高濃度不純物領域、６は半絶縁性Ｇａ
Ａｓ基板である。この構造を有するＭＥＳＦＥＴにおい
ては、ソースとトレインの直列寄生抵抗が、高濃度不純
物領域５の存在により著しく低減され、高い相互コンダ
クタンス、低いオン抵抗が得られ、ＦＥＴの高速動作が
可能となる。
上記の高濃度不純物領域５はゲート電極１のマスクとし
てイオン注入を行い、引き続き８００℃程度の熱処理を
行うことによって形成される。この場合、ゲート電極１
は熱処理後も安定なショットキ特性を示す耐熱性が要求
され、現在高融点金属もしくは高融点の混合物或はシリ
サイドのような化合物が用いられている。
てイオン注入を行い、引き続き８００℃程度の熱処理を
行うことによって形成される。この場合、ゲート電極１
は熱処理後も安定なショットキ特性を示す耐熱性が要求
され、現在高融点金属もしくは高融点の混合物或はシリ
サイドのような化合物が用いられている。
（発明が解決しようとする問題点）
不純物のイオン注入後はＧａＡｓ結晶の解離を防ぐため
特別な工夫が必要である。その熱処理方法として二酸化
シリコン（Ｓｉ０２） 、窒化シリコン（ＳｉＮ） 、
窒化アルミニウム（＾ＩＮ）等からなる保護膜をＧａＡ
ｓ基板表面に被覆して行う方法がよく知られている。
特別な工夫が必要である。その熱処理方法として二酸化
シリコン（Ｓｉ０２） 、窒化シリコン（ＳｉＮ） 、
窒化アルミニウム（＾ＩＮ）等からなる保護膜をＧａＡ
ｓ基板表面に被覆して行う方法がよく知られている。
しかし、耐熱性ゲート電極ｌとＧａＡｓ基板６との界面
の電気的特性は、ゲート電極材のみならず、この熱処理
時の保護膜の種類及び形成方法によって異なり、これら
の最適化が必要となっている。
の電気的特性は、ゲート電極材のみならず、この熱処理
時の保護膜の種類及び形成方法によって異なり、これら
の最適化が必要となっている。
熱処理においては、ゲート電極周辺部はゲート電極、Ｇ
ａＡｓ基板そして保護膜の接点部であり、保護膜がゲー
ト電極とＧａＡｓ界面、特に周辺部の界面に影響を及ぼ
しているものと考えられる。
ａＡｓ基板そして保護膜の接点部であり、保護膜がゲー
ト電極とＧａＡｓ界面、特に周辺部の界面に影響を及ぼ
しているものと考えられる。
本発明の目的は熱処理によるゲートの電気的特性の劣化
を抑制し得る化合物半導体装置の製造方法を提供するこ
とにある。
を抑制し得る化合物半導体装置の製造方法を提供するこ
とにある。
（問題点を解決するための手段）
本発明の化合物半導体装置の製造方法は、半絶縁性半導
体基板に設けられた半導体動作層上にゲート電極を形成
する工程と、該ゲート電極をマスクとして不純物を導入
し前記半導体基板にソース・ドレイン領域を形成する工
程と、全面に保護膜を形成した後熱処理し前記ソース・
ドレイン領域中の不純物を活性化する工程とを含む化合
物半導体装置の製造方法があって、該半導体基板が砒化
ガリウムであり、該ゲート電極がタングステン、該保護
膜が二酸化シリコンからなり、該ゲート電極の膜厚が０
．４〜０．５μＩｎ、該保護膜の膜厚が０．０５〜０．
１μｍの範囲内にあるものである。
体基板に設けられた半導体動作層上にゲート電極を形成
する工程と、該ゲート電極をマスクとして不純物を導入
し前記半導体基板にソース・ドレイン領域を形成する工
程と、全面に保護膜を形成した後熱処理し前記ソース・
ドレイン領域中の不純物を活性化する工程とを含む化合
物半導体装置の製造方法があって、該半導体基板が砒化
ガリウムであり、該ゲート電極がタングステン、該保護
膜が二酸化シリコンからなり、該ゲート電極の膜厚が０
．４〜０．５μＩｎ、該保護膜の膜厚が０．０５〜０．
１μｍの範囲内にあるものである。
（作用）
イオン注入不純物の活性化のための熱処理時には、Ｇａ
Ａｓ上に、パターニングされたゲート電極及び全面に保
護膜が形成されている。この場合、ゲート電極のエツジ
部下のＧａＡｓ表面では、ゲート電極と保護膜による応
力集中が生じ、ＧａＡｓ結晶が極めて歪み、時には破壊
されてしまうこともある。
Ａｓ上に、パターニングされたゲート電極及び全面に保
護膜が形成されている。この場合、ゲート電極のエツジ
部下のＧａＡｓ表面では、ゲート電極と保護膜による応
力集中が生じ、ＧａＡｓ結晶が極めて歪み、時には破壊
されてしまうこともある。
従って、この応力集中を抑制することが重要となってい
る。
る。
本発明者等は、ゲート電極膜と保護膜の応力がＧａＡｓ
結晶に与える歪を数値解析及び実験により調べた結果、
ゲート電極に膜厚０．４〜０．５μｍの金属タングステ
ンを用い、保護膜に０．０５〜０．１μｍの二酸化シリ
コン（５ｉ０２ ）を用いた場合に、熱処理時のゲート
電極エツジ部下のＧａＡｓ表面での応力集中が最小にな
ることを明らかにした。
結晶に与える歪を数値解析及び実験により調べた結果、
ゲート電極に膜厚０．４〜０．５μｍの金属タングステ
ンを用い、保護膜に０．０５〜０．１μｍの二酸化シリ
コン（５ｉ０２ ）を用いた場合に、熱処理時のゲート
電極エツジ部下のＧａＡｓ表面での応力集中が最小にな
ることを明らかにした。
（実施例）
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
先ず、第１図（ａ）に示すように、ＧａＡｓの半絶縁性
基板６の表面にＳｉイオンを５０ＫｅＶ、 ２ Ｘ １
０１２ｃｎ −２の条件でイオン注入し、更に＾Ｓ圧雰
囲気中で８００℃、２０分間のアニールを行いＧａＡｓ
動作層４を形成した。次に、動作層４を覆うように半絶
縁性基板６上に金属タングステン（−）をスパッタ法を
用いて０．５μｍの膜厚に堆積した。次に、通常のホト
グラフィ法と四フッ化炭素を用いたドライエツチング法
とによってタングステンの膜を所定の形にパターニング
し、ショットキーゲー？−１を形成した。続いて、第１
図ズｂ）に示すように、ショッシキーゲ−１・１及びレ
ジスト膜７をマスクにして、Ｓｉイオンを１５０にｅＶ
、５ Ｘ １０１３Ｃ１１−２の条件でイオン注入した
。
基板６の表面にＳｉイオンを５０ＫｅＶ、 ２ Ｘ １
０１２ｃｎ −２の条件でイオン注入し、更に＾Ｓ圧雰
囲気中で８００℃、２０分間のアニールを行いＧａＡｓ
動作層４を形成した。次に、動作層４を覆うように半絶
縁性基板６上に金属タングステン（−）をスパッタ法を
用いて０．５μｍの膜厚に堆積した。次に、通常のホト
グラフィ法と四フッ化炭素を用いたドライエツチング法
とによってタングステンの膜を所定の形にパターニング
し、ショットキーゲー？−１を形成した。続いて、第１
図ズｂ）に示すように、ショッシキーゲ−１・１及びレ
ジスト膜７をマスクにして、Ｓｉイオンを１５０にｅＶ
、５ Ｘ １０１３Ｃ１１−２の条件でイオン注入した
。
次に、第１図（ｃ）に示すように、ＧａＡｓ動作層４
、ＧａＡｓ基板６及びゲート電極１上の全面に、保護膜
としてスパッタ法を用いた二酸化シリコン膜（５ｉ（ｈ
） ８を０．１μｍ被着した。そして、水素雰囲気中
で８００℃、２０分間の熱処理を行ったのち、５ｉＯｚ
ＷＡを希フッ酸溶液でエツチング除去した。
、ＧａＡｓ基板６及びゲート電極１上の全面に、保護膜
としてスパッタ法を用いた二酸化シリコン膜（５ｉ（ｈ
） ８を０．１μｍ被着した。そして、水素雰囲気中
で８００℃、２０分間の熱処理を行ったのち、５ｉＯｚ
ＷＡを希フッ酸溶液でエツチング除去した。
最後に、第１図（ｄ）に示すように、Ａｕ／ＧｅＮ ｉ
からなるソース電極２、ドレイン電極３を形成し、ＦＥ
Ｔの製作を完了した。
からなるソース電極２、ドレイン電極３を形成し、ＦＥ
Ｔの製作を完了した。
また、比較のため、二酸化シリコン膜の膜厚が０．０３
μｍのＦＥＴと、二酸化シリコン膜の膜厚が０．１５μ
ｍのＦＥＴも製作した。これらのＦＥＴをそれぞれ３０
個ずつ選び、ゲート電極のショットキ特性を調べた。本
発明によるＦＥＴのショットキ特性は、理想因子（ｎ値
）が１．０５、またショットキ障壁（φＢ）が０．７６
Ｖであった。また比較として製作した二酸化シリコンの
膜厚０．０３μｍのＦＥＴのｎ値は１．７５、φＢは０
．６２であり、二酸化シリコンの膜厚０．１５μｍのＦ
ＥＴのｎ値は１．８１、φＢは０．６０でありいずれも
ばら付きが大きかった。従って、本発明によるＦＥＴの
方がショットキ特性の劣化が抑制されていることが分か
った。これは、熱処理の際、ゲート電極と保護膜の熱膨
張による力がほぼ等しくなったため、ゲート電極エツジ
近傍の応力集中が小さくなったためと考えられる。
μｍのＦＥＴと、二酸化シリコン膜の膜厚が０．１５μ
ｍのＦＥＴも製作した。これらのＦＥＴをそれぞれ３０
個ずつ選び、ゲート電極のショットキ特性を調べた。本
発明によるＦＥＴのショットキ特性は、理想因子（ｎ値
）が１．０５、またショットキ障壁（φＢ）が０．７６
Ｖであった。また比較として製作した二酸化シリコンの
膜厚０．０３μｍのＦＥＴのｎ値は１．７５、φＢは０
．６２であり、二酸化シリコンの膜厚０．１５μｍのＦ
ＥＴのｎ値は１．８１、φＢは０．６０でありいずれも
ばら付きが大きかった。従って、本発明によるＦＥＴの
方がショットキ特性の劣化が抑制されていることが分か
った。これは、熱処理の際、ゲート電極と保護膜の熱膨
張による力がほぼ等しくなったため、ゲート電極エツジ
近傍の応力集中が小さくなったためと考えられる。
（発明の効果）
以上説明したように、本発明によれば熱処理の際、ゲー
ト電極エツジ部近傍に発生する応力集中を小さくするこ
とが出来るため、ショットキゲートの特性劣化を抑制す
ることが可能となる。
ト電極エツジ部近傍に発生する応力集中を小さくするこ
とが出来るため、ショットキゲートの特性劣化を抑制す
ることが可能となる。
第１図（ａ）〜（ｄ）は本発明の一実施例を工程順に示
した半導体チップの断面図、第２図は、従来のＭＥＳＦ
ＥＴの断面図である。 １・・・ゲート電極 ２・・・ソース電極 ３・・・ドレイン電極 ４・・・ＧａＡｓ動作層 ５・・・ソース・ドレイン領域 ６・・・ＧａＡｓ基板 ７・・・レジスト膜 第１図 第２図 ′：Ｊ４コ
した半導体チップの断面図、第２図は、従来のＭＥＳＦ
ＥＴの断面図である。 １・・・ゲート電極 ２・・・ソース電極 ３・・・ドレイン電極 ４・・・ＧａＡｓ動作層 ５・・・ソース・ドレイン領域 ６・・・ＧａＡｓ基板 ７・・・レジスト膜 第１図 第２図 ′：Ｊ４コ
Claims (1)
- 半絶縁性半導体基板に設けられた半導体動作層上にゲー
ト電極を形成する工程と、該ゲート電極をマスクとして
不純物を導入し前記半導体基板にソース・ドレイン領域
を形成する工程と、全面に保護膜を形成した後熱処理し
前記ソース・ドレイン領域中の不純物を活性化する工程
とを含む化合物半導体装置の製造方法に於て、該半導体
基板が砒化ガリウムであり、該ゲート電極がタングステ
ン、該保護膜が二酸化シリコンからなり、該ゲート電極
の膜厚が０．４〜０．５μｍ、該保護膜の膜厚が０．０
５〜０．１μｍの範囲内にあることを特徴とする化合物
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162287A JPS63179579A (ja) | 1987-01-20 | 1987-01-20 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162287A JPS63179579A (ja) | 1987-01-20 | 1987-01-20 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63179579A true JPS63179579A (ja) | 1988-07-23 |
Family
ID=11783020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1162287A Pending JPS63179579A (ja) | 1987-01-20 | 1987-01-20 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63179579A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856470A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59181066A (ja) * | 1983-03-31 | 1984-10-15 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JPS60149173A (ja) * | 1984-01-17 | 1985-08-06 | Hitachi Ltd | 化合物半導体装置の製造方法 |
-
1987
- 1987-01-20 JP JP1162287A patent/JPS63179579A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856470A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59181066A (ja) * | 1983-03-31 | 1984-10-15 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JPS60149173A (ja) * | 1984-01-17 | 1985-08-06 | Hitachi Ltd | 化合物半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02205362A (ja) | ＧａＡｓ集積回路およびその製造方法 | |
| US4259779A (en) | Method of making radiation resistant MOS transistor | |
| JPS63179579A (ja) | 化合物半導体装置の製造方法 | |
| JPS6160591B2 (ja) | ||
| JPS63185020A (ja) | 化合物半導体装置の製造方法 | |
| JPS5851572A (ja) | 半導体装置の製造方法 | |
| JPS62291070A (ja) | 半導体装置の製造方法 | |
| JPS6050966A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04359468A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH01161873A (ja) | 半導体装置の製造方法 | |
| JPH028457B2 (ja) | ||
| JPS61289670A (ja) | 半導体装置の製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPS6323368A (ja) | 半導体装置の製造方法 | |
| JPS6223175A (ja) | 半導体装置の製造方法 | |
| JPS6410931B2 (ja) | ||
| JPH028454B2 (ja) | ||
| JPH02291120A (ja) | ＧａＡｓ電界郊果トランジスタの製法 | |
| JPH01260816A (ja) | 化合物半導体装置の製造方法 | |
| JPS6187378A (ja) | 化合物半導体装置の製造方法 | |
| JPS61220472A (ja) | 半導体装置の製造方法 | |
| JPH0425030A (ja) | 半導体装置の製造方法 | |
| JPS58145161A (ja) | 半導体装置の製造方法 | |
| JPH0245332B2 (ja) | ||
| JPS6237971A (ja) | シヨツトキ−障壁ゲ−ト電界効果トランジスタの製造方法 |