JPH02205362A - GaAs集積回路およびその製造方法 - Google Patents
GaAs集積回路およびその製造方法Info
- Publication number
- JPH02205362A JPH02205362A JP1218764A JP21876489A JPH02205362A JP H02205362 A JPH02205362 A JP H02205362A JP 1218764 A JP1218764 A JP 1218764A JP 21876489 A JP21876489 A JP 21876489A JP H02205362 A JPH02205362 A JP H02205362A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- photoresist
- cap
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 150000001875 compounds Chemical class 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 125000006850 spacer group Chemical group 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 275
- 229920002120 photoresistant polymer Polymers 0.000 claims description 52
- 239000002019 doping agent Substances 0.000 claims description 23
- 239000007943 implant Substances 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000003870 refractory metal Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 2
- 229910052786 argon Inorganic materials 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 29
- 230000005669 field effect Effects 0.000 abstract description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 7
- -1 oxygen ions Chemical class 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- NLKNQRATVPKPDG-UHFFFAOYSA-M potassium iodide Chemical compound [K+].[I-] NLKNQRATVPKPDG-UHFFFAOYSA-M 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 230000005428 wave function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
め要約のデータは記録されません。
Description
的には集積回路中のガリウムひ素へテロ接合電界効果ト
ランジスタの製造プロセスに係る。
対してはMODFET、二次元電子ガスFETに対して
はTEGFET、高電子移動度トランジスタに対しては
HEMTとして知られ、ここでの目的のためには一般に
ヘテロ接合電界効果トランジスタ又はHFETとよぶ)
は、帯域幅及び雑音指数の点で通常の(非ヘテロ接合)
金属−半導体FET (MESFET)に比べ、優れた
動作特性をもつ。たとえば、デイングル(Dingle
)らにより、本発明と同じ譲渡人に譲渡された米国特許
第4.163.237号を参照のこと。HFETを用い
ることの1つの欠点は、ウェハ全体、あるいは単一チッ
プ全体ですら一定のデバイス特性をもたせて集積型に製
作することの困難さにある。たとえば、HFETの闇値
は単一のチップ中で非常に変化しうるため、HFETを
用いて作られた論理回路は、信頼性よく動作せず、ウェ
ハから動作する回路を生産する歩留りが減少する。
つ増加姿態及び空乏姿[HFETの両方を製造する新し
いプロセスを発明した。一実施例において、これらの利
点は一般に第1の禁制帯エネルギーを有する化合物半導
体材料のバッファ層を成長させ、第2の禁制帯エネルギ
ーを有する化合物半導体材料の第1のスペーサ層を成長
させ、第2の禁制帯エネルギーを有する化合物半導体材
料のドナドープ層を成長させ、第1の禁制帯を有する化
合物半導体材料の第1のキャップ層を成長させ、第3の
禁制帯エネルギーを有する化合物半導体材料のエッチ停
止層を成長させ、第1の禁制帯エネルギーを有する化合
物半導体の第2のキャップ層を成長させることにより実
現される。第2及び第3の禁制帯エネルギーは第1の禁
制帯エネルギーより大きい。層の厚さを精密に制御する
ため、層は分子ビームエピタキシーにより成長させるの
が好ましい。
べた層により形成されたエピタキシャル層を用いるが、
エピタキシャル層の選択された領域を分離すること、エ
ピタキシャル層の選択された領域を増加姿態を形成すべ
きあらかじめ決められた深さまでエッチングすること;
増加姿態及び空乏姿態F E T sのドレイン及びソ
ース電極のため、ソース/ドレイン領域を形成すること
;ソース/ドレイン領域に電極を形成する工程、誘電体
層を堆積させる工程、開孔のため誘電体を選択的にエッ
チングする工程及び得られた構造を不活性化する工程を
含む。各所望の層を相互接続するため、誘電体層を堆積
する工程、開孔のため誘電体層を選択的にエッチングす
る工程及び相互接続層を形成する工程はくり返してよい
。
FETの閾値電圧の均一性を確実にする。
ウェハの精密なエッチングが可能になる。
ハの信絃性ある金属部形成を可能にする。
減少させるべきエピタキシャル層のあらかじめ決められ
た深さまで、分離用ドーパントをウェハに選択的に注入
し、あらかじめ決められた温度でウェハをアニーリング
し、エピタキシャル層を完全に貫いて基板中まで、分離
用ドーパントを選択的にウェハ中に注入し、あらかじめ
決められた温度より低い温度でウェハの2度目のアニリ
ングをすることにより得られる。
素(GaAs)及びアルミニウム・ガリウムひ素(Al
GaAs )を基本にしているが、インジウム・アルミ
ニウムひ素(InA j! As)及びインジウム・ガ
リウムひ素(InGaAs)のような他の化合物半導体
材料で置きかえることができる。A I GaAs中の
アルミニウムの濃度(すなわちモル分率)は通常A1.
Ga、−、As中のXで規定され、XはO(アルミニ
ウム0%又は含まない)から1(100%アルミニウム
又はガリウムを含まず)まで、材料に必要な禁制帯に依
存して変る。一般にアルミニウムが多いほど、へβGa
As材料の禁制帯エネルギーは大きくなる。ここの目的
のためには、ガリウムひ素はGaAsと定義され、アル
ミニウム・ガリウムひ素はA I GaAsと定義され
る。A I GaAs中のアルミニウムの濃度はその中
のアルミニウムの割合で示される。
テロ接合電界効果トランジスタ(以後それぞれE−HF
ET及びD−HFETとよぶ)の両方の製作の準備がで
きたウェハの断面図(比率は実際とは異なる)が示され
ている。ここでは詳細に述べないが、N3ないし11
(そのうち層4ないし10はここではエピタキシャル層
と総称し、層は暫定層とよぶ)を分子線エピタキシー(
MBE)装置内で半絶縁性GaAs基板2上に成長させ
、基板2から本質的に連続した層を形成する。GaAs
及びA I GaAsNを成長できるそのようなMBE
装置の1つは、カリフォルニア、サンタクララのバリア
ンアソシエート製のバリアンゲン■である。
金属有機物又はガスソースMBHにより、GaAs及び
A I GaAs層を成長させることは可能である。
を交互に含み、超格子を形成し、それは不純物及び欠陥
が基板2から上の層4ないしlO中へ伝搬する可能性を
下る。この超格子はより厚いバッファN4の必要性を下
げ、エピタキシャル層の成長に必要な時間を減す。N3
中にそのような交互になった層が10以上あることが好
ましく、各A I GaAsは10%ないし60%の許
容アルミニウム濃度をもつ。交互になった層のそれぞれ
は電子又は正孔波動関数、たとえば4ナノメータ又はそ
れ以下の厚さをもつ。−例として22%のアルミニウム
濃度を用いると、10の交互の層又は周期で十分なこと
がわかっている。その結果、層3の全体の厚さは約80
ナノメータになる。
を、典型的な場合約10ないし1000ナノメータ、好
ましくは300ナノメータの厚さに堆積させる。以下で
述べるようにバッファ層4はE−HFET及びD−HF
ETのチャネル又は活性領域である二次元電子ガス(2
−DEC)を保持する。対応するE−HFET及びD−
HFETのドレイン及びソース電極間で電流が流れるの
は、チャネル内である。
N6をスペーサ層5上に堆積させ、第2のスペーサ層7
をドナ層上に堆積させる。第1及び第2のスペーサ及び
ドナ層5,6.7はA I GaAsでできている。し
かし、ドナ層6はドープされ、以下でより詳細に説明す
る。ドーピング濃度はD−HFET及びE−HFETの
閾値電圧に強い影響を与える。E−HFETの場合、ゼ
ロバイアス下でドナ層6を確実に完全に空乏にするため
、ドナ層は30ナノメータの厚さより小さくすべきであ
る。更に、ドナN6及びスペーサ層5.7中の許容され
る均一なアルミニウムの濃度は、10%ないし60%で
、22%が好ましい。用いるドーパントとしてはシリコ
ンが好ましいが、セレンのような他のドーパントも層6
の伝導形をN形にするのに使用できる。同じドーパント
はウェハ1中のN形伝導形領域が必要な領域に、注入す
るために使用される。ドナN6中のドーピング濃度は、
その後のウェハアニール工程前で5X10”ないし2X
10”原子cm −’の範囲で、6X10”原子C1l
−’が好ましい。同様にベリリウム、炭素又は他の適
当な物質も層6の伝導形をP形にするために使用できる
。以下で詳細に述べるように、第1のスペーサ層5は2
−DEC;をバッファN4に閉じ込め、層5及び6中の
不純物による2−DECの散乱を減すことにより、2−
DEC;の電子移動を増し、層4及び5間の界面は2−
DECの移動度を増す。第1のスペーサ層5に沿った第
2のスペーサ層7はアニーリングのようなその後の高温
プロセス中、ドナ層6からのドーパントの外方拡散を吸
収する働きをする。スペーサ層5の厚さは、所望のE−
HFET又はD−HFETの伝達関数と2−DEC中の
電子移動度の所望の増加とのいずれを重視するかで決り
、工ないし5ナノメータの範囲の厚さになり、以下でよ
り詳細に述べるように、ウェハアニーリング工程の後、
許容しうる妥当な厚さは約2.5ナノメータである。同
様に、第2のスペーサ層7の厚さは第1のスペーサ層5
の場合と同様である。しかし、第2層7の基本的な目的
は、ドナM6からのドーパントを吸収し、ドーパントが
上の層に達するのを防止することにあり、アニール後最
終的には厚さをもたなくてもよい。それに対して、第1
のスペーサ層5は2−DECをバッファ層4に適切に閉
じ込めるのに十分な厚さをもたなければならない。従っ
て、第2のスペーサ層7の厚さは、第1のスペーサ層5
の厚さより幾分小さくできる。
s層で、以下で詳細に議論されるように、E−HFET
及びD−HFET用のショットキー障壁ゲート電極及び
オーム性ドレイン及びソース接触をその上に形成するた
めに用いられる。キャップN8.10は約10ナノメー
タの厚さである。
層8.10の間に配置され、約30ナノメータの厚さで
、やはり以下で詳細に述べるように、E−HFET用の
エッチ停止層として働く。エッチ停止層9中のアルミニ
ウム濃度は10ないし60%で、50%が好ましい。
そのアルミニウム濃度はエッチ停止層9と本質的に同じ
で、キャップ層8.10とほぼ同じ厚さをもつ。以下で
より詳細に述べるように、N1はウェハ1を最後のエッ
チ及びゲート形成のための金属堆積のための汚染又は損
傷から保護するため犠牲になる。
−HFETゲートの2−020層からの距離がE−HF
ET及びD−HFETの閾値を決る。以下で詳細に議論
するように、対応する距離はD−HFETの場合層5−
10の厚さにより、またE−HFETの場合層5−8の
厚さにより決る。層5−10の厚さは厳密さを必要とし
、10分の1ナノメータの誤差で、D−HFETの闇値
は約2ないし5ミリボルト、E−HFETの閾値は約2
ミリボルト変動する。従って、E−HFETとD−HF
ETの所望の特性が一度決り、ドナ層6のドナ濃度が決
ると、層5−10の厚さが計算される。ドナ層6に対し
て上で与えられたアニール後のドーピング濃度を用いる
と、0.2ボルトの闇値電圧をもつ一例としてのE−H
FETの場合、層5−8の組合された厚さは、本質的に
50ナノメータである。同様に、−0,6ボルトの闇値
をもつ一例としてのD−HFETの場合、層5−10を
組合せた厚さは本質的に100ナノメータである。
第1及び第2のスペーサ層5.7、ドナ層6、第1及び
第2のキャップ層8.10及びエッチ停止層9を含む、
超格子構造3及び保護層11は残りの層4−10ととも
に組合せて用いると有利であるが、本発明の特許請求の
範囲において欠くことのできないものではない。更に、
第1及び第2のスペーサ層5.7は上で述べたように、
ME S F ETデバイスを製作する時ウェハから削
除することができる。
が作られる。第2図において、フォトレジストの層12
(たとえばシプレーAZ−1350Jフォトレジス)
を堆積させパターン形成し、分離井戸を形成すべきウェ
ハ1の露出された領域を残す。
ETを形成すべき場所を除いて露出される。
給し、好ましくはイオン化した酸素で、それはウェハ中
に追いやられる。イオン化した酸素のエネルギーレベル
の例は、20ないし160keV 、線量は5X10”
ないし1.5X10に4酸素イオンcIm −”で、エ
ネルギーが高くなるほど、深く注入される。注入の例は
lXl0”イオンan −”で40keV、次に120
keVにおいてである。ウェハ1中で得られる酸素原子
のピーク濃度は5×10I″ないしlXlO19原子C
l1l −’である。注入された酸素は注入に対して露
出されたウェハの伝導性を破壊し、それにより分離しそ
の後ウェハ1中に形成されるデバイスに対する容量負荷
を減す。
される。
トレジストを堆積させる(図示されていない)。E−H
FETを形成すべきウェハの領域で、下のウェハを露出
させるためこのフォトレジストをパターン形成する。次
に露出された保護層11は以下で述べるA I GaA
sエッチャントを用いて、第2のキャップ層10までエ
ッチされる。第2のキャップ層10はそれ自身エッチ停
止N9を露出するため、エッチされる。次に、フォトレ
ジスト(図示されていない)を除去し、ウェハを完全に
清浄化させる。フォトレジスト層11の先にエッチされ
ていない部分及び露出されたエッチ停止層9を同時にエ
ッチし、D−HFETを形成すべき第2のキャップ層l
Oの部分と、E−HFETを形成すべき第1のキャップ
層の部分を露出させる。これにより第3図に示されるよ
うな構造が本質的に得られる。
までのエッチングは、GaAsが除去されるまで通常の
ヨウ化カリウム/ヨウ素(KI/h)溶液中でウェハを
湿式エッチするのが好ましい。あるいは反応性イオンエ
ッチを用いてもよい。エッチングと選択的であるが、G
aAsの第2のキャップ層10を/l I GaAsエ
ッチ停止層9まで過剰にエッチングすることは、厳密で
なくてよい。第2のキャップ層10をエッチ停止層9中
まで過剰にエッチングすると、第2のキャップ層10が
確実に除去され、エッチ停止層9がより均一になるため
有利である。
保護層11のエッチング及び第1のキャップ層8までの
エッチ停止層9のエッチングは、上で述べたように、後
に形成されるD−HFET及びE−HFETの動作にと
って厳密さを要する。このエッチングは過剰エッチング
により第1のキャップ層8及び第2のキャップ層10の
厚さを滅さないようにするため、非常に選択的であると
ともに、露出されたA j! GaAsのすべてを除去
するのに効果的でなければならない。A I GaAs
N 11及び9を選択的にエッチングする好ましいプロ
セスの詳細については、エフ・レン(F、 Ren)ら
により、上で引用した同時に出願した明細書中に述べら
れている。ウェハ1は最初稀釈された(水中に20:1
)水酸化アンモニウムで清浄化し、次に稀釈された(水
中に1=1)フッ化水素酸でエッチし、再び稀釈NH,
OHで洗浄することにより、GaAs上のAlGaAs
を数百まで選択的にエッチできると言えば、ここでは十
分である。
示された構造が得られる。露出された第1のキャップ層
8はE−HFETの表面に隣接した部分を形成し、第2
のキャップ層10はD−HFETの表面に隣接した部分
を形成する。上で述べた浅い分離工程は、層9.10及
び11のエッチング後に行うこともできることを理解す
べきである。
、E−HFET及びD−HFET用のゲートを形成する
ため、ウェハ上に堆積させる。ゲートに好ましい耐熱性
金属はタングステンシリサイド(WlSio、 45)
でスパッタで堆積させる。しかし、窒化タングステン(
WN)又はタングステンシリサイド・ナイトライド(W
SiN) も使用できる。
もち、続く高温アニール工程でもアモルファスのままで
、従ってGa、 As、 W 及びStの相互拡散に
対する障壁として役立つ。更に、その後に形成されるゲ
ートの抵抗率を下るため、タングステンの層を対応する
形のシリサイド上に堆積させることもできる。次にフォ
トレジストの層を金属 15上に堆積させ、パターン形
成し、E−HFET及びD−HFETのゲートとなるべ
き部分のフォトレジスト16を残す。次に好ましくは三
フフ化窒素(Nh)、六フッ化イオウ(SF I、)又
は四フッ化炭素(CF#)を用いた反応性イオンエッチ
(RI B)により露出させた金属15をエッチし、バ
久−ン形成されたフォトレジスト16下に金属15を残
す。
第5図中のゲート17が残る。水に、E−HFET及び
D −HF E Tのソース及びドレイン領域を、ここ
ではシリコンであるドーパントをウェハ中に選択的に注
入し、N形ソース及びドレイン領域を形成することによ
り、形成する。最初にフォトレジスト18の層を堆積さ
せパターン形成して、N影領域を形成したいウェハの部
分を露出させる。ここで第5図に示されるように、パタ
ーン形成されたフォトレジスト18が分離領域14を被
覆するが、フォトレジスト18はウェハの任意の領域を
被覆してよい。次に注入源(図示されていない)から単
価にイオン化したシリコン原子19がフォトレジスト1
8及びゲート17の被覆するウェハ1の部分を除き、露
出されたウェハ中に注入される。このプロセスにより、
第6図に示された自己整合構造が得られる。注入後、フ
ォトレジスト18 (第5図)が除去される。ウェハ1
中へのシリコン注入の効果は、注入された層をn形に変
え、それは層4ないし10中では“nを印されている。
080層が破壊され、ゲート17下の非注入領域中にの
み2−DECが残る。ここで、′トランジスタ機能”は
シリコン注入領域間でのみ可能で、ゲート17に印加さ
れた電圧により制御される。エピタキシャル層中の注入
シリコンの濃度は、ソース及びドレイン領域に対してで
きるだけ低い抵抗率を得るため、可能な限り高くすべき
である。シリコンイオンの注入は20ないし150ke
Vのエネルギーをもち、3×1012ないし3X10′
3シリコンイオンCff1− ”の線量をもつ。注入の
一例ではドーズが2X10”イオン0111− ”、3
0keVで、次に2X10′3イオン(J −”のドー
ズ、1120keVにおいてである。アニーリング工程
前のウェハ1中のシリコンイオンの得られるピーク濃度
は、lXl0”ないし3X10”イオンe1m −’で
ある。実際には2X10”シリコンイオン値−3の濃度
が上限である。E−HFET及びD−HFETのソース
及びドレイン領域としては、ドナ層と同じ伝導形、ここ
ではN形であることが好ましいが、上で述べたように、
ベリリウムのような他のドーパントを注入することによ
り、ソース及びドレイン領域をP形にすることができる
。ドナ層6は注入に用いられるのと同じドーパントをド
ープするのが好ましい。
シリコン注入種が活性化される。アニーリング工程の例
は、100ミリTorrの圧力又はそれ以上でひ素の雰
囲気中で、好ましくは二酸化シリコン(SiO□)、シ
リコンオキシナイトライド(SiOxNy)又はシリコ
ン窒化物(stxNy)のキャブ層(図示されていない
)とともに、約10分間、約800℃の温度でウェハ1
を加熱することである。あるいは、たとえば825℃で
30秒間、急速熱アニールを用いることもできる。先に
述べたように、ドナ層6中のシリコンドーパントは外方
拡散し、先にアンドープA j! GaAsスペーサN
5.7の部分を/l It GaAsに変換し、ここで
の目的ではドナN6から区別できないようになる。すな
わち、ドナN6からのドーパントを吸収するスペーサ層
5.7の部分は実効的にドナ1w6の部分となる。
第1のキャップN8又はバッファ層4に到達してはなら
ない。より具体的には、スペーサ層5は十分な幅をもち
、2−DEGはウェハ1のアニーリング後バッファ層4
中に残る。第7図中に示されるように、層4.5及び6
はその伝導帯下端のエネルギーダイアダラムが、層4.
5及び6と対応して水平方向に示されている。E、は図
示された構造のフェルミエネルギーレベルである。
切な位置、スペーサ層5及びバッファ層4により形成さ
れるポテンシャル井戸中に保つために厳密さを要する。
約2.5ナノメータで、2−DEGの適切な閉じ込めの
ためには、約22%のアルミニウム濃度をもつべきであ
る。
ぶ第2の分離注入が行われ、E−HFET及びD−HF
ETの完全な分離が確実になる。
成し第2図のフォトレジスト12と本質的に同じパター
ンが得られる。この方式によりフォトレジスト20及び
フォトレジスト12のパターン形成用マスクと同じマス
クを用いることが可能になる。次に、ウェハ1は注入源
(図示されていない)に露出され、それは浅い注入に用
いられたのと同じもの、たとえば酸素が望ましい分離用
ドーパント21を供給する。注入の例は130keVに
おいて2X10′3の二価にイオン化した酸素イオンe
1m −”で、5X10”なしい5X10”原子ell
l −’のピーク濃度が得られる。しかし、ホウ素、マ
ルゴン又は水素のような他の注人種も用いることができ
ることを理解すべきである。深い分離注入の後、分離領
域14はフォトレジスト20の除去後、第8図に示され
るように、少(とも超格子構造3を貫いて延びる。この
深い分離注入により、分離領域14により分離されたH
FET間のすべての可能性のある低伝導路が、実質的に
除去される。
えば500℃において10分間アニールされるか、たと
えば550℃の温度において30秒間急速熱アニールさ
れる。
2のキャップN8.10の表面隣接部分へのオーム性接
触を必要とする。第8図において、フォトレジスト22
を堆積しパターン形成して、接触を形成すべき第1及び
第2のキャップ層8.10の部分を露出させる。金及び
ゲルマニウム合金の第1層の例を、薄い交互になった層
と混合するかその中に堆積させる。次に一例の層として
ニッケル及び最後に一例としての金の層を堆積させ、層
全体を一括して23.23′と印をつける。金:ゲルマ
ニウム合金の第1の層はドープされたGaAsの第1及
び第2のキャップ層8.10へのオーム性接触を確実に
する。金:ゲルマニウム/銀/金又はニッケル/金:ゲ
ルマニウム/金のような他の金属及び合金も、ドープG
aAsへのオーム性接触として使用できる。不要な金属
23′はフォトレジスト22を除去するとき、フォトレ
ジスト22上の金属23′を“リフトオフ”することに
より除去される。以下でより詳細に述べるように、もし
アルミニウムをウェハ1上のデバイスの相互接続に用い
るなら、オーム性接触とアルミニウム間の障壁を、14
1si@、 4s、匈N又はWSiNのようなオーム性
接触23上の最上部層として堆積させる。
の除去後、残ったオーム性接触金属23は第9図に示さ
れるように、E−HFET及びD−HFETのソース及
びドレイン接触である0次にウェハlは金属オーム性接
触23を合金化し、下のソース及びドレインとオーム性
接触を形成するため、アニールされる。このオーム性ア
ニ、−ルはヘリウム又は窒素雰囲気中で、350−45
0℃の低温で10ないし60秒行う。
の堆積後行え、それによりオーム性接触金属23と深い
分離注入の両方のアニーリング工程を組合せることがで
きる。オーム性アニールの後、典型的な場合二酸化シリ
コン(SiO□)又はシリコンオキシナイトライド(S
inxNy)のような第1の絶縁層を、好ましくはプラ
ズマ補助化学気相堆積(PCVD)により、第10図に
示されるように堆積させる。フォトレジスト(図示され
ていない)を堆積させ、パターン形成して、ドレイン及
びソース接触金属23又はゲート17のような下の金属
への窓又は開孔が必要な部分で、第1の絶縁N24を露
出させる。次に、たとえばSFいNF、又はCF、を用
いたドライエッチングにより、通常の非等方性エッチで
第1の絶縁層をエッチングする。次に、フォトレジスト
(図示されていない)を除去し、ウェハ1を洗浄し、第
1の金属層25を堆積させる。第1の金属相互接続層2
5はアルミニウムが好ましいが、(リフトオフ技術を用
いて)金を金属22として用いることができる。
ば、アルミニウム/金相夏作用を防止するため、W+S
io、 msの障壁層をオーム性接触金属23を堆積さ
せる。フォトレジスト(図示されていない)を次に堆積
させ、パターン形成して金属相互接続層25を残し、除
去すべき部分を露出させる。
図示されていない)を除去すると、本質的に第10図に
示される構造が残る。第1の相互接続層25は一例とし
ての第10図中のE −t4 F ET及びD−HFE
Tのドレイン及びソース接触として示されている。
層24を必要に応じて非常に厚く、たとえば800ナノ
メータに堆積させ、本質的に平坦な表面を形成するまで
エッチバックしてもよい。
金属相互接続層25及び第1の絶縁層24上に堆積させ
る。絶縁層26は第1の絶縁JII24の組成と同様で
ある。フォトレジスト層(図示されていない)を堆積さ
せ、パターン形成して下の第1の金属相互接続層25へ
の接触のために窓又は開孔を形成すべき部分の第2の絶
縁層26中の窓を露出させる。次に、上で述べたように
、通常の非等方性エッチを用いて第2の絶縁層26をエ
ッチする0次に、フォトレジスト(図示されていない)
を除去し、第2の金属相互接続JW27を堆積させる。
ト(図示されていない)を堆積させ、不要な金属相互接
続27の除去のためパターン形成する。第2の金“属相
互接続層27は第11図において、第1層の金属相互接
続層25を通して一例としてのE−HFET及びD−H
FETの両方へのソース及びドレイン接触として示され
ている。第2のレベルの金属相互接続層27(及びそれ
に続く任意の金属)は第1層の金属相互接続N25と同
じ組成であることが好ましい。
11図に示される構造に他の金属相互接続層を加えるこ
とができる。最後の金属層、ここではN27上に、もう
1つの絶縁層28及び不活性化層29を、完成した回路
を汚染から保護するため堆積させる。不活性化層29は
シリコン窒化物(SizO4)又はSiO,N、が好ま
しい。層28.29上にフォトレジストを堆積させ、回
路への外部導電体(図示されていない)のボンディング
を可能にするため窓を形成すべき部分の7128.29
を露出する目的で、パターン形成される。層28.29
は通常の非等方性エッチによりエッチされ、フォトレジ
スト(図示されていない)が除去され、ボンディングパ
ッド及びウェハ1を完成させるため、下の金属相互接続
N2Tへの窓がその中に残る。
図において実際の比率とは異ることに注意すべきである
。特に、層9及び10の組合せた厚さは約50ナノメー
タで、これは第1の金属層25の典型的な厚さ(500
ないし1000ナノメータ)に比べ非常に小さく、第9
図の構造全体を本質的に平坦にする。
念を含んだ他の実施例を用いてもよいことは、当業者に
は明らかであろう。従って、本発明はここで述べた実施
例には限定されず、特許請求の範囲に述べられた精神及
び視野にのみ限定されるべきである。
面図; 第2図は浅い分離用注入を行った第1図の構造を示す図
; 第3図は選択エッチ後の第2図の構造を示す図;第4図
は堆積させたゲートメタルとパターン形成されたフォト
レジストをその上に有する第3図の構造を示す図; 第5図は増加姿態及び空乏姿態両方のHFET用の適切
な位置のゲートを有し、ドーパント注入を行った第4図
の構造を示す図: 第6図は自己整合HFETドレイン及びソース領域を形
成するための注入を行った後、深い分離用注入を行った
第5図の構造を示す図;第7図は伝導帯下端のエネルギ
ーダイヤグラムとそれに対応する半導体層を表わす図;
第8図はソース/ドレイン領域の電極用に上に堆積させ
たパターン形成されたフォトレジストと金属を有する第
6図の構造を示す図; 第9図はソース/ドレイン領域電極用に、金属を残して
除去されたフォトレジストとマスクされない金属を有す
る第8図の構造を示す図;第10図は第1の誘電体層と
その上の第1の金属層を有する第9図の構造を示す図; 第11図は第2の誘電体層、第2の金属層及びその上の
保に¥L層を有する第10図の完成した構造を示す図で
ある。 目!花豆(2)墓所 4−・バッファ層 5−・第1のスペーサ層6
−・ドナ層 7・−第2のスペーサ層8−
第1のキャップ層 9・・・−エッチ停止層10・−
第2のキャップ層 11・・・−保護層24.26・・
−・誘電体層 25.27−相互接続層 図面の浄書(内容に変更なし) 手続補正書 別紙の通り正式図面を1通提出致します。 平成 1年10月 6日
Claims (1)
- 【特許請求の範囲】 1、第1の禁制帯エネルギーを有する化合物半導体のバ
ッファ層(4)を成長させる工程;第2の禁制帯エネル
ギーを有するドープさ れた化合物半導体のドナ層(6)を成長させる工程; 前記第1の禁制帯エネルギーを有する化合 物半導体の第1のキャップ層(8)を成長させる工程; 第3の禁制帯エネルギーを有する化合物半 導体材料のエッチ停止層(9)を成長させる工程; 第1の禁制帯エネルギーを有する化合物半 導体の第2のキャップ層(10)を成長させる工程 を含み、第2及び第3の禁制帯エネルギーは第1の禁制
帯エネルギーより大きいことを特徴とする化合物半導体
集積回路の製造方法。 2、第2の禁制帯エネルギーを有する化合物半導体の第
1のスペーサ層(5)を成長させる工程; 第2の禁制帯を有する化合物半導体の第2 のスペーサ層(7)を成長させる工程 を含み、 第1のスペーサ層はバッファ層及びドナ層 間に配置され、第2のスペーサ層はドナ層及び第1のキ
ャップ層間に配置されることを特徴とする請求項1記載
の化合物半導体製造方法。 3、第3の禁制帯エネルギーを有する化合物半導体の保
護層(11)を成長させる工程 を含み、 保護層は第2のキャップ層上に成長させる ことを特徴とする請求項2記載の化合物半導体製造方法
。 4、E−HFETを形成すべき部分で不活性化層を選択
的にエッチングする工程; エッチ停止層を露出するため、露出された 第2のキャップ層をエッチングする工程; 第1のキャップ層及び第2のキャップ層の 主表面をそれぞれ露出するため、露出されたエッチ停止
層及び残った不活性化層をエッチングする工程; ゲート金属(15)を堆積させる工程; 及び第1及び第2のキャップ層の主表面上に、それぞれ
E−HFET及びD−HFETのゲートを形成するため
、ゲート金属を選択的にエッチングする工程を含むこと
を特徴とする請求項3記載の化合物半導体の製造方法。 5、第1の禁制帯エネルギーを有する化合物半導体材料
のバッファ層(4); 第2の禁制帯エネルギーを有し、第1のス ペーサ層上に配置されたドープ化合物半導体材料のドナ
層(6); 第1の禁制帯エネルギーを有し、ドナ層上 に配置された化合物半導体材料の第1のキャップ層(8
); 第3の禁制帯エネルギーを有し、第1のキ ャップ層上に配置された化合物半導体材料のエッチ停止
層(9); 第1の禁制帯エネルギーを有し、エッチ停 止層上に配置された化合物半導体材料の第2のキャップ
層(10) を含み、第2及び第3の禁制帯エネルギーは第1の禁制
帯エネルギーより大きく、第1のキャップ層は後に形成
されるE−HFETの主表面を形成し、第2のキャップ
層は後に形成されるD−HFETの主表面を形成するこ
とを特徴とするウェハ上の化合物半導体集積回路。 6、第2の禁制帯エネルギーを有し、ドナ層及びバッフ
ァ層間に配置された化合物半導体材料の第1のスペーサ
層(5);及び 第2の禁制帯エネルギーを有し、ドナ層及 び第1のキャップ層間に配置された化合物半導体材料の
第2のスペーサ層(7) を更に含むことを特徴とする請求項5記載の集積回路。 7、第3の禁制帯エネルギーを有し、第2のキャップ層
上に配置され、た化合物半導体材料の不活性化層(11
) を更に含むことを特徴とする請求項6記載の集積回路。 8、A、基板上にあらかじめ決められた厚さにエピキシ
ャル層(9−10)を成長させる工程; B、エピタキシャル層の選択された領域を 分離する工程; C、増加姿態を形成すべき部分を、あらか じめ決められた深さまで、エピタキシャル層の部分をエ
ッチングする工程; D、増加姿態及び空乏姿態の両FET用の ゲート電極(17)を形成する工程; E、増加姿態及び空乏姿態FETのドレイ ン及びソース電極用のソース/ドレイン領域を形成する
工程; F、ソース/ドレイン領域に接触を形成す る工程; G、誘電体層(24、26)を堆積させる 工程; H、開孔のため誘電体層を選択的にエッチ ングする工程; I、相互接続層(25、27)を形成する 工程; J、得られた構造(28、29)を不活性 化する工程を含み、 前記工程G、H及びIは相互接続の所望の各層に対して
くり返されることを特徴とする化合物半導体堆積回路の
製造方法。 K、前記エピタキシャル層成長工程は、第1の禁制帯エ
ネルギーを有するアンドープ化合物半導体のバッファ補
助層(4)を形成する工程; 第2の禁制帯エネルギーを有するアンドー プ化合物半導体のスペーサ補助層(5)を形成する工程
; 第2の禁制帯エネルギーを有するアンドー プ化合物半導体のドナ補助層(6)を形成する工程; 第1の禁制帯エネルギーを有するアンドー プ化合物半導体の第1のキャップ補助層(8)を形成す
る工程; 第3の禁制帯エネルギーを有するアンドー プ化合物半導体のエッチ停止補助層(9)を形成する工
程; 第1の禁制帯エネルギーを有するアンドー プ化合物半導体の第2のキャップ補助層(10)を形成
する工程; を含み、前記第2及び第3の禁制帯エネルギーは第1の
禁制帯エネルギーより大きいことを特徴とする請求項8
記載の化合物半導体集積回路の製造方法。 10、E−HFETを形成すべきエピタキシャル層の選
択された領域のエッチングは、本質的にエッチ停止補助
層と第2のキャップ補助層間の界面において停止するこ
とを特徴とする請求項9記載の化合物半導体集積回路の
製造方法。 11、前記ゲート電極形成工程が、耐熱性金属(15)
を堆積させる工程; フォトレジスト (16)を堆積させる工程;フォトレ
ジストをパターン形成する工程; 及び フォトレジスト及び耐熱性金属をエッチン グする工程を含むことを特徴とする請求項 10記載の化合物半導体集積回路の製造方法。 12、前記ソース/ドレイン領域の形成工程が、フォト
レジストを堆積させる工程(17、 18); フォトレジストをパターン形成し、増加姿 態及び空乏姿態FETのドレイン及びソース電極を形成
すべきエピタキシャル層の領域を露出させる工程; 露出された領域中にドーパント種、(19)を注入する
工程;及び エピタキシャル層をアニーリングする工程 を含むことを特徴とする請求項10記載の化合物半導体
集積回路の製造方法。 13、前記ソース/ドレイン領域への接触形成工程がフ
ォトレジスト(22)を堆積させる工程; フォトレジストをパターン形成し、オーム 性接触を形成すべきソース/ドレイン領域上に窓を開け
る工程; 金属(23)を堆積させる工程; 金属をエッチングし、窓中に金属を残す工 程、及び 残った金属をアニーリングする工程 を含むことを特徴とする請求項10記載の化合物半導体
集積回路の製造方法。 14、前記エピタキシャル層の選択された領域を分離す
る工程がフォトレジスト(20)を堆積させる工程; エピタキシャル層の選択された領域の部分 を除くため、フォトレジストをパターン形成する工程; 露出されたエピタキシャル層中に、分離用 ドーパント(21)を注入する工程;及び エピタキシャル層をアニーリングする工程 を含むことを特徴とする請求項8記載の化合物半導体集
積回路の製造方法。 15、前記誘電体層の選択エッチング工程が対応する誘
電体層(24、26)上にフォトレジストを堆積させる
工程; フォトレジストをパターン形成する工程; 及び 露出された誘電体層をエッチングする工程 を含むことを特徴とする請求項8記載の化合物半導体集
積回路の製造方法。 16、前記構造を不活性化する工程が不活性化層(29
)を堆積させる工程; フォトレジストを堆積させる工程; フォトレジストをパターン形成し、ボンデ ィングパッド上に窓を残す工程;及び 窓中に不活性化層をエッチングする工程 を含むことを特徴とする請求項8記載の化合物半導体集
積回路の製造方法。 17、導電率を減少させるべきエピタキシャル層中のあ
らかじめ決められた深さまで、ウェハ中に分離用ドーパ
ント(21)を選択的に注入する工程; あらかじめ決められた温度でウェハをアニ ールする工程; エピタキシャル層を完全に貫いて、ウェハ 中に分離用ドーパントを選択的に注入する工程;及び あらかじめ決められた温度より低い温度で 再度ウェハをアニーリングする工程 を含むことを特徴とする基板上のエピタキシャル層を有
する化合物半導体ウェハの電気的に分離された部分を含
む集積回路の製造方法。 18、あらかじめ決められた深さは、エピタキシャル層
の厚さより小さいことを特徴とする請求項17記載の集
積回路の製造方法。 19、選択的注入工程のそれぞれは エピタキシャル層上に、フォトレジスト (20)を堆積させる工程; フォトレジストをパターン形成し、エピタ キシャル層の選択された部分上のそれを残す工程; 露出されたエピタキシャル層中に分離用ド ーパント(21)を注入する工程 を含むことを特徴とする請求項18記載の集積回路の製
造方法。 20、分離用ドーパントは酸素、ホウ素、アルゴン又は
水素の中のイオン化した元素の1つであることを特徴と
する請求項19記載の集積回路の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/290,932 US5041393A (en) | 1988-12-28 | 1988-12-28 | Fabrication of GaAs integrated circuits |
US290,932 | 1988-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02205362A true JPH02205362A (ja) | 1990-08-15 |
JP2930982B2 JP2930982B2 (ja) | 1999-08-09 |
Family
ID=23118113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1218764A Expired - Lifetime JP2930982B2 (ja) | 1988-12-28 | 1989-08-28 | GaAs集積回路およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5041393A (ja) |
EP (1) | EP0378894A3 (ja) |
JP (1) | JP2930982B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04233771A (ja) * | 1990-07-31 | 1992-08-21 | American Teleph & Telegr Co <Att> | 電界効果トランジスタ及びその製造方法 |
JPH04312982A (ja) * | 1991-01-28 | 1992-11-04 | Kobe Steel Ltd | 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 |
JPH0794758A (ja) * | 1991-09-12 | 1995-04-07 | Pohang Iron & Steel Co Ltd | デルタドープト量子井戸電界効果トランジスタの製造方法 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5192701A (en) * | 1988-03-17 | 1993-03-09 | Kabushiki Kaisha Toshiba | Method of manufacturing field effect transistors having different threshold voltages |
JP2553723B2 (ja) * | 1989-12-25 | 1996-11-13 | 三菱電機株式会社 | 化合物半導体集積回路装置 |
JPH0444328A (ja) * | 1990-06-11 | 1992-02-14 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
CA2067025A1 (en) * | 1991-04-26 | 1992-10-27 | Nobuo Shiga | Multi-stage amplifier device and method for producing the same |
JPH0521468A (ja) * | 1991-07-17 | 1993-01-29 | Sumitomo Electric Ind Ltd | 電界効果トランジスタの製造方法 |
DE4219523A1 (de) * | 1992-06-15 | 1993-12-16 | Daimler Benz Ag | Monolithisch integrierter Millimeterwellenschaltkreis und Verfahren zu dessen Herstellung |
US5254492A (en) * | 1992-11-10 | 1993-10-19 | Texas Instruments Incorporated | Method of fabricating an integrated circuit for providing low-noise and high-power microwave operation |
US5374328A (en) * | 1993-03-25 | 1994-12-20 | Watkins Johnson Company | Method of fabricating group III-V compound |
JPH0730095A (ja) * | 1993-06-25 | 1995-01-31 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5349214A (en) * | 1993-09-13 | 1994-09-20 | Motorola, Inc. | Complementary heterojunction device |
JPH0786310A (ja) * | 1993-09-20 | 1995-03-31 | Mitsubishi Electric Corp | 高融点金属ゲート電極の形成方法 |
US5514606A (en) * | 1994-07-05 | 1996-05-07 | Motorola | Method of fabricating high breakdown voltage FETs |
US5539248A (en) | 1995-11-13 | 1996-07-23 | Motorola | Semiconductor device with improved insulating/passivating layer of indium gallium fluoride (InGaF) |
US5672522A (en) * | 1996-03-05 | 1997-09-30 | Trw Inc. | Method for making selective subcollector heterojunction bipolar transistors |
US5698900A (en) * | 1996-07-22 | 1997-12-16 | The United States Of America As Represented By The Secretary Of The Air Force | Field effect transistor device with single layer integrated metal and retained semiconductor masking |
US5698870A (en) * | 1996-07-22 | 1997-12-16 | The United States Of America As Represented By The Secretary Of The Air Force | High electron mobility transistor (HEMT) and pseudomorphic high electron mobility transistor (PHEMT) devices with single layer integrated metal |
US5939764A (en) * | 1997-04-23 | 1999-08-17 | President And Fellows Of Harvard College | Direct current voltage transformer |
US6242293B1 (en) | 1998-06-30 | 2001-06-05 | The Whitaker Corporation | Process for fabricating double recess pseudomorphic high electron mobility transistor structures |
US6060402A (en) * | 1998-07-23 | 2000-05-09 | The Whitaker Corporation | Process for selective recess etching of epitaxial field effect transistors with a novel etch-stop layer |
US6307221B1 (en) | 1998-11-18 | 2001-10-23 | The Whitaker Corporation | InxGa1-xP etch stop layer for double recess pseudomorphic high electron mobility transistor structures |
KR100385856B1 (ko) * | 2000-12-27 | 2003-06-02 | 한국전자통신연구원 | 자기정렬형 게이트 트랜지스터의 제조방법 |
US6703638B2 (en) | 2001-05-21 | 2004-03-09 | Tyco Electronics Corporation | Enhancement and depletion-mode phemt device having two ingap etch-stop layers |
CA2456662A1 (en) * | 2001-08-07 | 2003-02-20 | Jan Kuzmik | High electron mobility devices |
US20060014334A1 (en) * | 2001-10-12 | 2006-01-19 | J R P Augusto Carlos | Method of fabricating heterojunction devices integrated with CMOS |
US6893947B2 (en) * | 2002-06-25 | 2005-05-17 | Freescale Semiconductor, Inc. | Advanced RF enhancement-mode FETs with improved gate properties |
JP3858888B2 (ja) * | 2003-12-02 | 2006-12-20 | ソニー株式会社 | エッチング方法及び半導体装置の製造方法 |
KR100615598B1 (ko) * | 2004-07-19 | 2006-08-25 | 삼성전자주식회사 | 평탄화 절연막을 갖는 반도체 장치들 및 그 형성방법들 |
JP5112620B2 (ja) * | 2005-05-31 | 2013-01-09 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体装置 |
US20080258242A1 (en) * | 2007-04-19 | 2008-10-23 | Northrop Grumman Space And Mission Systems Corp. | Low contact resistance ohmic contact for a high electron mobility transistor and fabrication method thereof |
US8470652B1 (en) | 2011-05-11 | 2013-06-25 | Hrl Laboratories, Llc | Monolithic integration of group III nitride enhancement layers |
US8927999B2 (en) * | 2011-11-21 | 2015-01-06 | Avogy, Inc. | Edge termination by ion implantation in GaN |
RU2570099C1 (ru) * | 2014-08-05 | 2015-12-10 | Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") | Способ изготовления полупроводниковой гетероструктуры |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53146577A (en) * | 1977-01-11 | 1978-12-20 | Handotai Kenkyu Shinkokai | Mos and mis electrostatic induction fet transistor |
JPS57192083A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Semiconductor device |
JPS58130559A (ja) * | 1981-11-02 | 1983-08-04 | テキサス・インスツルメンツ・インコ−ポレイテツド | 3−5族バイポ−ラ集積回路装置 |
JPS5918679A (ja) * | 1982-07-22 | 1984-01-31 | Fujitsu Ltd | 半導体装置 |
JPS59168677A (ja) * | 1983-03-14 | 1984-09-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPS59191386A (ja) * | 1983-04-14 | 1984-10-30 | Nec Corp | 半導体装置とその製造方法 |
JPS60116178A (ja) * | 1983-11-29 | 1985-06-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6113630A (ja) * | 1984-06-28 | 1986-01-21 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6135567A (ja) * | 1984-07-27 | 1986-02-20 | Sony Corp | 半導体装置 |
JPS62111474A (ja) * | 1985-11-11 | 1987-05-22 | Hitachi Ltd | 半導体集積回路装置 |
JPH0210747A (ja) * | 1988-06-28 | 1990-01-16 | Nec Corp | 半導体集積装置及びその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4194935A (en) * | 1978-04-24 | 1980-03-25 | Bell Telephone Laboratories, Incorporated | Method of making high mobility multilayered heterojunction devices employing modulated doping |
US4163237A (en) * | 1978-04-24 | 1979-07-31 | Bell Telephone Laboratories, Incorporated | High mobility multilayered heterojunction devices employing modulated doping |
JPS5676547A (en) * | 1979-11-27 | 1981-06-24 | Fujitsu Ltd | Semiconductor device |
DE3476841D1 (en) * | 1983-11-29 | 1989-03-30 | Fujitsu Ltd | Compound semiconductor device and method of producing it |
US4615102A (en) * | 1984-05-01 | 1986-10-07 | Fujitsu Limited | Method of producing enhancement mode and depletion mode FETs |
JPS61107758A (ja) * | 1984-10-31 | 1986-05-26 | Fujitsu Ltd | GaAs集積回路及びその製造方法 |
DE3751243T2 (de) * | 1986-02-18 | 1995-08-31 | Toshiba Kawasaki Kk | Opto-elektronisches Bauelement und Verfahren zu seiner Herstellung. |
US4771013A (en) * | 1986-08-01 | 1988-09-13 | Texas Instruments Incorporated | Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice |
JPH0666420B2 (ja) * | 1987-01-27 | 1994-08-24 | 富士通株式会社 | 半導体集積回路装置及びその製造方法 |
KR880010509A (ko) * | 1987-02-11 | 1988-10-10 | 오레그 이. 앨버 | 전계효과 트랜지스터 |
US4860064A (en) * | 1987-10-21 | 1989-08-22 | American Telephone And Telegraph Company At&T Bell Laboratories | Transistor comprising a 2-dimensional carrier gas collector situated between emitter and gate |
-
1988
- 1988-12-28 US US07/290,932 patent/US5041393A/en not_active Expired - Lifetime
-
1989
- 1989-08-24 EP EP19890308623 patent/EP0378894A3/en not_active Withdrawn
- 1989-08-28 JP JP1218764A patent/JP2930982B2/ja not_active Expired - Lifetime
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53146577A (en) * | 1977-01-11 | 1978-12-20 | Handotai Kenkyu Shinkokai | Mos and mis electrostatic induction fet transistor |
JPS57192083A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Semiconductor device |
JPS58130559A (ja) * | 1981-11-02 | 1983-08-04 | テキサス・インスツルメンツ・インコ−ポレイテツド | 3−5族バイポ−ラ集積回路装置 |
JPS5918679A (ja) * | 1982-07-22 | 1984-01-31 | Fujitsu Ltd | 半導体装置 |
JPS59168677A (ja) * | 1983-03-14 | 1984-09-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPS59191386A (ja) * | 1983-04-14 | 1984-10-30 | Nec Corp | 半導体装置とその製造方法 |
JPS60116178A (ja) * | 1983-11-29 | 1985-06-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6113630A (ja) * | 1984-06-28 | 1986-01-21 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6135567A (ja) * | 1984-07-27 | 1986-02-20 | Sony Corp | 半導体装置 |
JPS62111474A (ja) * | 1985-11-11 | 1987-05-22 | Hitachi Ltd | 半導体集積回路装置 |
JPH0210747A (ja) * | 1988-06-28 | 1990-01-16 | Nec Corp | 半導体集積装置及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04233771A (ja) * | 1990-07-31 | 1992-08-21 | American Teleph & Telegr Co <Att> | 電界効果トランジスタ及びその製造方法 |
JPH04312982A (ja) * | 1991-01-28 | 1992-11-04 | Kobe Steel Ltd | 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 |
JPH0794758A (ja) * | 1991-09-12 | 1995-04-07 | Pohang Iron & Steel Co Ltd | デルタドープト量子井戸電界効果トランジスタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0378894A2 (en) | 1990-07-25 |
EP0378894A3 (en) | 1990-11-28 |
JP2930982B2 (ja) | 1999-08-09 |
US5041393A (en) | 1991-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02205362A (ja) | GaAs集積回路およびその製造方法 | |
US4396437A (en) | Selective encapsulation, controlled atmosphere annealing for III-V semiconductor device fabrication | |
DE69603407T2 (de) | Heterostrukturfeldeffektanordnung mit einem direkt auf der Kanalschicht gebildeten, hoch schmelzenden ohmischen Kontakt und Verfahren zur Herstellung | |
US4636822A (en) | GaAs short channel lightly doped drain MESFET structure and fabrication | |
EP0119089B1 (en) | Gaas semiconductor device and a method of manufacturing it | |
US4855246A (en) | Fabrication of a gaas short channel lightly doped drain mesfet | |
EP0631323A1 (en) | III-V Complementary heterostructure device with compatible non-gold ohmic contacts | |
US5444016A (en) | Method of making ohmic contacts to a complementary III-V semiconductor device | |
JPS6239835B2 (ja) | ||
JPH0371776B2 (ja) | ||
US5116774A (en) | Heterojunction method and structure | |
US4717685A (en) | Method for producing a metal semiconductor field effect transistor | |
JPH0259624B2 (ja) | ||
US5411903A (en) | Self-aligned complementary HFETS | |
JPH0249012B2 (ja) | Handotaisochinoseizohoho | |
JPH0212927A (ja) | Mes fetの製造方法 | |
JPS6160591B2 (ja) | ||
JP3035941B2 (ja) | ▲iii▼―▲v▼族化合物半導体装置の製造方法 | |
EP0684633A2 (en) | Method for manufacturing a semiconductor device | |
JPS6057980A (ja) | 半導体装置の製造方法 | |
JP2889240B2 (ja) | 化合物半導体装置及びその製造方法 | |
JPS5851572A (ja) | 半導体装置の製造方法 | |
JPS6347982A (ja) | 半導体装置 | |
JPS5955072A (ja) | 半導体装置の製造方法 | |
JP3210533B2 (ja) | 電界効果トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 11 |