JP2553723B2 - 化合物半導体集積回路装置 - Google Patents
化合物半導体集積回路装置Info
- Publication number
- JP2553723B2 JP2553723B2 JP1337844A JP33784489A JP2553723B2 JP 2553723 B2 JP2553723 B2 JP 2553723B2 JP 1337844 A JP1337844 A JP 1337844A JP 33784489 A JP33784489 A JP 33784489A JP 2553723 B2 JP2553723 B2 JP 2553723B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration
- compound semiconductor
- impurity
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は化合物半導体集積回路装置に関し、特にそ
の内部に作り込まれた素子と素子の間の素子間分離特性
の改善に関するものである。
の内部に作り込まれた素子と素子の間の素子間分離特性
の改善に関するものである。
以下、GaAs集積回路装置（以下、GaAsICと略す）を例
に、本発明の従来例について説明する。
に、本発明の従来例について説明する。
第５図は従来のGaAsICの一例を素子間を中心として示
した断面図である。図において、１は半絶縁性GaAs基
板、２はこの半絶縁性GaAs基板１上へのエピタキシャル
成長などにより形成されたｎ型GaAs層、16は素子間の分
離のためにｎ型GaAs層２と半絶縁性GaAs基板１中に形成
された水素イオン注入領域、5,6はGaAsIC中に作り込ま
れた電界効果トランジスタ（以下、FETと略す）、7,10
はそれぞれFET5,6のソース電極、8,11はそれぞれFET5,6
のゲート電極、9,12はそれぞれFET5,6のドレイン電極で
ある。
した断面図である。図において、１は半絶縁性GaAs基
板、２はこの半絶縁性GaAs基板１上へのエピタキシャル
成長などにより形成されたｎ型GaAs層、16は素子間の分
離のためにｎ型GaAs層２と半絶縁性GaAs基板１中に形成
された水素イオン注入領域、5,6はGaAsIC中に作り込ま
れた電界効果トランジスタ（以下、FETと略す）、7,10
はそれぞれFET5,6のソース電極、8,11はそれぞれFET5,6
のゲート電極、9,12はそれぞれFET5,6のドレイン電極で
ある。
また第６図は第５図に示したGaAsICを製造するための
製造フローの一例を、素子間を中心として示した断面図
である。以下、第６図を用いて製造フローについて説明
する。
製造フローの一例を、素子間を中心として示した断面図
である。以下、第６図を用いて製造フローについて説明
する。
まず、第６図（ａ）に示すように半絶縁性GaAs基板１
上にエピタキシャル成長等によりｎ型GaAs層（ｎ層）２
を形成する。
上にエピタキシャル成長等によりｎ型GaAs層（ｎ層）２
を形成する。
次に第６図（ｂ）に示すように素子５と素子６（この
場合はFET）の間に所望量の水素イオンを注入し、水素
イオン注入領域16を形成する。この水素イオン注入領域
16中にはイオン注入によりキャリアの捕獲中心が形成さ
れるためにｎ型GaAs層２は高抵抗化し、半絶縁層（ｉ
層）となりこれにより素子間分離が図れる。
場合はFET）の間に所望量の水素イオンを注入し、水素
イオン注入領域16を形成する。この水素イオン注入領域
16中にはイオン注入によりキャリアの捕獲中心が形成さ
れるためにｎ型GaAs層２は高抵抗化し、半絶縁層（ｉ
層）となりこれにより素子間分離が図れる。
さらにFET部5,6にそれぞれソース電極7,10、ゲート電
極8,11、ドレイン電極9,12を形成し、これらに配線を行
うことによりGaAsICを完成する。
極8,11、ドレイン電極9,12を形成し、これらに配線を行
うことによりGaAsICを完成する。
従来のGaAsICは以上のような製造フローで素子間分離
が成される。第３図の曲線13はこの場合の素子間の電圧
−電流特性の一例を示しており、素子間電圧がVTF1（ト
ラップフィル電圧と呼ばれる）以下ではオーム性の電流
が流れ、素子間抵抗が高いが、VTF1以上の素子間電圧で
は急激に電流が増加して素子間抵抗は急激に低下し、リ
ーク電流が大きくなってしまう。
が成される。第３図の曲線13はこの場合の素子間の電圧
−電流特性の一例を示しており、素子間電圧がVTF1（ト
ラップフィル電圧と呼ばれる）以下ではオーム性の電流
が流れ、素子間抵抗が高いが、VTF1以上の素子間電圧で
は急激に電流が増加して素子間抵抗は急激に低下し、リ
ーク電流が大きくなってしまう。
また、このような素子間にVTF1以上の電圧をかけた場
合には、半絶縁性基板が得られる化合物半導体特有の現
象として、ｎ−ｉ−ｎ構造のブレークダウンによるバッ
クゲート効果と呼ばれる現象が生じ、分離されている素
子が相互に影響を与え合い、素子特性が低下してしま
う。
合には、半絶縁性基板が得られる化合物半導体特有の現
象として、ｎ−ｉ−ｎ構造のブレークダウンによるバッ
クゲート効果と呼ばれる現象が生じ、分離されている素
子が相互に影響を与え合い、素子特性が低下してしま
う。
また、さらに上述したトラップフィル電圧VTF1とオー
ム性領域での抵抗との間には、一般的に第９図に示すよ
うに負の相関があり、水素イオン注入条件を調整するこ
とにより、オーム性領域の抵抗を上げると、VTF1が低下
してバックゲート効果が生じやすくなり、両者をともに
良好な値に保つことができない。
ム性領域での抵抗との間には、一般的に第９図に示すよ
うに負の相関があり、水素イオン注入条件を調整するこ
とにより、オーム性領域の抵抗を上げると、VTF1が低下
してバックゲート効果が生じやすくなり、両者をともに
良好な値に保つことができない。
このように、従来の化合物半導体集積回路装置では素
子間抵抗とトラップフィル電圧を両方高く保つことがで
きないため、リーク電流が大きい、あるいはブレークダ
ウンにより素子が相互に影響し合って素子特性が低下す
るという問題があった。
子間抵抗とトラップフィル電圧を両方高く保つことがで
きないため、リーク電流が大きい、あるいはブレークダ
ウンにより素子が相互に影響し合って素子特性が低下す
るという問題があった。
この発明は上記のような問題点を解消するためになさ
れたもので、素子間抵抗とトラップフィル電圧の両方を
ともに高く保持できる構造を有する化合物半導体集積回
路装置を提供することを目的とする。
れたもので、素子間抵抗とトラップフィル電圧の両方を
ともに高く保持できる構造を有する化合物半導体集積回
路装置を提供することを目的とする。
この発明に係る化合物半導体集積回路装置は、半絶縁
性化合物半導体基板の素子間分離領域に、キャリア捕獲
準位を形成する不純物イオンが注入された領域が形成さ
れ、かつ、該領域は少なくとも低濃度に上記不純物を含
む第１の領域と、第１の領域よりも高濃度に上記不純物
を含む第２の領域とを含み、さらに、上記第１の領域と
上記第２の領域がウエハ面上で横方向に配置されるよう
にしたことを特徴とするものである。
性化合物半導体基板の素子間分離領域に、キャリア捕獲
準位を形成する不純物イオンが注入された領域が形成さ
れ、かつ、該領域は少なくとも低濃度に上記不純物を含
む第１の領域と、第１の領域よりも高濃度に上記不純物
を含む第２の領域とを含み、さらに、上記第１の領域と
上記第２の領域がウエハ面上で横方向に配置されるよう
にしたことを特徴とするものである。
この発明においては半絶縁性化合物半導体基板の素子
間分離領域内に、キャリア捕獲準位を形成するための不
純物イオンを選択的に注入し、該不純物イオンが低濃度
に含まれる領域と、高濃度に含まれる領域とを、これら
の領域がウエハ面上で横方向に配置されるように形成し
たので、低濃度不純物領域では素子間抵抗を高くでき、
また、高濃度不純物領域ではトラップフィル電圧を高く
保持することができ、素子間抵抗とトラップフィル電圧
の両方をともに高くできる。
間分離領域内に、キャリア捕獲準位を形成するための不
純物イオンを選択的に注入し、該不純物イオンが低濃度
に含まれる領域と、高濃度に含まれる領域とを、これら
の領域がウエハ面上で横方向に配置されるように形成し
たので、低濃度不純物領域では素子間抵抗を高くでき、
また、高濃度不純物領域ではトラップフィル電圧を高く
保持することができ、素子間抵抗とトラップフィル電圧
の両方をともに高くできる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の第１の実施例による化合物半導体集
積回路を素子間を中心として示した断面図である。図に
おいて、第５図と同一符号は同一部分を示し、3a,3bは
それぞれ素子間分離領域内の素子形成側に隣接して形成
された低濃度不純物注入領域、４は低濃度不純物注入領
域3a,3b間に形成された高濃度不純物注入領域である。
積回路を素子間を中心として示した断面図である。図に
おいて、第５図と同一符号は同一部分を示し、3a,3bは
それぞれ素子間分離領域内の素子形成側に隣接して形成
された低濃度不純物注入領域、４は低濃度不純物注入領
域3a,3b間に形成された高濃度不純物注入領域である。
また、第２図は第１図に示したGaAsICを製造するため
の製造フローの一例を素子間を中心として示した断面図
であり、以下、第２図を用いて製造フローについて順に
説明する。
の製造フローの一例を素子間を中心として示した断面図
であり、以下、第２図を用いて製造フローについて順に
説明する。
まず、第２図（ａ）に示すように、半絶縁性GaAs基板
１上にイオン注入法，エピタキシャル成長等の方法によ
り、例えば１×1017〜２×1018cm-3のキャリア濃度を有
するｎ型GaAs層（ｎ層）２を形成する。
１上にイオン注入法，エピタキシャル成長等の方法によ
り、例えば１×1017〜２×1018cm-3のキャリア濃度を有
するｎ型GaAs層（ｎ層）２を形成する。
次に第２図（ｂ）に示すように、後の工程で形成する
FET5とFET6の間に、素子間抵抗が最大となるような条件
で、注入によりキャリア捕獲準位を形成する絶縁性の不
純物、例えば水素，ホウ素，酸素等を注入し、低濃度不
純物注入領域３を形成する。ここで、素子間抵抗が最大
となる注入条件を決定するに際し、その参考となる図を
以下に示す。
FET5とFET6の間に、素子間抵抗が最大となるような条件
で、注入によりキャリア捕獲準位を形成する絶縁性の不
純物、例えば水素，ホウ素，酸素等を注入し、低濃度不
純物注入領域３を形成する。ここで、素子間抵抗が最大
となる注入条件を決定するに際し、その参考となる図を
以下に示す。
即ち、第７図にｎ層２のキャリア濃度が3.5×1017cm
-3の場合の注入ホウ素濃度（Ｂ濃度,cm-3）とアイソレ
ーション抵抗（Ω・cm）との関係、また、第８図にｎ層
２のキャリア濃度（cm-3）と最適注入ホウ素濃度（c
m-3）との関係を示す。第７図から判るように、低濃度
の注入領域では注入によりキャリアの捕獲中心が形成さ
れるため注入濃度に比例してｎ層は高抵抗化されるが、
ある濃度を越えるとホッピング伝導が生じて抵抗は低下
する。通常のIC用として使用される１×1017〜１×1019
cm-3程度にキャリア濃度を有するものであれば、ｉ層３
の高抵抗化のためにはホウ素濃度を１×1015〜１×1017
cm-3程度に形成するとよく、例えば、ｎ層のキャリア濃
度が3.5×1017cm-3の場合には．ホウ素濃度を１×1016c
m-3前後に設定するとｉ層３を有効に高抵抗化できる。
なお、第７図に示す注入ホウ素濃度とアイソレーション
抵抗との関係はｎ層２のキャリア濃度によってそれぞれ
異なるため、第８図からキャリア濃度に応じた最適注入
ホウ素濃度を決めるとよい。なお、上記実施例ではホウ
素を注入するようにしたが、従来例と同様にｉ層の高抵
抗化に際して水素を注入する場合には、通常のICでは注
入量として1013〜1014cm-2程度，注入濃度としては1017
〜1019cm-3程度に設定するとよい。さらに、第２図
（ｃ）に示すように、低濃度不純物注入領域３内の中央
部のみに、さらに不純物の注入を行い、高濃度不純物注
入領域４を形成する。本工程における不純物注入量とし
ては、例えば、ホウ素イオンでは注入濃度を１×1017〜
１×1019cm-3程度、水素イオンでは注入量として1014〜
1016cm-2程度，低入濃度として1019〜1021cm-3程度とす
る。この高濃度不純物注入領域４では上述したようにホ
ッピング伝導が生ずるために抵抗は下がるが、第９図に
示すように素子抵抗とトラップフィル電圧VTFが反比例
の関係にあることから、トラップフィル電圧を上げるこ
とができる。第３図の曲線14はこの高濃度注入領域４に
対応した注入濃度を有する素子間分離領域の電圧−電流
特性を示すもので、オーム性領域での抵抗は下がるが、
トラップフィル電圧VTF2は上がることを示している。
-3の場合の注入ホウ素濃度（Ｂ濃度,cm-3）とアイソレ
ーション抵抗（Ω・cm）との関係、また、第８図にｎ層
２のキャリア濃度（cm-3）と最適注入ホウ素濃度（c
m-3）との関係を示す。第７図から判るように、低濃度
の注入領域では注入によりキャリアの捕獲中心が形成さ
れるため注入濃度に比例してｎ層は高抵抗化されるが、
ある濃度を越えるとホッピング伝導が生じて抵抗は低下
する。通常のIC用として使用される１×1017〜１×1019
cm-3程度にキャリア濃度を有するものであれば、ｉ層３
の高抵抗化のためにはホウ素濃度を１×1015〜１×1017
cm-3程度に形成するとよく、例えば、ｎ層のキャリア濃
度が3.5×1017cm-3の場合には．ホウ素濃度を１×1016c
m-3前後に設定するとｉ層３を有効に高抵抗化できる。
なお、第７図に示す注入ホウ素濃度とアイソレーション
抵抗との関係はｎ層２のキャリア濃度によってそれぞれ
異なるため、第８図からキャリア濃度に応じた最適注入
ホウ素濃度を決めるとよい。なお、上記実施例ではホウ
素を注入するようにしたが、従来例と同様にｉ層の高抵
抗化に際して水素を注入する場合には、通常のICでは注
入量として1013〜1014cm-2程度，注入濃度としては1017
〜1019cm-3程度に設定するとよい。さらに、第２図
（ｃ）に示すように、低濃度不純物注入領域３内の中央
部のみに、さらに不純物の注入を行い、高濃度不純物注
入領域４を形成する。本工程における不純物注入量とし
ては、例えば、ホウ素イオンでは注入濃度を１×1017〜
１×1019cm-3程度、水素イオンでは注入量として1014〜
1016cm-2程度，低入濃度として1019〜1021cm-3程度とす
る。この高濃度不純物注入領域４では上述したようにホ
ッピング伝導が生ずるために抵抗は下がるが、第９図に
示すように素子抵抗とトラップフィル電圧VTFが反比例
の関係にあることから、トラップフィル電圧を上げるこ
とができる。第３図の曲線14はこの高濃度注入領域４に
対応した注入濃度を有する素子間分離領域の電圧−電流
特性を示すもので、オーム性領域での抵抗は下がるが、
トラップフィル電圧VTF2は上がることを示している。
そして高濃度注入領域４を形成した後、第２図（ｄ）
に示すようにFET形成部5,6にそれぞれソース電極7,10、
ゲート電極8,11、ドレイン電極9,12をそれぞれ形成し、
配線を行うことによりGaAsICを完成する。
に示すようにFET形成部5,6にそれぞれソース電極7,10、
ゲート電極8,11、ドレイン電極9,12をそれぞれ形成し、
配線を行うことによりGaAsICを完成する。
この発明に係る化合物半導体集積回路装置では、上述
のように、素子間分離領域に素子間抵抗を高く保つため
の低濃度不純物領域とトラップフィル電圧を高く保つた
めの高濃度不純物領域とを有しているので、素子間のリ
ーク電流，及び素子間の相互の影響を低減でき、ｎ層２
に挟まれた素子分離領域ｉ層においてｎ−ｉ−ｎ間の絶
縁抵抗，及び耐圧を向上することができる。
のように、素子間分離領域に素子間抵抗を高く保つため
の低濃度不純物領域とトラップフィル電圧を高く保つた
めの高濃度不純物領域とを有しているので、素子間のリ
ーク電流，及び素子間の相互の影響を低減でき、ｎ層２
に挟まれた素子分離領域ｉ層においてｎ−ｉ−ｎ間の絶
縁抵抗，及び耐圧を向上することができる。
なお、上記実施例では素子間分離領域に２種の不純物
濃度領域を有する場合について説明したが２種以上の不
純物濃度領域を有する場合でも不純物濃度を適当に選ぶ
ことにより上記実施例と同様の効果を奏する。即ち、第
４図は本発明の第２の実施例による化合物半導体集積回
路装置を素子間を中心として示した断面図である。図に
おいて、第１図と同一符号は同一部分を示し、15は数段
階に分けて水素イオン，ホウ素イオン等の不純物を注入
して形成した濃度勾配を有する領域である。
濃度領域を有する場合について説明したが２種以上の不
純物濃度領域を有する場合でも不純物濃度を適当に選ぶ
ことにより上記実施例と同様の効果を奏する。即ち、第
４図は本発明の第２の実施例による化合物半導体集積回
路装置を素子間を中心として示した断面図である。図に
おいて、第１図と同一符号は同一部分を示し、15は数段
階に分けて水素イオン，ホウ素イオン等の不純物を注入
して形成した濃度勾配を有する領域である。
この場合も濃度勾配領域15において、素子間抵抗を高
くするための低い不純物濃度を有する領域3a,3bとトラ
ップフィル電圧を高くするための高い不純物濃度を有す
る領域４とを有しているので、素子間のリーク電流を少
なく、しかも素子間の相互の影響も少なくできる。
くするための低い不純物濃度を有する領域3a,3bとトラ
ップフィル電圧を高くするための高い不純物濃度を有す
る領域４とを有しているので、素子間のリーク電流を少
なく、しかも素子間の相互の影響も少なくできる。
なお、以上の実施例では素子分離領域内で、素子FET
5,6形成側にそれぞれ低不純物濃度領域3a,3bを形成し、
これらの領域間に高不純物濃度領域４を形成したが、低
不純物濃度領域3a,3b、高不純物濃度領域４の配置はこ
れに限定されるものではなく、例えば、この逆のFET5,6
形成側にそれぞれ高不純物濃度領域を設け、その中間に
低不純物濃度領域を配置してもよく、またさらには素子
分離領域内に高不純物濃度領域と低不純物濃度領域とを
１つずつ形成してもよい。要するに本発明は、素子分離
領域内に、少なくとも、素子間抵抗を高くするための低
い不純物濃度を有する領域と、トラップフィル電圧を高
くするための高い不純物濃度を有する領域とを有してい
ればよく、その構造は以上の実施例に限定されるもので
はない。
5,6形成側にそれぞれ低不純物濃度領域3a,3bを形成し、
これらの領域間に高不純物濃度領域４を形成したが、低
不純物濃度領域3a,3b、高不純物濃度領域４の配置はこ
れに限定されるものではなく、例えば、この逆のFET5,6
形成側にそれぞれ高不純物濃度領域を設け、その中間に
低不純物濃度領域を配置してもよく、またさらには素子
分離領域内に高不純物濃度領域と低不純物濃度領域とを
１つずつ形成してもよい。要するに本発明は、素子分離
領域内に、少なくとも、素子間抵抗を高くするための低
い不純物濃度を有する領域と、トラップフィル電圧を高
くするための高い不純物濃度を有する領域とを有してい
ればよく、その構造は以上の実施例に限定されるもので
はない。
また、以上の実施例では素子分離領域に注入する注入
不純物として、水素イオン，ホウ素イオン，酸素イオン
等を示したが、これは注入によりキャリア捕獲準位を形
成でき、これにより高抵抗層あるいは半絶縁層（ｉ層）
を形成することが可能なものであれば他のものでもよ
い。
不純物として、水素イオン，ホウ素イオン，酸素イオン
等を示したが、これは注入によりキャリア捕獲準位を形
成でき、これにより高抵抗層あるいは半絶縁層（ｉ層）
を形成することが可能なものであれば他のものでもよ
い。
また、以上の実施例ではGaAsICについて説明したが、
これはAlGaAs,InP等の他の半絶縁性化合物半導体材料を
用いて形成したものでもよく、その場合においても以上
の実施例と同様の効果を奏する。
これはAlGaAs,InP等の他の半絶縁性化合物半導体材料を
用いて形成したものでもよく、その場合においても以上
の実施例と同様の効果を奏する。
以上のようにこの発明においては、半絶縁性化合物半
導体基板の素子間分離領域内に、キャリア捕獲準位を形
成するための不純物イオンを選択的に注入し、該不純物
イオンが低濃度に含まれる領域と、高濃度に含まれる領
域とを、これらの領域がウエハ面上で横方向に配置され
るように形成したので、低濃度不純物領域では素子間抵
抗を高くでき、また、高濃度不純物領域ではトラップフ
ィル電圧を高く保持することができるから、素子間抵抗
とトラップフィル電圧の両方を高く保つことができ、素
子間のリーク電流も少なく、素子間の相互の影響も少な
い高性能のものが得られる効果がある。
導体基板の素子間分離領域内に、キャリア捕獲準位を形
成するための不純物イオンを選択的に注入し、該不純物
イオンが低濃度に含まれる領域と、高濃度に含まれる領
域とを、これらの領域がウエハ面上で横方向に配置され
るように形成したので、低濃度不純物領域では素子間抵
抗を高くでき、また、高濃度不純物領域ではトラップフ
ィル電圧を高く保持することができるから、素子間抵抗
とトラップフィル電圧の両方を高く保つことができ、素
子間のリーク電流も少なく、素子間の相互の影響も少な
い高性能のものが得られる効果がある。
第１図は本発明の第１の実施例による化合物半導体集積
回路装置を素子間を中心として示した断面図、第２図は
第１図に示した化合物半導体集積回路装置を製造するた
めの製造フローを示す断面図、第３図は水素注入領域の
電圧−電流特性を示す図、第４図は本発明の第２の実施
例による化合物半導体集積回路装置を素子間を中心とし
て示した断面図、第５図は従来の化合物半導体集積回路
装置を素子間を中心として示した断面図、第６図は第５
図に示した化合物半導体集積回路装置を製造するための
製造フローを示す断面図、第７図はホウ素注入濃度とア
イソレーション抵抗との関係を示す図、第８図はｎ層の
キャリア濃度と最適注入ホウ素濃度との関係を示す図、
第９図はトラップフィル電圧VTFとオーミック領域での
抵抗との関係を示す図である。 図において、１は半絶縁性GaAs基板、２はｎ型GaAs層、
３は低濃度不純物注入領域、４は高濃度不純物注入領
域、5,6は電界効果トランジスタ、7,10はソース電極、
8,11はゲート電極、9,12はドレイン電極、13は低濃度不
純物注入領域の電圧−電流特性曲線、14は高濃度不純物
注入領域の電圧−電流特性曲線、15は注入不純物の濃度
勾配を有する領域である。 なお図中同一符号は同一又は相当部分を示す。
回路装置を素子間を中心として示した断面図、第２図は
第１図に示した化合物半導体集積回路装置を製造するた
めの製造フローを示す断面図、第３図は水素注入領域の
電圧−電流特性を示す図、第４図は本発明の第２の実施
例による化合物半導体集積回路装置を素子間を中心とし
て示した断面図、第５図は従来の化合物半導体集積回路
装置を素子間を中心として示した断面図、第６図は第５
図に示した化合物半導体集積回路装置を製造するための
製造フローを示す断面図、第７図はホウ素注入濃度とア
イソレーション抵抗との関係を示す図、第８図はｎ層の
キャリア濃度と最適注入ホウ素濃度との関係を示す図、
第９図はトラップフィル電圧VTFとオーミック領域での
抵抗との関係を示す図である。 図において、１は半絶縁性GaAs基板、２はｎ型GaAs層、
３は低濃度不純物注入領域、４は高濃度不純物注入領
域、5,6は電界効果トランジスタ、7,10はソース電極、
8,11はゲート電極、9,12はドレイン電極、13は低濃度不
純物注入領域の電圧−電流特性曲線、14は高濃度不純物
注入領域の電圧−電流特性曲線、15は注入不純物の濃度
勾配を有する領域である。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】化合物半導体集積回路装置において、 半絶縁性化合物半導体基板上の素子間分離領域内に、キ
ャリアの捕獲準位を形成するための不純物が注入された
領域が形成され、 該領域は、少なくとも上記不純物の注入濃度が低い第１
の領域と、上記不純物の注入濃度が高い第２の領域とを
含み、 さらに、上記第１の領域と上記第２の領域とはウエハ面
上で横方向に配置されていることを特徴とする化合物半
導体集積回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1337844A JP2553723B2 (ja) | 1989-12-25 | 1989-12-25 | 化合物半導体集積回路装置 |
| GB9027440A GB2239560B (en) | 1989-12-25 | 1990-12-18 | Compound semiconductor integrated circuit device |
| FR9016006A FR2656466B1 (fr) | 1989-12-25 | 1990-12-20 | Circuit integre a semiconducteurs composes ayant une region implantee. |
| US07/631,452 US5166768A (en) | 1989-12-25 | 1990-12-21 | Compound semiconductor integrated circuit device with an element isolating region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1337844A JP2553723B2 (ja) | 1989-12-25 | 1989-12-25 | 化合物半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03196546A JPH03196546A (ja) | 1991-08-28 |
| JP2553723B2 true JP2553723B2 (ja) | 1996-11-13 |
Family
ID=18312505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1337844A Expired - Lifetime JP2553723B2 (ja) | 1989-12-25 | 1989-12-25 | 化合物半導体集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5166768A (ja) |
| JP (1) | JP2553723B2 (ja) |
| FR (1) | FR2656466B1 (ja) |
| GB (1) | GB2239560B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3015717B2 (ja) * | 1994-09-14 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法および半導体装置 |
| US20010048147A1 (en) * | 1995-09-14 | 2001-12-06 | Hideki Mizuhara | Semiconductor devices passivation film |
| US6268657B1 (en) * | 1995-09-14 | 2001-07-31 | Sanyo Electric Co., Ltd. | Semiconductor devices and an insulating layer with an impurity |
| US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
| JPH09260405A (ja) * | 1996-03-27 | 1997-10-03 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| KR100383498B1 (ko) | 1996-08-30 | 2003-08-19 | 산요 덴키 가부시키가이샤 | 반도체 장치 제조방법 |
| US6288438B1 (en) | 1996-09-06 | 2001-09-11 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US5880515A (en) | 1996-09-30 | 1999-03-09 | Lsi Logic Corporation | Circuit isolation utilizing MeV implantation |
| JP2975934B2 (ja) | 1997-09-26 | 1999-11-10 | 三洋電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| JPH11214800A (ja) * | 1998-01-28 | 1999-08-06 | Sony Corp | 半導体装置およびその製造方法 |
| US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6281555B1 (en) * | 1998-11-06 | 2001-08-28 | Advanced Micro Devices, Inc. | Integrated circuit having isolation structures |
| US6455903B1 (en) | 2000-01-26 | 2002-09-24 | Advanced Micro Devices, Inc. | Dual threshold voltage MOSFET by local confinement of channel depletion layer using inert ion implantation |
| US6917110B2 (en) * | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
| US7220983B2 (en) * | 2004-12-09 | 2007-05-22 | Macronix International Co., Ltd. | Self-aligned small contact phase-change memory method and device |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4472874A (en) * | 1981-06-10 | 1984-09-25 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of forming planar isolation regions having field inversion regions |
| JPS5955073A (ja) * | 1982-09-24 | 1984-03-29 | Fujitsu Ltd | 半導体装置 |
| JPS59168677A (ja) * | 1983-03-14 | 1984-09-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS61147571A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタの製造方法 |
| EP0195460B1 (en) * | 1985-03-22 | 1997-07-09 | Nec Corporation | Integrated circuit semiconductor device having improved isolation region |
| JPH0614536B2 (ja) * | 1985-09-17 | 1994-02-23 | 株式会社東芝 | バイポ−ラ集積回路 |
| JPS62274669A (ja) * | 1986-05-22 | 1987-11-28 | Nec Corp | ガリウム砒素電界効果形半導体装置 |
| JPS63129656A (ja) * | 1986-11-20 | 1988-06-02 | Fujitsu Ltd | 半導体集積回路装置 |
| JPS63170938A (ja) * | 1987-01-09 | 1988-07-14 | Toshiba Corp | 化合物半導体装置の製造方法 |
| JPS63308934A (ja) * | 1987-06-11 | 1988-12-16 | Nec Corp | 化合物半導体装置の製法 |
| JPS6446950A (en) * | 1987-08-17 | 1989-02-21 | Nec Corp | Compound semiconductor device |
| US4956683A (en) * | 1988-03-14 | 1990-09-11 | Polaroid Corporation | Isolation of p-n junctions |
| JPH01302742A (ja) * | 1988-05-30 | 1989-12-06 | Fujitsu Ltd | 化合物半導体装置およびその製造方法 |
| US5041393A (en) * | 1988-12-28 | 1991-08-20 | At&T Bell Laboratories | Fabrication of GaAs integrated circuits |
-
1989
- 1989-12-25 JP JP1337844A patent/JP2553723B2/ja not_active Expired - Lifetime
-
1990
- 1990-12-18 GB GB9027440A patent/GB2239560B/en not_active Expired - Fee Related
- 1990-12-20 FR FR9016006A patent/FR2656466B1/fr not_active Expired - Fee Related
- 1990-12-21 US US07/631,452 patent/US5166768A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5166768A (en) | 1992-11-24 |
| FR2656466A1 (fr) | 1991-06-28 |
| GB2239560A (en) | 1991-07-03 |
| GB9027440D0 (en) | 1991-02-06 |
| GB2239560B (en) | 1993-10-13 |
| JPH03196546A (ja) | 1991-08-28 |
| FR2656466B1 (fr) | 1993-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2553723B2 (ja) | 化合物半導体集積回路装置 | |
| US5047813A (en) | Semiconductor device and method of manufacturing the same | |
| JP3082671B2 (ja) | トランジスタ素子及びその製造方法 | |
| US4062699A (en) | Method for fabricating diffusion self-aligned short channel MOS device | |
| JP2504862B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06204481A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| JPH0845869A (ja) | 特に集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置 | |
| US4825274A (en) | Bi-CMOS semiconductor device immune to latch-up | |
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| JPH0324782B2 (ja) | ||
| JPH08228001A (ja) | 半導体装置及びその製造方法 | |
| JPH1167786A (ja) | 半導体装置及びその製造方法 | |
| EP0308612B1 (en) | Field effect transistor and manufacturing method thereof | |
| US4771324A (en) | Heterojunction field effect device having an implanted region within a device channel | |
| EP0228624A2 (en) | Field effect transistor | |
| US20030077845A1 (en) | Integrated circuit and manufacturing method therefor | |
| JP2561963B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JP3214191B2 (ja) | 半導体素子の製造方法 | |
| KR910006751B1 (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| JP3121537B2 (ja) | 半導体装置 | |
| JPH06244428A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPH0493038A (ja) | 電界効果トランジスタ | |
| JPH0582791A (ja) | 電力用ｍｏｓｆｅｔおよびその製造方法 | |
| JPH01300569A (ja) | 半導体装置 | |
| JPS5918679A (ja) | 半導体装置 |