JPS63170938A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JPS63170938A
JPS63170938A JP174787A JP174787A JPS63170938A JP S63170938 A JPS63170938 A JP S63170938A JP 174787 A JP174787 A JP 174787A JP 174787 A JP174787 A JP 174787A JP S63170938 A JPS63170938 A JP S63170938A
Authority
JP
Japan
Prior art keywords
resistance layer
ions
layer
implanted
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP174787A
Other languages
English (en)
Inventor
Torakichi Kobayashi
小林 虎吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP174787A priority Critical patent/JPS63170938A/ja
Publication of JPS63170938A publication Critical patent/JPS63170938A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、GaAs等の■−v族化合物半導体を用い
た半導体装置の製造方法に係り、特に化合物半導体装置
を集積化する際の素子間分離用高抵抗層を形成する工程
の改良に関する。
(従来の技術) GaAs等の■−v族化合物半導体は、格子定数・熱張
係数等の物理的制約から適当な表面保護膜がなく、化合
物半導体素子間を分離するためには素子間を削り取って
空間を設け、この空間で素子間を分離したり、高比抵抗
物質をこの空間に埋め込んで素子間の分離を行っていた
しかるに、化合物半導体素子の微細化および高集積化が
進んで、従来の化合物半導体素子間を削り取って素子間
を分離する方法では、高価な化合物半導体基板の有効活
用・加工精度等不利な点があるため、水素あるいはボロ
ン等の元素を化合物半導体素子間にイオン注入して高抵
抗化し、化合物半導体素子間の分離を行う方法が採られ
るようになって来た。
第3図は従来の方法による第1の高抵抗層5の更に下層
に水素をイオン注入して第2の高抵抗層8を形成する工
程の一部横断面斜視図で、マスク4を通して第1の高抵
抗層5中の開口部6から水素をイオン注入する概念図で
ある。
図中、第1の高抵抗層5は2度のボロンイオン注(加速
電圧70KeVと150KeVで、それぞれ5xio1
2個/ cd )を行ワて後高温熱処理(800℃、4
Sec)を施して形成されている。
したがって、更に、加速電圧1 g QKeV程度で水
素をイオン注入すると、LSS理論によって、水素イオ
ン注入層の分布の拡がりの裾が第1の高抵抗層5の下端
に掛り第1の高抵抗層5と第2の高抵抗層8とが連続し
て表面から水素イオン注入層の下端まで一体の高抵抗層
を形成する。
(発明が解決しようとする問題点) 第3図に示したように、第1の高抵抗層5の下層に水素
をイオン注入して、第2の高抵抗層8を形成し、一体の
高抵抗層を形成しようとすると、水素オンの分布が1の
高抵抗層5中にも拡がるため、工の高抵抗層5中に注入
された水素イオンは電荷が放電しにくい。このため第1
の高抵抗層5中に電荷が蓄積し、■の高抵抗層5の表面
電荷として第1の高抵抗層5に入って来る水素イオンを
抑制し、第2の高抵抗層8を形成すべきところに所定の
濃度の水素イオンが注入出来ず、したがって所望の高抵
抗層が形成出来ないという問題がある。
本発明は、前記問題点を解消することを目的とするもの
である。
[発明の構成] (問題点を解決するための手段) 前記第1の高抵抗層5中に蓄積した電荷が、後からの水
素イオンの進入を阻止して、第2の高抵抗層8が所定の
通りに形成出来ないという問題に対して、第1の高抵抗
層5中の水素イオンの電荷を速かに放電させれば良いこ
とは明白である。
しかし、電子回路中の機能素子である化合物半導体素子
の素子間分離に用いられる程の高抵抗層中から蓄積した
電荷を排除するのは困難である。
そこで、本発明では、通常イオン注入される半導体基板
の裏面は、接地電位に接触しているものを利用し、■の
高抵抗JW5の表面の電位を見掛は上、接地電位に引き
下げ、水素イオンの注入をスムースに行う了く第1の高
抵抗層5の表面に抵抗である半導体あるいは金属等を配
置し、この半導体あるいは金属等を接地電位に保持し、
水素のイオン注入ウニの高抵抗層5の表面のマスク4に
よる開口部6の表面電位が上昇するのを抑制して、第2
の高抵抗層8形成領域に所定の濃度の水素イオンを注入
し、前記問題点を解決するものである。
(作 用) 高抵抗層を通して、更にその深部にイオンを注入する過
程は、電子回路的に視ると、コンデンサと高抵抗の並列
回路に高電圧を印加して電流を流す回路と同等であり、
コンデンサを充電するためにのみ大部分の電流が流れ、
高抵抗を流れる電流は、抵抗の両端の電位差と抵抗値の
みによって決定される。今、イオンが高抵抗層領域を通
り抜は半導体領域まで到達して電荷を放出すると前記コ
ンデンサの充電には同等関与しない。しかし、イオンが
高抵抗層を通り抜けられず高抵抗層中で停止し、電荷の
放出が行なわれないでいると、次々と注入されてくるイ
オンは先行イオンのために反発を受け、注入速度を減速
される。
したがって高抵抗層領域中で停止するイオン数は指数関
数的に増加し、高抵抗層中に蓄積する電荷も増加して、
高抵抗層表面の電位が上昇する。
この結果高抵抗層にも注入されず、その表面で追い返さ
れるイオンも出てくる。こうなるとイオン注入は行なわ
れなくなるが、高抵抗層の表面を接地電位あるいはそれ
に近い電位に保ち続ければ、イオンは加速電圧で加速さ
れた最終速度で高抵抗層表面に到達し、イオン注入が行
なわれる。一方、注入イオンの分離を精度よく行ったと
しても、必ず、必要でないイオンや同種の低エネルギー
のイオンも注入面に到達し、前記表面電位の上昇に関与
する。したがって、高抵抗層や高誘電体層表面からのイ
オン注入には、本発明による方法が盲動である。
(実施例) 第1図(a)〜(g)は、この発明による各実施例を説
明するための部分的に断面で示す斜視図である。
図中、1はn 型GaAs層(エミッタ)、1′はn型
GaAs層、2はn型GaAs層、+ 2′はn 型G a A 、s基板(コレクタ)、3は
P 型GaAs層(ベース)、4はイオン注入用マスク
、5はB イオン注入高抵抗層、6は水素イオン注入用
開口、7は開口部に設けた低抵抗層あるいは低抵抗体、
8は水素イオンを注入して形成する高抵抗層を示してい
る。
これらの製造において、GaAs化合物半導体の第1の
高抵抗層5の三方を取り囲むように、まだ低抵抗の基板
表面7が露出したイオン注入用開口部6を設けて、第2
の高抵抗層8を形成するために水素イオン注入が行われ
る。
第2図は、この発明による他の実施例を部分的に断面で
示す斜視図である。GaAs化合物半導体の第1の高抵
抗層5上イオン注入用開ロ部6表面に金属等による低抵
抗の電極7を設け、第2の高抵抗層8を形成するために
水素イオンを注入するものである。
[発明の効果] この発明によると、にaAs化合物半導体の高抵抗層の
更に深部に高抵抗槽を形成して素子分離を行う工程で、
水素イオン注入するため設けた開口部の表面の一部分に
接地電位に保持出来る低抵抗層が露出しているので、第
2の高抵抗層を形成する領域に間違いなくイオン注入が
行なわれる。
一方、イオン注入するため設けた開口部の表面の電位が
上昇するとGaAs化合物半導体装置のベースとコレク
ターおよびベースとエミッタといったダイオードを破壊
してしまうことがあったが、本発明のようにイオン注入
する開口部の表面の電位上昇を抑制すると、ダイオード
の破壊がなくなるので製造歩留りが向上する。
【図面の簡単な説明】
第1図は本発明の各実施例を説明するため半導体装置を
部分的に断面で示す斜視図、第2図は低抵抗体を開口部
に形成する方法を示す図、第3図は、従来の方法でイオ
ン注入用開口部を形成する方法を示す図である。 1・・・n 型GaAs層(エミッタ)、1/、、、n
型GaAs層、 2−・−n’型GaAs層、 2′・・・n 型GaAs基板(コレクタ)、3−P 
 型GaAs層(ベース)、 4・・・イオン注入用マスク、 5・・・B イオン注入高抵抗層、 6・・・水素イオン注入用開口、 7・・・開口部に設けた低抵抗層あるいは低抵抗体8・
・・水素イオンを注入して形成する高抵抗層。

Claims (5)

    【特許請求の範囲】
  1. (1)III−V族化合物半導体の第1の高抵抗層に水素
    をイオン注入して、該第1の高抵抗層より深い位置に第
    2の高抵抗層を形成するに際し、予めイオン注入する面
    の一部分に抵抗層を露出するように形成しておいて前記
    水素をイオン注入することを特徴とする半導体装置の製
    造方法。
  2. (2)前記III−V族化合物半導体はGaAsであり、
    前記第1の高抵抗層はボロンをイオン注入し、さらに熱
    処理して形成した高抵抗層である特許請求の範囲第1項
    記載の半導体装置の製造方法。
  3. (3)前記第2の高抵抗層はヘテロ接合バイポーラトラ
    ンジスタの素子分離用高抵抗層である特許請求の範囲第
    1項記載の半導体装置の製造方法。
  4. (4)前記低抵抗層は、前記第1の高抵抗層の外側部分
    の表面を露出させたものであり且つ半導体基板に低抵抗
    で接続されてなる特許請求の範囲第1項記載や半導体装
    置の製造方法。
  5. (5)前記低抵抗層は、前記第1の高抵抗層の面上に一
    部分金属等の低抵抗体を露出して設けたものであり且つ
    この低抵抗体が半導体基板に低抵抗で接続されてなる特
    許請求の範囲第1項記載の半導体装置の製造方法。
JP174787A 1987-01-09 1987-01-09 化合物半導体装置の製造方法 Pending JPS63170938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP174787A JPS63170938A (ja) 1987-01-09 1987-01-09 化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP174787A JPS63170938A (ja) 1987-01-09 1987-01-09 化合物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63170938A true JPS63170938A (ja) 1988-07-14

Family

ID=11510158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP174787A Pending JPS63170938A (ja) 1987-01-09 1987-01-09 化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63170938A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0298941A (ja) * 1988-10-05 1990-04-11 Nec Corp 集積化半導体素子の素子間分離方法
US5166768A (en) * 1989-12-25 1992-11-24 Mitsubishi Denki Kabushiki Kaisha Compound semiconductor integrated circuit device with an element isolating region

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0298941A (ja) * 1988-10-05 1990-04-11 Nec Corp 集積化半導体素子の素子間分離方法
US5166768A (en) * 1989-12-25 1992-11-24 Mitsubishi Denki Kabushiki Kaisha Compound semiconductor integrated circuit device with an element isolating region

Similar Documents

Publication Publication Date Title
US3971059A (en) Complementary bipolar transistors having collector diffused isolation
US3558366A (en) Metal shielding for ion implanted semiconductor device
US3756862A (en) Proton enhanced diffusion methods
JP2746499B2 (ja) 半導体装置及びその製造方法
JPH05347383A (ja) 集積回路の製法
JPS6080276A (ja) 半導体素子の形成方法
Moore The role of Fairchild in silicon technology in the early days of" Silicon Valley"
EP0078725B1 (en) Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure
US3513035A (en) Semiconductor device process for reducing surface recombination velocity
US6583485B2 (en) Schottky diode
EP1047131A1 (en) Electrostatic discharge protection device
JP2002203965A (ja) 半導体装置
US3729811A (en) Methods of manufacturing a semiconductor device
EP0067661A1 (en) Semiconductor device and method for manufacturing the same
JPS63170938A (ja) 化合物半導体装置の製造方法
US3704177A (en) Methods of manufacturing a semiconductor device
US3653988A (en) Method of forming monolithic semiconductor integrated circuit devices
US3918996A (en) Formation of integrated circuits using proton enhanced diffusion
US4089103A (en) Monolithic integrated circuit device construction methods
US3841918A (en) Method of integrated circuit fabrication
US3925105A (en) Process for fabricating integrated circuits utilizing ion implantation
US3770516A (en) Monolithic integrated circuits
JPS649742B2 (ja)
US6093955A (en) Power semiconductor device
US3421057A (en) High speed switching transistor and fabrication method therefor