JPS61220472A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体１ｉｔ！ｌの製造方法に関し、特に表面
現象による半導体装置の電気的特性を安定にした半導体
装置の製造方法に関する。

〔従来技術とその問題点〕

第２図に従来のラテラル型オフセットゲート構造のＭＯ
ＳＦＥＴの断面構造を示す。この構造は特に高耐圧素子
に多く用いられている。第２図において、１１はシリコ
ン基板で、１２．１３，１４゜１６はそれぞれソース、
オフセットゲート抵抗層、ドレイン、多結晶シリコンゲ
ート電極である。また、１５はゲート酸化膜、１７はク
リコン酸化膜である。

第２図に示す従来のＭＯＳＦＥＴの製造方法は、まず、
通常のブレーナ技術を用いてソース１２゜ドレイン１４
．オフセットゲート抵抗層１３金それぞれ形成する。こ
れらの拡散層を形成した後、シリコン基板１１の表面を
酸化することによってゲート酸化膜１５ｆ：設ける。更
にその上に多結晶クリコンを設けてパターニングするこ
とにより多結晶シリコンゲート電極１６′ｔ−形成する
。次に素子を保護するための絶縁膜１７１ｆｒ：設けた
後、所定のコンタクトホールを開口し、アルミニウム等
の金属で配線を形成することにより、ラテラル型オフセ
ットゲート構造のＭＯＳＦＥＴが得られる。

ところで、このような構造のｇｏｓＦＥＴは外部の雰囲
気（例えば、湿気、ナトリウムイオン、等）によって素
子特性が劣化しやすい。これらの欠点を解決する手段と
して、一般に素子表面を緻密性の高い窒化シリコン膜で
覆い、外気の雰囲気の影響を低減する方法やリンの拡散
法を用いて、シリコン酸化膜の表面に島濃度のリンガラ
ス層を設け、シリコン酸化膜中の可動イオンを不動にす
るゲッター処理方法が知られている。

しかし、これらの技術を用いてラテラル型オフセットゲ
ート構造のＭＯ８ＦＥＴｔ製作した場合。

酸化１１に中の可動イオン全ゲッターするには酸化膜の
表面を大量にリンガラス化しないと酸化膜中の奥深い所
に存在する可動イオンはゲッターできなく、電荷密度を
低減できない。また、そのリンガラス層を外気の雰囲気
から守るためには、その上に設ける窒化クリコンの膜厚
を増やさなければならない。そのために、シリコン基板
にストレスが加わるだけでなく、窒化シリコンの膜自身
にクラックが生じ、リンガラス層の保ｉｆｆ果さなくな
る。

従って、その結果、素子特性としては、スレッシュホー
ルド電圧のバラツキ、飽和電流値の不安定、等の不都合
が生ずる。これにより、素子が永久破壊しやすくなる欠
点もあった。

〔発明の目的〕

本発明の目的は上述のような欠点を除去し、特に表面現
象による電気的特性を安定にした絶縁膜を形成する半導
体装置の製造方法を提供することにある。

〔発明の構成〕

本発明の半導体装置の製造方法は、少なくとも半導体基
板の表面上に絶縁膜を設ける工程を含む半導体装置の製
造方法において、前記絶縁膜の上に窒化シリコンの被膜
を形成する工程と、該窒化シリコン被膜を通して前記絶
縁膜の内部にリン、あるいは、ヒ素の不純物をイオン注
入法により導入する工程と、しかる後アニールをする工
程とを含んで構成される。

〔発明の作用・原理〕

本発明は、予め、半導体基板上に設けた絶縁膜の上を窒
化７リコン膜で覆い、その窒化クリコン膜上から絶縁膜
の内部に不純物をイオン注入法により導入し、その後ア
ニール処理を行なうことによって絶縁膜の内部に不純物
層を形成する。これによってナトリウムの可動性イオン
や重金属を不動性にすることができ、絶縁膜中の電荷密
度を低減させたものである。

〔実施例〕

以下、本発明の実施例について図面を参照して説、明す
る。第１図は本発明の一笑施例を説明するためのラテラ
ル型オフセットゲート構造のＭＯＳＦＥＴの模式的断面
因である。

第１図において、　　２１．　２２．　２３．　２４，
２５゜２６．２７，２８．２９はそれぞれシリコン基板
、ソース、オフセットゲート抵抗層、ドレイ／、ゲート
酸化膜、多結晶クリコンゲート電極、酸化膜、窒化シリ
コン膜、高濃度不純物層である。

先ず、シリコン基板２１の表面にプレーナ技術を用いて
選択的に不純物を導入し、ソース２２゜ドレイン２４．
オフセット抵抗層２３″ｆｒ：それぞれ形成する。次に
前工程の選択拡散、酸化で用いた酸化膜を除去し、シリ
コン基板２１に酸化することによりゲート酸化膜２５ｔ
−形成する。その上にＣＶＤ（化学気相成長）法により
多結晶クリコンを堆積し、不純物をドープし、パターン
化を行なうことにより多結晶シリコンゲート電極２６ｔ
−形成する。

この状態でＣＶＤ法を用いてクリコン基板１１上に例え
ば約０．６μ惧　の厚さに酸化膜２７を設ける。その後
、この酸化膜２７を緻密化するために熱処理（例えば９
００℃、３０分、スチーム雰囲気中）を加える。

次に酸化膜２７の上に窒化シリコン膜２８を例えば約２
００人の厚さに堆積する。この状態でリンのイオン注入
を行なう。その条件は例えば加速電圧４１５０　ｋｅＶ
、不純物ドーズ量＃　Ｉ　Ｘ　１０　ＣｎＣ２テ；ｈる
。次いで、アニール（例えば１０００℃、１０分。

窒素雰囲気中）処理を施すことにより、高濃度不純物層
２９が形成される。しかる後、所定のコンタクトホール
を開口し、アルミニウムを蒸着法によって設け、それを
パターンニングすることによりラテラル型オフセットゲ
ート構造のＭＯＳＦＥＴが得られる。

このようにすれば、窒化シリコンを通してイオン注入法
により酸化膜の内部に導入したり／は酸化膜（８ｉ０２
）とで無定形ガラス層が形成される。

この層は酸化膜中に混在しているナトリウムなどの可動
性イオンや重金属を集めて不動性にする。

また、酸化膜中の電荷密度はリン拡散によるゲッタ処理
方法に比べ著しく低減できる。

なお、前述の無定形ガラス層を形成する位置については
、絶縁酸化膜の表面近傍から奥深い位置に設けることに
より効果をより生かすことができる。

以上の結果としてＭＯＳＦＥＴのスレッシュホールド電
圧の特性バラツキが少なくなり、素子の歩留りが同上す
る。

なお１本実施例ではＭＯＳＦＥＴについて説明したが、
これに限定されるものでなく、バイポーラトランジスタ
などの半導体装置においても同様の効果が得られる。

〔発明の効果〕

以上説明したように、本発明によれば、絶縁膜の内部に
無定形ガラス層を形成することができ、この層は絶縁膜
中に混在するナトリウムなどの可動性イオンや重金属を
不動性にすることができ。

また絶縁膜中の電荷密度はリン拡散によるゲッター処理
方法に比べ著しく低減できる。その結果、素子のスレッ
シュホールド電圧の特性バラツキが少なくなり、ＭＯＳ
ＦＥＴ、ＭＯ８ＩＣなどの製造が容易となり、歩留りも
同上する。

【図面の簡単な説明】

第１囚は本発明の一実施例を説明するだめの半導体装置
の模式的断面図、第２図は従来のラテラル型オフセット
ゲート構造のＭＯＳＦＥＴの製造方法を説明するだめの
素子の断面図である。 １１．２１・・・・・・シリコン基板、１２．２２・・
・・・・ソース、１３．２３・・・・・・オフセットゲ
ート抵抗層、１４．２４・・・・・・ドレイン、１５．
２５・・・・・・ゲート酸化膜、１６．２６・・・・・
・多結晶シリコンゲート電極、１７．１８・・・・・・
絶縁酸化膜、２８・・・・・・窒化シリコン膜、２９・
・・・・・高濃度不純物層。 ＼、 ＄Ｉ　　Ｔ！Ｉ 芽２　図

Claims (1)

【特許請求の範囲】
1. 少なくとも半導体基板の表面上に絶縁膜を設ける工程を
   含む半導体装置の製造方法において、前記絶縁膜の上に
   窒化シリコン被膜を形成する工程と、該窒化シリコン被
   膜を通して前記絶縁膜の内部にリン、あるいはヒ素の不
   純物をイオン注入法により導入する工程と、しかる後ア
   ニールをする工程とを含むことを特徴とする半導体装置
   の製造方法。