JPS5987859A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高密度、高速度、高精度な半導体装置の製造方
法に関するものである。

従来例の構成とその問題点 半導体装置は最近ますます高密度化、高精度化される傾
向にあり、セルファライン化したｈｙｚのバラツキの少
ないトランジスタが必要となってくる。この要求を満足
するため、エミッタ部を耐酸化性膜を用いてセルファラ
イン化するとともにエミッタ及びベースをイオン注入に
より形成する方法があシ、第１図に各工程における断面
図を示す。

以下、第１図により説明する。ｎ形Ｓ１基板１の主表面
に例えば酸化法によｌ）　Ｓｉ　０２膜２を約４０００
人形成し、ベース領域となる部分に開孔部を設ける（第
１図Ａ）。次に、ポリシリコン３を２０００人堆積する
とともに１３０ＫｅＶの加速エネルキー、７×１０１５
１０ｎｓ／２テＡＳヲイオン注ｍ 入する。この条件ではポリシリコン３中にＡｓがイオン
注入される（第１図Ｂ）。この後、５ｉｓＮａ膜４を約
５００人堆積する（第１図Ｇ）。そして、エミッタ形成
部にレジスト５を形成するとともにレジスト５をマスク
として５ｉ３Ｎａ膜４、ポリシリコン３を除去し、レジ
スト６及び酸化膜２をマスクとして基板１の表面を約０
．２μｍ程度エツチングする。この時、Ａｓを含んだポ
リシリコン３はエツチング速度が速いためＳｉ３Ｎ４膜
４下の、ポリシリコン、シリコンは斜めエンチされる（
第１図ＤＧ。

次に、レジスト６を除去するとともにＳｉ３Ｎ４膜４を
マスクに酸化を行ない、酸化膜６を約１５ｏＯ人形成す
る。この時５ｉ５Ｎ４膜４とポリシリコン３の境界には
酸化膜は形成されない。この後、加速エネルギー６ｏＫ
ｅＶの加速エネルギー、１，２×１０１５１０ｎｓ／／
２のボロンをイオン注入し、熱処理ｍ を９００’０３０分程度行なうことにより活性べ一部７
及びクラフトベース８を形成する。この熱処理により、
ポリシリコン３中のＡｓが拡散され基板１中にもｎ形エ
ミッタ領域９が形成される（第１図Ｅ）。このとき、ボ
ロンのイオン注入により誘起される欠陥は基板１及びポ
リシリコン３の領域に破線１０に示す領域に発生する。

この後、５ｉ３１ｈ膜４を除去するとともにグラフトベ
ース８の一部を開孔しエミッタ電極１１、ベース電極１
２を形成する（第１図Ｆ）。この様にして作成したトラ
ンジスタにおいては次の様な利点がある。

（１）　　エミッタとエミッタコンタクトのセルファラ
インによる高密度化。

（２）エミッタの側面にｐｎ接合がないため、曲面接合
効果（ベース・エミッタが曲面接合している場合、ベー
ス走行時間が長くなる効果）がないため、高周波化でき
る。

（３）グラフトベースの最高濃度の所に活性ベースが接
続されるためベース抵抗が小さい５、しかしながら、上
記の例ではポリシリコン３中にＡｓ不純物が含１れてお
シ、このポリシリコン３及び基板１をエツチングする時
に第１図りに示す様に、Ｓｉ３Ｎ４膜４下部が斜めにな
る。従って、酸化膜６の形成後にボロンをイオン注入す
るとイオン注入による欠陥が破線１０に示す如く、エミ
ッタ〜ベーヌ接合を欠陥が横切る様になるためエミッタ
〜ベース間にリーク電流が流れる。このリーク電流のた
めｈｙｘのバラツキため高精度のトランジスタが得られ
ない。

発明の目的 本発明はこのような従来の問題に鑑み、高精度・高密度
・高速度に適した半導体装置の製造方法を提供すること
を目的とする。

発明の構成 本発明はグラフトベースとなる領域を拡散によシ形成す
るとともに、この領域に多結晶シリコンを形成し、この
多結晶シリコンを酸化して酸化膜を形成し、この酸化膜
をマスクとしてイオン注入により活性ベース及びエミッ
タとなる領域を形成する。この方法によれば、イオン注
入時誘起される欠陥はエミッタとなる領域内にのみ形成
され、エミッタ及びベースとなる領域の接合部には欠陥
が発生しないだめリーク電流が小さく、高精度のトラン
ジスタが製造出来る。又、多結晶シリコンを酸化するた
め、グラフトベースとなる領域のシート抵抗は大きくな
らない。

実施例の説明 本発明の一実施例の構成を図面を用いて説明する。

第２図は本発明の一実施例を示す工程断面図を示すもの
である。以下第２図に従って説明する。

ｎ形Ｓｉ基板１０１の主表面に例えば酸化法によってＳ
ｉＯ２絶縁膜１０２を約４０００人形成し、ベース領域
を開孔し、窒化膜１０３を約５００人、高濃度リンを含
む酸化膜（以下ｐｓＧ膜と呼ぶ）１０４を約１０００人
堆積し、さらに窒化膜１０５を約５００人堆積する（第
２図人）。次に、エミッタ領域となる部分にレジスト１
０６を形成し、レジスト１０６をマスクに窒化膜１０５
、ＰＳＧ膜１０４、窒化膜１０３を除去し、さらに基板
１０１の一部を除去する。この時、窒化膜１０３の下部
にはいり込むようにエツチングを行なう（第２図Ｂ）。

レジスト１０６を除去し、熱酸化により約１０００人の
酸化膜１０７を形成する（第２図Ｃ）。異方性エツチン
グにより開口１部の底面部の酸化膜１０６を除去する。

この時、開口部の側面には酸化膜１０７が残る。さらに
ボロンを含む酸化膜（以下ＢＳＧ膜と呼ぶ）１０８を堆
積し、このＢＳＧ膜１０８よりボロンを拡散してグラフ
トベース領域１ｏ９（シーＦ　抵抗８０　Ｓ程度）を形
成する（第２図Ｄ）。なお、ここで、他の拡散方法によ
り形成することも可能である。

次に、ＢＳＧ膜１０７、窒化膜１０６を除去し、多結晶
シリコン１１０を約１６００人堆積し、熱処理を行なう
ことによりＰＳＧ膜１０４より、この上部の多結晶シリ
コン１１０ヘリンの拡散を行なう（第２図Ｅ）。エノチ
ンダ液（例えば、硝酸、フッ酸：酢酸＝６０＋１：５０
の液）によりポリシリコン１１０をエツチングする。こ
の時、リンが拡散された領域のポリシリコン１１０のエ
ンチンク速度が非常に速いためＰＳＧ膜１０４の上部の
ポリシリコン１１０のみが除去される（第２図Ｆ）。Ｐ
ＳＧ膜１０４を除去し、窒化膜１０３をマスクに熱酸化
によりポリシリコン１１０を酸化する。この時酸化膜１
１１は最初のポリシリコン１１０が１５００人に対し、
約２倍の約３０００人となる（第２図Ｇ）。窒化膜１０
３を除去し薄い酸化膜１１２を約３００人形成した後、
酸化膜１１１をマスクとして、Ｂイオンを４０ＫｅＶの
加速電圧ｆ　３　Ｘ　１０”　”ｎｓ／／ｚ　、　Ａｓ
　イｉ　ンヲ１８０ｍ ＫｅＶの加速電圧で７×１０１５１０門／２それぞれイ
ｍ オン注入を行なう。この後、１０００℃程度の温度Ｎ２
雰囲気中で約６０分の熱処理を施して、エミッタ領域１
１３、活性ベース１１４が形成される。この時イオン注
入による誘起欠陥は破線１１５の如くなる（第２図Ｈ）
。この後、エミッタ上の酸化膜１１２を除去し、グラフ
トベース領域１０９のコンタクト窓を開孔し、Ａ１等の
Ｎｂ＝　１１６＋　１１７を形成する（第２図Ｉ）。

本実施例によれば、イオン注入により誘起される欠陥は
破線１１５で示す如く、エミッタ１１３内にとりこまれ
てしまうため、ベース−エミッタ間のリーク電流が非常
に少なくなる。又、グラフトベース上の酸化膜１１１は
ポリシリコン膜１１Ｑを酸化したものであるため、グラ
フトベース１０９のシート抵抗は約８０例口と最後の工
程まで低く保たれる。従って、ベース抵抗が小さくでき
る。

さらに、本発明の他の実施例の工程断５ｍ図を第３図に
示す。以下第３図に従って説明する。

ｎ形Ｓｉ基板２０１の主表面に例えば酸化法によタテ５
ｉ０２絶縁膜２０２を約４０００人形成し、ベース領域
となる部分を開孔後、ベース開孔内部の一部に窒化膜２
０３、ＰＳＧ膜２０４、窒化膜２０５をそれぞれ約５０
０人、約１０００人、約６ｏＯ人形成するとともに、基
板２０１の一部を除去して開口部を形成する。この時窒
化膜２０３の下部にはいり込む様にエツチングを行なう
（第３図人）。熱酸化により約１０００人の酸化膜を形
成し、異方性エツチングによシ開ロ部の側面に酸化膜２
０６を残すようエツチングを行ない、この後、ＢＳＧ膜
２０７を形成し、ＢＳＧ膜２０７よりグラフトベース領
域２０８を形成する（第３図Ｂ）。ＢＳＧ膜２０７、窒
化膜２０６を除去し、多結晶シリコン２０９を堆積し、
熱処理、エツチングによりＰＳＧ膜２０４上の多結晶シ
リコンを除去する。さらにグラフトベース領域２０８上
か　　　−ら５ｉ０２絶縁膜２０２」二にわたって、Ｂ
ＳＧ膜２１ｏ１窒化膜２１１をそれぞれ２ｏ○０人、５
００人の膜厚で形成する（第３図Ｃ）。ＰＳＧ膜２０４
を除去し、多結晶シリコン２０９を窒化膜２０３．２１
１をマスクに酸化し、酸化膜２１２を約３０００人形成
する。この時、窒化膜２１１下部の多結晶シリコン２０
９は酸化されず、ＢＳＧ膜２１０よりボロンが拡散され
る（第３図Ｄ）。

窒化膜２０３及び２１１を除去するとともに、約３００
人の酸化膜２１３を形成し、Ｂを４０ＫｅＶ、３×１ｏ
１４１°ｎｓ／／２．ＡＳを１８０Ｋｅｖ１７×１０１
５ｍ １ｏｎｓ／ｃ、でイオン注入を行なう。この時、多結晶
シリコン２０９はＢＳＧ膜２１０のマスク効果によりイ
オン注入されない。この後、１０００℃程度の温度、Ｎ
２雰囲気中で約６０分の熱処理を施してエミッタ領域２
１４、活性ベース２１５が形成される。この時イオン注
入誘起欠陥は破線２１６の如くなるエミッタ領域２１４
に形成される（第３図Ｅ）。この後、酸化膜２１３を除
去し、酸化膜２０２」＝（７）ＢＳＧ膜２１０を開孔し
、Ａ１等の電極２１７，２１８を形成する（第３図Ｆ）
。

本実施例による方法によれば第２図ｑ実施例の利点であ
る。

■ベース〜エミッタ間のリーフ電流が非常に小さい。

点に加えて、 ■容量が小さい。すなわち、ベースコンタクト領域をク
ラフトベース２０８内に設ける必要がないため、その分
だけグラフトベース２０８の面積を小さく出来、基板〜
ベースの容量が小さくなる。

といった利点がある。

発明の効果 以上述べた如く、本発明によれば高速化、高精度化に適
合した半導体装置が実現できるものである。

【図面の簡単な説明】

第１図Ａ−Ｆは従来のトランジスタの工程断面図、第２
図Ａ〜工は本発明によるトランジスタの工程断面図、第
３図Ａ〜Ｆは本発明の他の実施例によるトランジスタの
工程断面図である。 １０３．２０３・・・・・・窒化膜、１０４，２０４・
・・・・・ＰＳＧ膜、１１０．　２０’９・・・・・・
多結晶シリコン、１１１．２１２・・・・・・酸化膜、
１１３，２１４・・・・・・エミッタ領域、１１４，２
１５・・・・・・活ｔ’Ｊ−、ベース領域、１１５，２
１６・・・・・・誘起欠陥。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名兜１
図 Ａｓ 番　　壷　　◆　　＋　　番　番　　番　　◆　　シ第
１図 １ｓｔａ 第２図 ０１ 第２図 第２図 第３図 ２θＩ

Claims (2)

【特許請求の範囲】
1. （１）一方導電形の半導体基板上に絶縁膜を形成し、所
   望領域の上記絶縁膜を除去する工程、耐酸化性膜、高濃
   度一方導電形不純物を含む第１の酸化膜を上記所望領域
   内の一部に順次形成する工程、上記絶縁膜、上記耐酸化
   性膜をマスクとして上記耐酸化性膜のひさしが形成され
   る様に上記半導体基板の一部を除去する工程、上記耐酸
   化性膜のひさし下に第２の酸化膜を残すようにｆ多Ｎ 上記第２の酸化膜を徐妻する工程、上記絶縁膜、上記耐
   酸化性膜、上記第２の酸化膜をマスクとして拡散により
   他方導電形の第一領域を」二記半導体基板に形成する工
   程、多結晶シリコンを堆積し、上記第１の酸化膜よシ一
   方導電形不純物を」二記多結晶シリコンに拡散し、上記
   第１の酸化膜上の上記多結晶シリコンを選択的に除去す
   る工程、」二記耐酸化性膜をマスクに上記多結晶シリコ
   ンを酸化し第３の酸化膜を形成する工程、上記第１の酸
   化膜、上記耐酸化性膜を除去し、上記第３の酸化膜をマ
   スクとして、イオン注入によシ、他方導電形及び一方導
   電形の第２．第３領域を上記半導体基板に形成し、上記
   第１領域と上記第２領域を接続する工程を少なくとも含
   む半導体装置の製造方法。
2. （２）第１の酸化膜上には耐酸化性膜又は多結晶シリコ
   ンが形成されている特許請求の範囲第１項記載の半導体
   装置の製造方法。 する特許請求の範囲第１項記載の半導体装置の製造方法
   。