JPS58145161A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58145161A JPS58145161A JP2761482A JP2761482A JPS58145161A JP S58145161 A JPS58145161 A JP S58145161A JP 2761482 A JP2761482 A JP 2761482A JP 2761482 A JP2761482 A JP 2761482A JP S58145161 A JPS58145161 A JP S58145161A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- active layer
- layer
- type
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000003870 refractory metal Substances 0.000 claims description 19
- 239000012212 insulator Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 21
- 238000005468 ion implantation Methods 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000010419 fine particle Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 230000009970 fire resistant effect Effects 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000007493 shaping process Methods 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は化合物半導体を用いたショットキ接合形ダイオ
ードおよびショットキ接合ゲート形菫界効果トランジス
タ等の″Ｐ４体装置の製造方法に関するものである。
ードおよびショットキ接合ゲート形菫界効果トランジス
タ等の″Ｐ４体装置の製造方法に関するものである。
半絶縁性（Ｓ、１．と略す）砒化ガリウム（ＧａＡｉと
記す）金剛いた集積回路（ＩＣと略す）の開発が進めら
れている。このＩＣの構成素子である電界効果トランジ
スタ（ＩＴと略す）やショットキ接合ダイオード（ＳＢ
Ｄｉと略す）のシリーズ抵抗を低減きせる方法としては
（１）オーム性電極とショットキ接合電極との距離を短
くする （２）オーム性電極を形成すべき領域のキャリ
ア嬢度を高くしオーム性接触抵抗全低減させる （３）
オーム性［＆とショットキ接合’ｒａ！＃Ａ間のＧａＡ
ｓ動作層のキャリア濃度を高くし、あるいはＧａＡｓ動
作層１！Ｉ−厚くしてシート抵抗會低減避せる （４）
オーム導電極金形Ｊ皮丁べきＧａＡａ動作層の厚さを厚
くする等の方法が考えられる。現在一般には、イオン注
入法を用いて、前記（２）（３）（４）の効果が期待し
うる方法が検討されている。
記す）金剛いた集積回路（ＩＣと略す）の開発が進めら
れている。このＩＣの構成素子である電界効果トランジ
スタ（ＩＴと略す）やショットキ接合ダイオード（ＳＢ
Ｄｉと略す）のシリーズ抵抗を低減きせる方法としては
（１）オーム性電極とショットキ接合電極との距離を短
くする （２）オーム性電極を形成すべき領域のキャリ
ア嬢度を高くしオーム性接触抵抗全低減させる （３）
オーム性［＆とショットキ接合’ｒａ！＃Ａ間のＧａＡ
ｓ動作層のキャリア濃度を高くし、あるいはＧａＡｓ動
作層１！Ｉ−厚くしてシート抵抗會低減避せる （４）
オーム導電極金形Ｊ皮丁べきＧａＡａ動作層の厚さを厚
くする等の方法が考えられる。現在一般には、イオン注
入法を用いて、前記（２）（３）（４）の効果が期待し
うる方法が検討されている。
第１図にイオン注入法を用いて作られたＦＥＴの断面図
を示す。第１図に示すようにＳ、 Ｉ 、 ＧａＡｇ
ｌ上に、ショットキ接合型＠！２の下にチャンネルとな
るＧａＡｓ動作層領域３とオーム性電極であるソース’
ｋＭ４およびドレイン電極５の下に、前記ＧＩＬＡＩ動
作層領域３につらなり、該ＧａＡｓ動作層領域の厚さよ
シも厚くあるいは該ＧａＡＩＩ動作層領域のキャリア濃
度よりも高濃度なＧａＡｓ動作層領域６が形成されてい
る。このようなＧａＡｓ動作層領域６の形成は−される
。しかしながら、イオン注入によシ形成された、シリー
ズ抵抗を低減すべ＠ ＧａＡｓ動作層領域６のキャリア
濃度プロファイルは第２図に示すようにガウス分布とな
るために、表面に近ずくにつれキャリア濃度が下がるた
め、前記（２）の対策は十分に効果を発揮てれていなか
った。このため２重。
を示す。第１図に示すようにＳ、 Ｉ 、 ＧａＡｇ
ｌ上に、ショットキ接合型＠！２の下にチャンネルとな
るＧａＡｓ動作層領域３とオーム性電極であるソース’
ｋＭ４およびドレイン電極５の下に、前記ＧＩＬＡＩ動
作層領域３につらなり、該ＧａＡｓ動作層領域の厚さよ
シも厚くあるいは該ＧａＡＩＩ動作層領域のキャリア濃
度よりも高濃度なＧａＡｓ動作層領域６が形成されてい
る。このようなＧａＡｓ動作層領域６の形成は−される
。しかしながら、イオン注入によシ形成された、シリー
ズ抵抗を低減すべ＠ ＧａＡｓ動作層領域６のキャリア
濃度プロファイルは第２図に示すようにガウス分布とな
るために、表面に近ずくにつれキャリア濃度が下がるた
め、前記（２）の対策は十分に効果を発揮てれていなか
った。このため２重。
３重にイオンを注入してＧ ａＡｇ動作層の表面のキャ
リア濃度全土ける工夫がなされているが、 ＧａＡｓ表
面のダメージ層の発生により十分にＧａＡｓ 表面のキ
ャリア濃度が上列しないのが実情である。、また、イオ
ン注入法においては、イオン注入後、イオン注入された
ＧａＡｓ表面はもとよシ、ＧａＡｓ表面全体を例えばシ
リコン窒化ＦＡ （Ｓ １３Ｎ４と略す）で覆い８５０
℃程度の高温で熱処理する工程、いわゆるボストアニー
ル工程を通さねばならず、このボストアニール工程にお
いてイオン注入法によシ設計したキャリア濃度プロファ
イルが注入イオンの拡散によりくずれてしまう欠点を有
していた。
リア濃度全土ける工夫がなされているが、 ＧａＡｓ表
面のダメージ層の発生により十分にＧａＡｓ 表面のキ
ャリア濃度が上列しないのが実情である。、また、イオ
ン注入法においては、イオン注入後、イオン注入された
ＧａＡｓ表面はもとよシ、ＧａＡｓ表面全体を例えばシ
リコン窒化ＦＡ （Ｓ １３Ｎ４と略す）で覆い８５０
℃程度の高温で熱処理する工程、いわゆるボストアニー
ル工程を通さねばならず、このボストアニール工程にお
いてイオン注入法によシ設計したキャリア濃度プロファ
イルが注入イオンの拡散によりくずれてしまう欠点を有
していた。
本発明の目的は前記従来の欠点を除去せしめた半導体装
置の製造方法を提供することにある。
置の製造方法を提供することにある。
本発明によれば、半導体の動作層に第一の絶縁物を被着
する工程と該絶縁物の、ショットキ接合を形成すべき領
域に和尚する部分全除去し前記の半導体の動作層の一部
を露出させる工程と該露出された半導体の動作層および
前記の第一の絶縁物全農って耐火性金属を被着する工程
と前記の露出された半導体の動作層に接する耐火性金属
およびその近傍の第一の７ＩＰ！縁物上の耐火性金属を
残して他の領域の耐火性金属を除去してショットキ接合
電極全形成する工程と、前記の第一の絶縁物のオーム性
ＴＩ極全形成すべき領域を除去する工程と前記半導体中
において前記の半導体の動作層と同一の導電形になりう
る不純物を含む第２の絶縁膜を少くとも前記のオーム性
電極を形成すべき領域を株って前記の半導体の動作層上
に被着する工程と６００℃以上の高温で熱処理する工程
と前記のオーム性電極を形成すべき領域の前記の第２の
絶縁膜の少くとも一部全除去し、そこにオーム性電極を
形成する工程とからなることを特徴とする半導体装置の
製造方法が得られる。
する工程と該絶縁物の、ショットキ接合を形成すべき領
域に和尚する部分全除去し前記の半導体の動作層の一部
を露出させる工程と該露出された半導体の動作層および
前記の第一の絶縁物全農って耐火性金属を被着する工程
と前記の露出された半導体の動作層に接する耐火性金属
およびその近傍の第一の７ＩＰ！縁物上の耐火性金属を
残して他の領域の耐火性金属を除去してショットキ接合
電極全形成する工程と、前記の第一の絶縁物のオーム性
ＴＩ極全形成すべき領域を除去する工程と前記半導体中
において前記の半導体の動作層と同一の導電形になりう
る不純物を含む第２の絶縁膜を少くとも前記のオーム性
電極を形成すべき領域を株って前記の半導体の動作層上
に被着する工程と６００℃以上の高温で熱処理する工程
と前記のオーム性電極を形成すべき領域の前記の第２の
絶縁膜の少くとも一部全除去し、そこにオーム性電極を
形成する工程とからなることを特徴とする半導体装置の
製造方法が得られる。
以下、図■全相いて、本発明の一実施Ｖすにつき説明し
よう。第２図は、化合物半導体の一部であるＮ形ＧａＡ
ａにＧａＡａ中でＮ形不純物となるスズ（Ｓｎ）を含む
５ｉｎ２膜を被着し、８００℃で１５分間熱処理するこ
とによシ前記Ｎ形ＧａＡ＋＋中にＳｎ全拡散８せ高濃度
Ｎ形キャリア層全形成させた場合の高濃度Ｎ形キャリア
層とそれにつづくＮ形ＧＬＡｌ１層のキャリア濃度プロ
ファイルを示−′ｒ。かかるＮ形ＧａＡａ層中のキャリ
ア濃度は半導体装置、特にＧａＡａ ＦＥＴにおいて一
般的なキャリア濃度であるＩ Ｘ １０ ”ｏｙ＋−”
である。第２図において、縦軸はキャリア磯ｅｔ横軸は
表面からの深さを衣わす。第２図からも明らかなように
、Ｓｎ會含むＳｉｎ、からＳｎをＧａＡｍ中に拡散させ
るとそのキャリア濃度は１０”ｃｍ−”なる高温度Ｎ形
キャリア層が形成されるが、このキャリアプロファイル
はイオン注入法によるキャリアプロファイルとちがって
ｔｌとんと平らになり表面においても１０”ｃｍ−”の
濃度が容易にえられる。従って、この様な高濃度Ｎ形キ
ャリア層に例えば金ゲルマニウム合金（ＡｕＧａと記”
ｊ）ｋ被着式せ４５０℃で熱処理すると接触抵抗の低い
オーム性を憧が得られる１、この高濃度Ｎ形キャリア層
の深さは熱処理温度と時間に依存し、温間が高い程、あ
るいは時間が長い程深くなるため、この熱処理温度と時
間全制御することにより、その深さは自由に選択しうる
。従って、イオン注入法と比べて、まずイオン注入する
工程がないために工程が短縮でき、前述の様にオーム接
触抵抗全より低くすることができ、また、イオン注入に
比べて＾濃度Ｎ形キャリア層の結晶性がよくなり、その
上にオーム性策極を形成した場合に、そのオーム性′屯
極の信頼度が高いというオリ点を本拡散法は有している
。
よう。第２図は、化合物半導体の一部であるＮ形ＧａＡ
ａにＧａＡａ中でＮ形不純物となるスズ（Ｓｎ）を含む
５ｉｎ２膜を被着し、８００℃で１５分間熱処理するこ
とによシ前記Ｎ形ＧａＡ＋＋中にＳｎ全拡散８せ高濃度
Ｎ形キャリア層全形成させた場合の高濃度Ｎ形キャリア
層とそれにつづくＮ形ＧＬＡｌ１層のキャリア濃度プロ
ファイルを示−′ｒ。かかるＮ形ＧａＡａ層中のキャリ
ア濃度は半導体装置、特にＧａＡａ ＦＥＴにおいて一
般的なキャリア濃度であるＩ Ｘ １０ ”ｏｙ＋−”
である。第２図において、縦軸はキャリア磯ｅｔ横軸は
表面からの深さを衣わす。第２図からも明らかなように
、Ｓｎ會含むＳｉｎ、からＳｎをＧａＡｍ中に拡散させ
るとそのキャリア濃度は１０”ｃｍ−”なる高温度Ｎ形
キャリア層が形成されるが、このキャリアプロファイル
はイオン注入法によるキャリアプロファイルとちがって
ｔｌとんと平らになり表面においても１０”ｃｍ−”の
濃度が容易にえられる。従って、この様な高濃度Ｎ形キ
ャリア層に例えば金ゲルマニウム合金（ＡｕＧａと記”
ｊ）ｋ被着式せ４５０℃で熱処理すると接触抵抗の低い
オーム性を憧が得られる１、この高濃度Ｎ形キャリア層
の深さは熱処理温度と時間に依存し、温間が高い程、あ
るいは時間が長い程深くなるため、この熱処理温度と時
間全制御することにより、その深さは自由に選択しうる
。従って、イオン注入法と比べて、まずイオン注入する
工程がないために工程が短縮でき、前述の様にオーム接
触抵抗全より低くすることができ、また、イオン注入に
比べて＾濃度Ｎ形キャリア層の結晶性がよくなり、その
上にオーム性策極を形成した場合に、そのオーム性′屯
極の信頼度が高いというオリ点を本拡散法は有している
。
この拡散法ｉ ＦＥＴの製造に適用した場合につき説明
しよう。第３図はＰＥＴの製造方法の一例を示す。第３
図（１）において、Ｓ、１．ＧａＡｍ１上にキャリア濃
度Ｉ Ｘ ｌ Ｏ”ｃｍ−”程度のＮ形ＧａＡｓ Ｉ＠
２ ’ｌ：約０．１ Ａｍ程度の厚さに形成した後、該
Ｎ形ＧａＡａ層２上に例えば５ｉ０２等の絶縁膜３を例
えば１μの厚さに被着させる。次に第３図（ｂ）に示す
ように、写真食刻法全用いてショットキ接合ゲート電極
を形成すべき領域の絶縁膜を除去する。４は例えば絶縁
膜を例えばウェットエツチングで除去する場合のマスク
である。ウェットエツチングで絶Ｒ膜全除去した場合に
は第３図（ｂ）に示すようにＶ字形になる。次にマスク
４を除去した後、前記のＮ形ＧａＡｓ層と８００℃で熱
処理してもショットキ接合の性質を保ち得る而・［天性
金属５例えはタングステンチタン合金（ＷＴｉと略す）
を例えばスパッタ法で例えば５０（ＪＯＡの厚きに露出
されたＮ形ＧａＡｓ２および絶縁膜３上ヲ轡って被着さ
せる。次に第３図（ｄ）に示すように、露出されたＮ形
ＧａＡｓ ２上の耐火性金属５と絶縁膜３上の少くとも
一部の耐火性金属５を積ってｆｌはホトレジスト等のマ
スク６を被着した後、例えば異方性ドライエツチング等
で耐火性金属５次いで絶縁膜３を除去しゲート電極を含
むゲート領域を形成する。、次に第３図（ｅ）に示す様
に前記マスク６を除去した後、例えば有機溶剤に溶かし
たＧａＡｓ中でＮ形不純物になる不純物例えばＳｎｉ含
む絶縁膜例えば５Ｉ０２倣細粒子を例えばスピンナーを
用いて前記Ｎ形ＧａＡａ層２と耐火性金属５上に被着さ
せ、例えば１００〜４００℃の温度でシンターして有機
溶剤を蒸発きせ、第２の絶縁膜７を形成した後、例えば
８００℃の高温で１５分間熱処理すると、第２の絶縁膜
７中に含まれる不純物が前記Ｎ形ＧａＡａ中に拡散し、
第２図に示す様に約１５００Ａの高濃度Ｎ形キャリア層
８が形成される。ここで熱処理の温度と時間を変えるこ
とによシ高濃度Ｎ形キャリア層８の深さを制御すること
ができる。また上記絶縁膜がなく前記第２の絶縁膜７が
耐火性金属５とＮ形ＧａＡｓ ２上で接していると高濃
度Ｎ形キャリア層が耐火性金属５に接するため耐火性金
属５全ゲート電極とするＦＥＴにおいてはゲート電極の
劣化を招くため前記耐火性金属の９１１１而に絶縁膜３
が被着していることが重要である。次に第３図（ｆ）に
示すように耐火性金梼５をはさんで第２の絶縁膜７の一
部を除去して、それぞれソース電極９とドレイン電極１
０を例えばＡｕＧ５等で形成することによｊ９ ＦＥＴ
が形成される。また、必要のある場合には、耐火性金属
５上の第２の絶縁膜をとっても本発明の主旨ｔそこなう
ことはない。本実施例において、例えばゲート電極を耐
火性金属のみで形成しているが、耐火性金属上に第２．
第３の金属を被着した構成で形成されてもよい。
しよう。第３図はＰＥＴの製造方法の一例を示す。第３
図（１）において、Ｓ、１．ＧａＡｍ１上にキャリア濃
度Ｉ Ｘ ｌ Ｏ”ｃｍ−”程度のＮ形ＧａＡｓ Ｉ＠
２ ’ｌ：約０．１ Ａｍ程度の厚さに形成した後、該
Ｎ形ＧａＡａ層２上に例えば５ｉ０２等の絶縁膜３を例
えば１μの厚さに被着させる。次に第３図（ｂ）に示す
ように、写真食刻法全用いてショットキ接合ゲート電極
を形成すべき領域の絶縁膜を除去する。４は例えば絶縁
膜を例えばウェットエツチングで除去する場合のマスク
である。ウェットエツチングで絶Ｒ膜全除去した場合に
は第３図（ｂ）に示すようにＶ字形になる。次にマスク
４を除去した後、前記のＮ形ＧａＡｓ層と８００℃で熱
処理してもショットキ接合の性質を保ち得る而・［天性
金属５例えはタングステンチタン合金（ＷＴｉと略す）
を例えばスパッタ法で例えば５０（ＪＯＡの厚きに露出
されたＮ形ＧａＡｓ２および絶縁膜３上ヲ轡って被着さ
せる。次に第３図（ｄ）に示すように、露出されたＮ形
ＧａＡｓ ２上の耐火性金属５と絶縁膜３上の少くとも
一部の耐火性金属５を積ってｆｌはホトレジスト等のマ
スク６を被着した後、例えば異方性ドライエツチング等
で耐火性金属５次いで絶縁膜３を除去しゲート電極を含
むゲート領域を形成する。、次に第３図（ｅ）に示す様
に前記マスク６を除去した後、例えば有機溶剤に溶かし
たＧａＡｓ中でＮ形不純物になる不純物例えばＳｎｉ含
む絶縁膜例えば５Ｉ０２倣細粒子を例えばスピンナーを
用いて前記Ｎ形ＧａＡａ層２と耐火性金属５上に被着さ
せ、例えば１００〜４００℃の温度でシンターして有機
溶剤を蒸発きせ、第２の絶縁膜７を形成した後、例えば
８００℃の高温で１５分間熱処理すると、第２の絶縁膜
７中に含まれる不純物が前記Ｎ形ＧａＡａ中に拡散し、
第２図に示す様に約１５００Ａの高濃度Ｎ形キャリア層
８が形成される。ここで熱処理の温度と時間を変えるこ
とによシ高濃度Ｎ形キャリア層８の深さを制御すること
ができる。また上記絶縁膜がなく前記第２の絶縁膜７が
耐火性金属５とＮ形ＧａＡｓ ２上で接していると高濃
度Ｎ形キャリア層が耐火性金属５に接するため耐火性金
属５全ゲート電極とするＦＥＴにおいてはゲート電極の
劣化を招くため前記耐火性金属の９１１１而に絶縁膜３
が被着していることが重要である。次に第３図（ｆ）に
示すように耐火性金梼５をはさんで第２の絶縁膜７の一
部を除去して、それぞれソース電極９とドレイン電極１
０を例えばＡｕＧ５等で形成することによｊ９ ＦＥＴ
が形成される。また、必要のある場合には、耐火性金属
５上の第２の絶縁膜をとっても本発明の主旨ｔそこなう
ことはない。本実施例において、例えばゲート電極を耐
火性金属のみで形成しているが、耐火性金属上に第２．
第３の金属を被着した構成で形成されてもよい。
本製造方法はＧａＡａ ＦＥＴのみでなく、ＩｎＰ等の
他の半導体を使用して作られるＦＥＴやダイオードの製
造にも適することは明らかである。
他の半導体を使用して作られるＦＥＴやダイオードの製
造にも適することは明らかである。
第１図は従来の製造方法による電界効果トランジスタの
断面図を示し、第２図は本発明の主要な製造工程である
不純物を宮む絶縁膜より半導体中に不純物全拡散させた
時のキャリア濃度グロファイルを示す。第３図（ａ）〜
（ｆ）は本発明の一実施例を説明するための図である。 第１図において、１はＳ、１．ＧａＡｓｍ ２はショッ
トキ接合１［極、３けＧａＡａ動作層領域、４はソース
電極、５はドレイン電極、６は高濃度キャリアＧａＡｓ
動作層領域會示す。 第３図において、１はＳ、１．ＧａＡｓ、 ２はＮ形Ｇ
ａＡｇ層、３は絶縁膜、４．６はマスク、５は耐火性金
属、７は不純物を宮む第２の絶縁膜、８は高濃度Ｎ形キ
ャリア層、９はソース′ＩＩＩ極、１０はドレイン電極
である。 代理人りｒ埋土 内 原 晋 冨 Ｉ 図 循２図 −ｓｉで゛らのシ呆で９ｕル） 皐″″３図
断面図を示し、第２図は本発明の主要な製造工程である
不純物を宮む絶縁膜より半導体中に不純物全拡散させた
時のキャリア濃度グロファイルを示す。第３図（ａ）〜
（ｆ）は本発明の一実施例を説明するための図である。 第１図において、１はＳ、１．ＧａＡｓｍ ２はショッ
トキ接合１［極、３けＧａＡａ動作層領域、４はソース
電極、５はドレイン電極、６は高濃度キャリアＧａＡｓ
動作層領域會示す。 第３図において、１はＳ、１．ＧａＡｓ、 ２はＮ形Ｇ
ａＡｇ層、３は絶縁膜、４．６はマスク、５は耐火性金
属、７は不純物を宮む第２の絶縁膜、８は高濃度Ｎ形キ
ャリア層、９はソース′ＩＩＩ極、１０はドレイン電極
である。 代理人りｒ埋土 内 原 晋 冨 Ｉ 図 循２図 −ｓｉで゛らのシ呆で９ｕル） 皐″″３図
Claims (1)
- 半導体の動作層に第一の絶縁物を被着する工程と、該絶
縁物のショットキ接合を形成すべき領域に相当する部分
を除去し、前記の半導体の動作層の一部を露出させる工
程と、該露出された半導体の動作層および前記の第一の
絶縁物を株って、耐火性金ａｔ被着する工程と、前記の
露出された半導体の動作層に接する耐火性金属およびそ
の近傍の第一の絶縁物上の耐火性金属を残して耐火性金
属を除去する工程と、前記の第一の絶縁物のオーム導電
＆を形成すべき領域を除去する工程と、前記半導体中に
おいて前記の半導体の動作層と同一の導電形になりうる
不純物を含む第２の絶縁物を少くとも前記のオーム導電
＊’ｔ−形成すべき半導体の動作層を櫟って被着する工
程と、６００℃以上の高温で熱処理する工程と、前記の
オーム性′＠極を形成すべき領域上の第２の絶縁膜の少
くとも一部を除去し、そこにオーム性電極を形成する工
程とからなることを特徴とする半導体装置の製造方法１
、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2761482A JPS58145161A (ja) | 1982-02-23 | 1982-02-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2761482A JPS58145161A (ja) | 1982-02-23 | 1982-02-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58145161A true JPS58145161A (ja) | 1983-08-29 |
Family
ID=12225807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2761482A Pending JPS58145161A (ja) | 1982-02-23 | 1982-02-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58145161A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0715346A3 (en) * | 1994-11-30 | 1999-06-16 | Fujitsu Limited | Method of forming a MESFET with a T-shaped gate electrode and device formed thereby |
-
1982
- 1982-02-23 JP JP2761482A patent/JPS58145161A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0715346A3 (en) * | 1994-11-30 | 1999-06-16 | Fujitsu Limited | Method of forming a MESFET with a T-shaped gate electrode and device formed thereby |
| EP1249862A2 (en) * | 1994-11-30 | 2002-10-16 | Fujitsu Limited | Semiconductor device and method for forming the same |
| EP1249862A3 (en) * | 1994-11-30 | 2004-07-21 | Fujitsu Limited | Semiconductor device and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5833716B2 (ja) | シヨツトキ−シヨウヘキガタデンカイコウカトランジスタノ セイゾウホウホウ | |
| JPS58145161A (ja) | 半導体装置の製造方法 | |
| JPS6233476A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0249012B2 (ja) | Handotaisochinoseizohoho | |
| JPS6347982A (ja) | 半導体装置 | |
| JPS6037172A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62204578A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6037176A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6038883A (ja) | ショットキゲ−ト型ｆｅｔの製造方法 | |
| JPS6298780A (ja) | 自己整列したＧａＡｓデジタル集積回路の製造方法 | |
| JPS6356959A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6223175A (ja) | 半導体装置の製造方法 | |
| JPS5955072A (ja) | 半導体装置の製造方法 | |
| JPH01161873A (ja) | 半導体装置の製造方法 | |
| JPH0724259B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS6018970A (ja) | 半導体装置の製造方法 | |
| JPS59195874A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6216574A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61144880A (ja) | 電界効果トランジスタの製造方法 | |
| JPH08264724A (ja) | 半導体装置およびその製造方法 | |
| JPS60136264A (ja) | 半導体装置の製造方法 | |
| JPS62206883A (ja) | 電界効果トランジスタの製造方法 | |
| JPS609175A (ja) | 半導体装置の製造方法 | |
| JPS63157474A (ja) | 半導体装置の製造方法 | |
| JPS60778A (ja) | 半導体装置の製造方法 |