JPS62174976A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPS62174976A
JPS62174976A JP61017571A JP1757186A JPS62174976A JP S62174976 A JPS62174976 A JP S62174976A JP 61017571 A JP61017571 A JP 61017571A JP 1757186 A JP1757186 A JP 1757186A JP S62174976 A JPS62174976 A JP S62174976A
Authority
JP
Japan
Prior art keywords
indium
layer
phosphorus
crystal semiconductor
mixed crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61017571A
Other languages
English (en)
Other versions
JPH0260218B2 (ja
Inventor
Goro Sasaki
吾朗 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP61017571A priority Critical patent/JPS62174976A/ja
Priority to DE8686117164T priority patent/DE3688318T2/de
Priority to US06/939,716 priority patent/US4764796A/en
Priority to EP86117164A priority patent/EP0228624B1/en
Priority to KR1019860010809A priority patent/KR900000073B1/ko
Priority to CA000525579A priority patent/CA1247755A/en
Publication of JPS62174976A publication Critical patent/JPS62174976A/ja
Publication of JPH0260218B2 publication Critical patent/JPH0260218B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ0発明の目的 (a)産業上の利用分野 本発明は、高周波回路、高速論理回路およびそれらの集
積回路あるいは光集積回路などに用いられる電界効果ト
ランジスタに関するものである。
(b)従来の技術 従来より、第2図に示すようにインジウム−りん基板2
1上にアルミニウムーインジウム−ひ素混晶半導体層2
2、ガリウム−インジウム−ひ素混晶半導体層23、n
型不純物が添加されたアルミニウムーインジウム−ひ素
混晶半導体層24を有し、該混晶半導体層24上にゲー
ト電極25およびゲート電極25の両側に対向してソー
ス電極26およびドレイン電極27を有する電界効果ト
ランジスタが提案・試作されている(チェノ(αY、 
Chen ) &’L カ、エレクトロンーテハイスー
レターズ(IEEE Electron Device
 Letters ) 、EDL−3巻、6号(198
2年)、152頁)。該電界効果トランジスタにおいて
は、ガリウム・インジウム・ひ素混晶半導体層28中に
2次元電子層28が形成され、該2次元電子層28がチ
ャネルとなってソース電極26とドレイン電極27の間
に電流経路が形成され、該2次元電子層28の電子密度
をゲート電極25に印加する電圧により制御することに
よりドレイン電流が変調され、トランジスタ動作が実現
される。ここで、前記構造における2次元電子層28の
電子移動度は室温でtooo。
cm2/v−sec以上であるため、前記電界効果トラ
ンジスタは高い相互コンダクタンス−低雑音指数−高い
しゃ断周波数を有するものと期待されている。
(C)発明が解決しようとする問題点 しかし、前記従来構造による電界効果トランジスタにお
いては実際にトランジスタ動作に寄与するゲート電極2
5Fの2次元電子層28とソース電極26の間の抵抗す
なわちソース抵抗が充分低い値となっていなかったため
に、このソース抵抗により相互コンダクタンス・しゃ断
周波数などが低下し、また雑音指数が劣化する等トラン
ジスタ特性工種々の問題を生じていた。
口8発明の構成 (a)問題点を解決するための手段 本発明では前記したトランジスタ特性工種々の問題を生
じるソース抵抗を効果的に低減するために、第1図の一
実施例に示した様に従来緩衝層として基板上に設けられ
ていたアルミニウムーインジウム−ひ素混晶半導体層の
代わりにインジウム−りん層8を設け、少なくともソー
ス電極5とゲート電極7の間の領域にインジウム−りん
層2に達するまで不純物をイオン注入するとしkもので
ある。
(b)作 用 ソース抵抗を低減するためには、ソース電極とゲート電
極の間の領域に例えばシリコン、セレンなどの不純物を
イオン注入し、ソース電極とゲート電極Fの2次元電子
層との間の領域の抵抗を低減させれば良い。この領域の
抵抗は、第2図の従来構造においては、2つのアルミニ
ウム・インジウム−ひ素混晶半導体層22.24および
ガリウム・インジウム・ひ素混晶半導体層23の各層の
並列抵抗に等しくなる。しかし、最上層のアルミニウム
ーインジウム・ひ素混晶半導体層24は一般に1000
 @以下と非常に薄く、またアルミニウムーインジウム
−ひ素混晶半導体中の電子移動度は100α81/v−
sec程度とガリウム・インジウム−ひ素混晶半導体中
の電子移動度に比べて一桁以上小さいために、前記ソー
ス抵抗は実質的にはガリウム−インジウム−ひ素混晶半
導体層23の抵抗に等しくなる。しかし、該混晶半導体
層23は一般に1000 X程度と薄(、また低抵抗化
のために1017α−3を越える不純物を注入するとイ
オン化不純物散乱のために電子移動度が急激に低下し、
効果的にソース抵抗を低減することは困難である。
本発明では、第1図に示されている様にガリウム−イン
ジウム−ひ素混晶半導体層3の下にインジウム・りん層
2が設けられ、この層に達するまで不純物がイオン注入
されている。インジウム・りんは電子移動度が2000
m2/v−see 以上とアルミニウム・インジウム−
ひ素混晶半導体に比べて一桁以上電子移動度が高く、ま
たインジウム−りん層2の厚さを1μm以上としても素
子特性上何ら問題を生じない。したがって、本発明では
ガリウム−インジウム−ひ素混晶半導体層3の抵抗と並
列により低抵抗のインジウム・りん層2よりなる導電層
を形成することができ、ソース電極5とゲート電極7の
下の2次元電子層8との間の領域の抵抗すなわちソース
抵抗を効果的に低減することができ、その結果電界効果
トランジスタの相互コンダクタンス−雑音指数−しゃ断
周波数を改善することができる。また、本発明では、高
い加速電圧で不純物をイオン注入を行ない、不純物が主
としてインジウム−りん層2中に分布させることにより
ゲート電極5近傍の不純物密度を低く保ったままでソー
ス抵抗を低減させることができる。ゲート電極5近傍の
不純物密度を低く保つことはゲート耐圧を高くするため
に重要であり、本発明によりゲート耐圧を劣化させずに
トランジスタ特性を向上させることができる。
(C)実施例 第1図に本発明の一実施例である電界効果トランジスタ
の断面図を示す。この実施例では、半絶縁性インジウム
−りん基板1上にガスソース分子線エピタキシャル成長
法あるいは有機金属気相成長法(MOCVD法)により
インジウム・りん層2、ガリウム・インジウム・ひ素混
晶半導体層3、アルミニウム・インジウム−ひ素混晶半
導体層4を形成する。ここで、インジウム−りん層2は
10150−3以下の不純物を含むn型もしくは101
6cm−3以下の不純物を含むP型であることが望まし
く、層厚は例えば1μm程度とし、ガリウム−インジウ
ム・ひ素混晶半導体層3は不純物密度1016cm−3
以下とし、層厚はO11μm程度とする。これらの層の
不純物密度および層厚の設計に際して重要な点はインジ
ウム−りん層2が空乏状態となるようにすることである
。アルミニウム−インジウム−ひ素混晶半導体層4は不
純物密度1018Lyn−3程度のn型とし層厚は例え
ば40OAとする。さらに、シリコンなどのn型不純物
をイオン注入法により、例えば加速電圧100 KeV
以上で1014cyn−”以上注入することによりイン
ジウム−りん層2まで達するように注入し、例えば80
0℃10秒程度のアニールを行なうことにより低抵抗領
域9を形成する。さらに蒸着法により金−ゲルマニウム
よりなるオーミック電極を形成し、合金化を行ないソー
ス電極5およびドレイン電極6を形成する。さらに蒸着
法などにより白金−金あるいはアルミニウムなどよりな
るゲート電極7を作製し、電界効果トランジスタが完成
する。
ハ1発明の効果 本発明によりソース抵抗の低減された電界効果トランジ
スタを実現することができ、その結果高相互コンダクタ
ンス、高しゃ断層波数−低雑音指数を有するトランジス
タを実現することが可能となり、高周波増幅回路−高速
論理回路およびそれらの集積回路、光集積回路の特性を
改善することができる。
表口面の簡単な説明 第1図は本発明の一実施例である電界効果トランジスタ
の断面図であり、第2図は従来の電界効果トランジスタ
の断面図である。
に半絶縁性インジウム・りん基板、2:インジウム−り
ん層、3:ガリウム−インジウム−ひ素混晶半導体層、
4ニアルミニウム−インジウム−ひ素混晶半導体層、5
:ソース電極、6:ドレイン電極、7:ゲート電極、8
:2次元電子層、9:低抵抗領域、21:半絶縁性イン
ジウム−りん基板、22ニアルミニウム−インジウム・
ひ素混晶半導体層、23:ガリウム−インジウム−ひ素
混晶半導体層、24:n型不純物が添加されたアルミニ
ウムーインジウム−ひ素混晶半導体層、25:ゲート電
極、26:ソース電極、27:ドレイン電極、28:2
次元電子層。
寥2図 手  続  補  正  書 昭和61年9り/日 1、事件の表示 昭和61年特許願第17571号 2 発明の名称 電界効果トランジスタ 3、補正をする者 事件との関係      特許出願人 任 所    大阪市東区北浜5丁目15番地名 称(
213)住友電気工業株式会社社 長  川   上 
 哲  部 4、代理人 住  所    大阪市此花区島屋1丁目1番3号住友
電気工業株式会社内 6、補正の対象 明細書中、発明の詳細な説明の欄 7、補正の内容 (1)明細書第3貞第9行目 「ゲート電極25F」を「ゲート電極25下」と訂正す
る。
(2)明細書第4頁第9〜10行目 「ゲート電極F」を「ゲート電極下」と訂正する。

Claims (1)

    【特許請求の範囲】
  1. (1)基板上に在つて、インジウム−りん層を有し、該
    インジウム・りん層上にガリウム−インジウム−ひ素混
    晶半導体層を有し、該混晶半導体層上にアルミニウム−
    インジウム−ひ素混晶半導体層を有し、該混晶半導体層
    上にゲート電極を有し、ゲート電極の両側に対向してソ
    ース電極とドレイン電極を有し、少なくともソース電極
    とゲート電極の間の領域に前記インジウム−りん層に達
    するまで不純物がイオン注入されてなることを特徴とす
    る電界効果トランジスタ。
JP61017571A 1985-12-19 1986-01-28 電界効果トランジスタ Granted JPS62174976A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP61017571A JPS62174976A (ja) 1986-01-28 1986-01-28 電界効果トランジスタ
DE8686117164T DE3688318T2 (de) 1985-12-19 1986-12-09 Feldeffekttransistor.
US06/939,716 US4764796A (en) 1985-12-19 1986-12-09 Heterojunction field effect transistor with two-dimensional electron layer
EP86117164A EP0228624B1 (en) 1985-12-19 1986-12-09 field effect transistor
KR1019860010809A KR900000073B1 (ko) 1985-12-19 1986-12-17 전계효과트랜지스터
CA000525579A CA1247755A (en) 1985-12-19 1986-12-17 Field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61017571A JPS62174976A (ja) 1986-01-28 1986-01-28 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPS62174976A true JPS62174976A (ja) 1987-07-31
JPH0260218B2 JPH0260218B2 (ja) 1990-12-14

Family

ID=11947599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61017571A Granted JPS62174976A (ja) 1985-12-19 1986-01-28 電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS62174976A (ja)

Also Published As

Publication number Publication date
JPH0260218B2 (ja) 1990-12-14

Similar Documents

Publication Publication Date Title
US7119381B2 (en) Complementary metal-oxide-semiconductor field effect transistor structure having ion implant in only one of the complementary devices
JPH03775B2 (ja)
JPS61256675A (ja) シヨツトキゲ−ト電界効果トランジスタの製造方法
JPS63102264A (ja) 薄膜半導体装置
JPS6356710B2 (ja)
JPS62174976A (ja) 電界効果トランジスタ
JPS6366969A (ja) 高耐圧多結晶シリコン薄膜トランジスタ
JPH0689870A (ja) 半導体素子の製造方法
JP3034546B2 (ja) 電界効果型トランジスタの製造方法
JPS58157169A (ja) 半導体装置
JP2911075B2 (ja) 電界効果トランジスタ
JPH04251939A (ja) 半導体装置及びその製造方法
JP3194921B1 (ja) 隆起型ストラップ構造mosトランジスタの製造方法
JP2718296B2 (ja) 半導体装置およびその製造方法
JPS59207669A (ja) 電界効果トランジスタの製造方法
JPH04158529A (ja) 半導体素子の製造方法
JPS6054479A (ja) 電界効果トランジスタの製造方法
JPH0449627A (ja) 化合物半導体装置の製造方法
JPH0494136A (ja) 電界効果トランジスタおよびその製造方法
JPS63124471A (ja) 電界効果トランジスタ
JPH04111431A (ja) 電解効果トランジスタの製造方法
JPS62171165A (ja) 電界効果トランジスタ
JPS63177470A (ja) 絶縁ゲ−ト電界効果トランジスタの製造方法
JPS60140875A (ja) 半導体装置
JPH01260816A (ja) 化合物半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term