JPS6054479A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS6054479A JPS6054479A JP16204483A JP16204483A JPS6054479A JP S6054479 A JPS6054479 A JP S6054479A JP 16204483 A JP16204483 A JP 16204483A JP 16204483 A JP16204483 A JP 16204483A JP S6054479 A JPS6054479 A JP S6054479A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- layer
- ions
- acceptor
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 15
- 150000001875 compounds Chemical class 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 239000002344 surface layer Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 abstract description 11
- 229910052760 oxygen Inorganic materials 0.000 abstract description 11
- 229910052799 carbon Inorganic materials 0.000 abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 7
- -1 carbon ions Chemical class 0.000 abstract description 4
- 239000000370 acceptor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000714 At alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は化合物半導体を母材とした電界効果トランジス
タに関し、特にＧａ ＡｓＭＥＳ ＦＥＴに関する。
タに関し、特にＧａ ＡｓＭＥＳ ＦＥＴに関する。
（従来技術）
ｒ １ ）
ＧａＡ、５１１４ＥＳＦ’ＥＴは、化合物半導体を母材
とした電界効果トランジスタの最−も代表的なものとし
て知られておシ、その基本的構成を第１図に示す。
とした電界効果トランジスタの最−も代表的なものとし
て知られておシ、その基本的構成を第１図に示す。
第１図において、１は半絶縁性のＧａＡｓ基板、２はｎ
″−形のソース領域、３は層形のドレイン領域、４はｎ
形の活性領域、５はソース電極、６はドレイン電極、７
はショットキ接合を形成するゲート電極であシ、各領域
２，３．４は通常Ｓｔを不純物として形成される。
″−形のソース領域、３は層形のドレイン領域、４はｎ
形の活性領域、５はソース電極、６はドレイン電極、７
はショットキ接合を形成するゲート電極であシ、各領域
２，３．４は通常Ｓｔを不純物として形成される。
このようなＧａＡｓＭＥＳＦＥＴは、高純度基板を用い
てその表面層に形成することができ、また高純度エピタ
キシャル成長法によって適当な基板上に高純度エピタキ
シャル成長層を形成し、その成長層中に形成することも
できる。
てその表面層に形成することができ、また高純度エピタ
キシャル成長法によって適当な基板上に高純度エピタキ
シャル成長層を形成し、その成長層中に形成することも
できる。
上述のような基板上に作成されたＦＥＴにおいては、基
板内の残留不純物量は少ないので、注入されたドナーの
活性化率は安定し、ＦＥＴのしきい値電圧（以下ＶＴと
いう）の均一性は集積回路の作製に十分なレベルまで向
上する。しかし、その際以下のような問題が生じる。
板内の残留不純物量は少ないので、注入されたドナーの
活性化率は安定し、ＦＥＴのしきい値電圧（以下ＶＴと
いう）の均一性は集積回路の作製に十分なレベルまで向
上する。しかし、その際以下のような問題が生じる。
（２）
それは、活性領域下のバンドの曲がり方が少なくなるた
めに、みかけ」ニチャンネルが拡がシ、ＦＥＴの飽和特
性が弱くなり、三極管特性に近づくということである。
めに、みかけ」ニチャンネルが拡がシ、ＦＥＴの飽和特
性が弱くなり、三極管特性に近づくということである。
三極管特性に近く々ることは、通常のＧａＡｓ論理回路
の動作にとっては好１しくない。
の動作にとっては好１しくない。
（発明の目的）
本発明の目的口１、少なくとも表面層が高純度の基板を
出発材として、その表面に良好な飽和特性と均一なりＴ
とを有する電界効果トランジスタ全形成するにある。
出発材として、その表面に良好な飽和特性と均一なりＴ
とを有する電界効果トランジスタ全形成するにある。
（発明の概要）
本発明では上記目的を達成するために電界効果トランジ
スタ形成前に不純物をイオン注入しておくことによって
、活性領域直下にアクセプタ不純物を存在させ、これに
よってチャネルの拡がシ？抑制して飽和特性音向」ニさ
せ、ｉ〜かもその不純物として深い準位のアクセプタ不
純物を用いるか、又は浅い準位のアクセプタ不純物と深
い準位のドナ不純物を用いることによって、■Ｃなどで
問題となる基板リーク電流の増加を防止したものであり
、また不純物のイオン打込を注意深く制御することによ
ってＶＴの均一性を保つようにしたものである。
スタ形成前に不純物をイオン注入しておくことによって
、活性領域直下にアクセプタ不純物を存在させ、これに
よってチャネルの拡がシ？抑制して飽和特性音向」ニさ
せ、ｉ〜かもその不純物として深い準位のアクセプタ不
純物を用いるか、又は浅い準位のアクセプタ不純物と深
い準位のドナ不純物を用いることによって、■Ｃなどで
問題となる基板リーク電流の増加を防止したものであり
、また不純物のイオン打込を注意深く制御することによ
ってＶＴの均一性を保つようにしたものである。
（発明の実施例）
以下実施例について第１図を参照して説明する。
市販のＧａＡｓ基板（図示せず）上に、ＭＯＣＶＤ成長
法（有機金属化学気相成長法）によって厚さ２．５μｍ
〜３１１ｍ 、残留不純物濃度は合計で１０１５ｃｍ−
３の高純度エピタキシャル成長層１ａを形成し、これを
基板１の表面から、浅い準位のアクセプタ不純物として
炭素のイオンを、深い準位のドナー不純物として酸素の
イオンをそれぞれ注入エネルギー８０ ＫｅＶ 、 １
００ ＫｅＶで注入量はｌＸ１０ ｃｎＩ ずつ注入し
、炭素と酸素の共注入層である不純物層１ｂを形成する
。その不純物層ｌｂ内に、ｎ形の活性領域４並びにｎ十
形のソース領域２およびｎ十形のドレイン領域３をＳｔ
イオンの注入により形成する。ｎ形とｎ十形の注入エネ
ルギーはそれぞれ６０ ＫｅＶ 、 １００ＫｅＶであ
シ、注入量はそれぞれ３×１０１２ｃｍ−２，２×１０
１３ｃｍ−２であり、アニールは８００℃２０ ｍｉｎ
である。なお、Ｗ−Ａｔケゝ−トの寸法は］、 ７１ｔ
ｍ Ｘ ］、 ０μｍである。
法（有機金属化学気相成長法）によって厚さ２．５μｍ
〜３１１ｍ 、残留不純物濃度は合計で１０１５ｃｍ−
３の高純度エピタキシャル成長層１ａを形成し、これを
基板１の表面から、浅い準位のアクセプタ不純物として
炭素のイオンを、深い準位のドナー不純物として酸素の
イオンをそれぞれ注入エネルギー８０ ＫｅＶ 、 １
００ ＫｅＶで注入量はｌＸ１０ ｃｎＩ ずつ注入し
、炭素と酸素の共注入層である不純物層１ｂを形成する
。その不純物層ｌｂ内に、ｎ形の活性領域４並びにｎ十
形のソース領域２およびｎ十形のドレイン領域３をＳｔ
イオンの注入により形成する。ｎ形とｎ十形の注入エネ
ルギーはそれぞれ６０ ＫｅＶ 、 １００ＫｅＶであ
シ、注入量はそれぞれ３×１０１２ｃｍ−２，２×１０
１３ｃｍ−２であり、アニールは８００℃２０ ｍｉｎ
である。なお、Ｗ−Ａｔケゝ−トの寸法は］、 ７１ｔ
ｍ Ｘ ］、 ０μｍである。
第２図は炭素と酸素を各々１×１０ ｃｍ ずつ注入し
た高純度ＭＯＣＶＴ）基板」二に作製したＦ’ＥＴのし
きい値電圧近傍での静ｔｔ、７性を示１〜た図である。
た高純度ＭＯＣＶＴ）基板」二に作製したＦ’ＥＴのし
きい値電圧近傍での静ｔｔ、７性を示１〜た図である。
第３図は、比較のだめに、炭素と酸素を注入していない
高純度ＭＯＣＶＤ基板上に作成したＦＥＴのしきい値電
圧近傍での静特性を示した図である。
高純度ＭＯＣＶＤ基板上に作成したＦＥＴのしきい値電
圧近傍での静特性を示した図である。
第２図と第３図の対比から明らかなように、第２図にお
いて見られたような三極管特性は第３図において全く観
測されていない。
いて見られたような三極管特性は第３図において全く観
測されていない。
これは活性領域下にイオン化したアクセプタが多く存在
するために活性領域下のバンドの曲がシが大きく々す、
活性領域下を通って流れる電流が減少したためであると
考えることができる。
するために活性領域下のバンドの曲がシが大きく々す、
活性領域下を通って流れる電流が減少したためであると
考えることができる。
以上のように浅い準位のアクセプタと深い準位のドナー
を共に注入した高純度基板を用いることは、飽和特性の
改善に非常に効果があると言える。
を共に注入した高純度基板を用いることは、飽和特性の
改善に非常に効果があると言える。
又、浅い準位のアクセプタのみでは基板のリーク（５）
電流が多くなるので、ＭＥＳＦＥＴ部分から十分能れた
部分では高抵抗となるように、共注入の際深い準位のド
ナーの量は浅い準位のアクセプタの量と同等以上にする
ことが望ましい。
部分では高抵抗となるように、共注入の際深い準位のド
ナーの量は浅い準位のアクセプタの量と同等以上にする
ことが望ましい。
上記実施例においては炭素、酸素の注入量をＩＸ］、０
． としたが、０．５ Ｘ １０１２ｃｍ−２〜５Ｘ
１０１２ｃｍ−２程度の範囲では、同様の効果が期待で
きる。
． としたが、０．５ Ｘ １０１２ｃｍ−２〜５Ｘ
１０１２ｃｍ−２程度の範囲では、同様の効果が期待で
きる。
また高純度工げタキシャル成長法は、ＭＯＣｖＤ法に限
る必要はなく、ＭＢＥ（分子線エピタキシャル成長法）
、ＶＰＥ法（気相エピタキシャル成長法）、その他の方
法でもか°まわない。
る必要はなく、ＭＢＥ（分子線エピタキシャル成長法）
、ＶＰＥ法（気相エピタキシャル成長法）、その他の方
法でもか°まわない。
なお、上記実施例では、化合物半導体の高純度エピタキ
シャル成長層の表面から不純物イオンを注入して不純物
層を形成する際、不純物として浅い準位のアクセプタと
深いドナーの共注入の例を述べたが、深いアクセプタの
みの注入の場合にも同様の効果が生じる。深い準位のア
クセプタとしてはバナジウム、クロム等がある。
シャル成長層の表面から不純物イオンを注入して不純物
層を形成する際、不純物として浅い準位のアクセプタと
深いドナーの共注入の例を述べたが、深いアクセプタの
みの注入の場合にも同様の効果が生じる。深い準位のア
クセプタとしてはバナジウム、クロム等がある。
（発明の効果）
（６）
上記のように本発明はＦＥＴのチャネル下を流れる電流
を抑制して、高純度基板の使用時に問題となる飽和特性
の悪化を解決することができ高性能のＦＥＴを高均一性
で作製することができるという利点があ＃） 、ＧａＡ
ｓ集積回路に利用することができる。
を抑制して、高純度基板の使用時に問題となる飽和特性
の悪化を解決することができ高性能のＦＥＴを高均一性
で作製することができるという利点があ＃） 、ＧａＡ
ｓ集積回路に利用することができる。
第１図は本発明の一実施例の断面構造図、第２図は炭素
と酸素を注入していないＦＥＴのしきい値電圧近傍での
静特性を示した図、第３図は、炭素と酸素を注入したＦ
ＥＴのしきい値電圧近傍での静特性を示した図である。 １・・・半絶縁性のＧａＡｓ基板、１ａ・・・高純度エ
ピタキシャル成長層、１ｂ・・・不純物層、２・・・ｎ
十形ソース領域、３・・・ｎ十形のドレイン領域、４・
・・ｎ形の活性層領域、５・・・ソース電極、６・・・
ドレイン電極、７・・・ダート電極。 特許出願人 沖電気工業株式会社 （７） 区 手続補正書（峠） ５８．１２． １ 昭和 年 月 日 特許庁長官 殿 １ 事件の表示 昭和５８年 特 許 願第１６２０／Ｉ／１ 号２、発
明の名称 電解効果トランジスタの製造方法 ３、補正をする者 事件との関係 特許出願人 住 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号４代理人 住 所（〒１０５） 東京都港区虎ノ門１丁目７ｉ１２
号６、補正の内容 （１）明細書第５頁第２行目に［なお、Ｗ −Ａ／ｒ−
）の」とあるのを「なお、ケゝ−ト電極（Ｗ −Ａｔ合
金製）の」と補正する。 （２）同書第５頁第１０行目から第１１行目に「第２図
において見られたような三極管特性は第３図」とあるの
を「第３図において見られたような三権管特性は第２図
」と補正する。 （３）同書第７頁第８行目から第９行目に「第２図は炭
素と酸素を」とあるのを「第３図は炭素と酸素を」と補
正する。 （４） 同書第７頁第１０行目に「第３図は、」とある
のを「第２図は、」と補正する。
と酸素を注入していないＦＥＴのしきい値電圧近傍での
静特性を示した図、第３図は、炭素と酸素を注入したＦ
ＥＴのしきい値電圧近傍での静特性を示した図である。 １・・・半絶縁性のＧａＡｓ基板、１ａ・・・高純度エ
ピタキシャル成長層、１ｂ・・・不純物層、２・・・ｎ
十形ソース領域、３・・・ｎ十形のドレイン領域、４・
・・ｎ形の活性層領域、５・・・ソース電極、６・・・
ドレイン電極、７・・・ダート電極。 特許出願人 沖電気工業株式会社 （７） 区 手続補正書（峠） ５８．１２． １ 昭和 年 月 日 特許庁長官 殿 １ 事件の表示 昭和５８年 特 許 願第１６２０／Ｉ／１ 号２、発
明の名称 電解効果トランジスタの製造方法 ３、補正をする者 事件との関係 特許出願人 住 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号４代理人 住 所（〒１０５） 東京都港区虎ノ門１丁目７ｉ１２
号６、補正の内容 （１）明細書第５頁第２行目に［なお、Ｗ −Ａ／ｒ−
）の」とあるのを「なお、ケゝ−ト電極（Ｗ −Ａｔ合
金製）の」と補正する。 （２）同書第５頁第１０行目から第１１行目に「第２図
において見られたような三極管特性は第３図」とあるの
を「第３図において見られたような三権管特性は第２図
」と補正する。 （３）同書第７頁第８行目から第９行目に「第２図は炭
素と酸素を」とあるのを「第３図は炭素と酸素を」と補
正する。 （４） 同書第７頁第１０行目に「第３図は、」とある
のを「第２図は、」と補正する。
Claims (1)
- 【特許請求の範囲】 少なくとも表面層が高純度の化合物半導体基板を用意し
、 その化合物半導体基板の表面から不純物イオンを注入し
て不純物層を形成し、 その不純物層内にソース領域、ドレイン領域、および活
性領域を形成するようにした電界効果トランジスタの製
造方法において、 前記不純、物が深い準位のアクセプタであるか、又は浅
い準位のアクセプタと深い準位のドナーとの２種類であ
ることを特徴とする電界効果トランジスタの製造方法０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16204483A JPS6054479A (ja) | 1983-09-05 | 1983-09-05 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16204483A JPS6054479A (ja) | 1983-09-05 | 1983-09-05 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6054479A true JPS6054479A (ja) | 1985-03-28 |
| JPH0226781B2 JPH0226781B2 (ja) | 1990-06-12 |
Family
ID=15747021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16204483A Granted JPS6054479A (ja) | 1983-09-05 | 1983-09-05 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054479A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04186848A (ja) * | 1990-11-21 | 1992-07-03 | Nec Corp | 電界効果トランジスタの製造方法 |
| US5153703A (en) * | 1988-03-14 | 1992-10-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US5229637A (en) * | 1988-03-14 | 1993-07-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
1983
- 1983-09-05 JP JP16204483A patent/JPS6054479A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153703A (en) * | 1988-03-14 | 1992-10-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US5229637A (en) * | 1988-03-14 | 1993-07-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JPH04186848A (ja) * | 1990-11-21 | 1992-07-03 | Nec Corp | 電界効果トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0226781B2 (ja) | 1990-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58190071A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5891682A (ja) | 半導体装置 | |
| JPS6054479A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6356710B2 (ja) | ||
| JPH0249465A (ja) | 化合物半導体装置、および素子分離帯の製造方法 | |
| JP3154556B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06318547A (ja) | 化合物半導体エピタキシャルウェハ | |
| JP2911075B2 (ja) | 電界効果トランジスタ | |
| JP2963120B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03174735A (ja) | 化合物半導体ウェハ | |
| JP3024172B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63132484A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPS58180065A (ja) | 電界効果トランジスタ | |
| JPS62259472A (ja) | 半導体装置 | |
| JPH0758700B2 (ja) | 熱処理法 | |
| JPS6251269A (ja) | 半導体装置 | |
| JPS60140875A (ja) | 半導体装置 | |
| JPH012319A (ja) | 熱処理法 | |
| JP2000307100A (ja) | 電界効果半導体装置 | |
| JPH03178128A (ja) | ３―５族化合物半導体装置の製造方法 | |
| JPS62174976A (ja) | 電界効果トランジスタ | |
| Zolper et al. | Ion Implantation For High Performance Ill-V Jfets And Hfets | |
| JPH04725A (ja) | 化合物半導体ヘテロ接合構造 | |
| JPH04233241A (ja) | 高耐圧電界効果トランジスタ | |
| JPS63226967A (ja) | 化合物半導体接合型電界効果トランジスタ及びその製造方法 |