JP3024172B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3024172B2 JP3024172B2 JP2160112A JP16011290A JP3024172B2 JP 3024172 B2 JP3024172 B2 JP 3024172B2 JP 2160112 A JP2160112 A JP 2160112A JP 16011290 A JP16011290 A JP 16011290A JP 3024172 B2 JP3024172 B2 JP 3024172B2
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- active layer
- wppm
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置、特に、高周波、高出力InP電
界効果トランジスタや高出力バイポーラトランジスタの
製造方法に関する。
界効果トランジスタや高出力バイポーラトランジスタの
製造方法に関する。
（従来の技術） InPはGaAsに比べ、電子の飽和速度が大きい、熱伝導
率が大きい、イオン化率が低い等の高周波、高出力素子
の能動層材料として有望な特性を有している。能動層の
形成はイオン注入法で行なわれる場合が多い。この方法
では、能動層中に導入されたドナーが、基板中に存在す
るFeなどの深い準位のアクセプターにより補償され、活
性化率が低下し、結果としてデバイス特性が劣化した。
InP基板中にイオン注入により直接能動層を形成した半
導体装置はMISFET等がある。例えば、AlGaAs成長層をゲ
ート絶縁膜としたInP電界効果トランジスターが特公平
２−98945号公報（特願昭63−251061号）に記載されて
いる。この素子は、Feドープ半絶縁性InP基板上にイオ
ン注入により形成したｎ型能動層と、アンドープAlGaAs
成長層を絶縁膜としたゲート絶縁層と、このゲート絶縁
層とショットキ接合し、能動層中のゲート下の空乏層を
制御するゲート電極と、能動層とオーム性接触するソー
ス電極及びドレイン電極とから構成されている。このMI
SFETにおいてもデバイス特性を向上させる半絶縁性InP
基板中のFe濃度の最適値はなされていない。
率が大きい、イオン化率が低い等の高周波、高出力素子
の能動層材料として有望な特性を有している。能動層の
形成はイオン注入法で行なわれる場合が多い。この方法
では、能動層中に導入されたドナーが、基板中に存在す
るFeなどの深い準位のアクセプターにより補償され、活
性化率が低下し、結果としてデバイス特性が劣化した。
InP基板中にイオン注入により直接能動層を形成した半
導体装置はMISFET等がある。例えば、AlGaAs成長層をゲ
ート絶縁膜としたInP電界効果トランジスターが特公平
２−98945号公報（特願昭63−251061号）に記載されて
いる。この素子は、Feドープ半絶縁性InP基板上にイオ
ン注入により形成したｎ型能動層と、アンドープAlGaAs
成長層を絶縁膜としたゲート絶縁層と、このゲート絶縁
層とショットキ接合し、能動層中のゲート下の空乏層を
制御するゲート電極と、能動層とオーム性接触するソー
ス電極及びドレイン電極とから構成されている。このMI
SFETにおいてもデバイス特性を向上させる半絶縁性InP
基板中のFe濃度の最適値はなされていない。
（発明が解決しようとする課題） ところで、イオン注入法のようにｎ型能動層を直接、
半絶縁性InP基板に形成すると基板中のアクセプターと
してのFeがドナーを補償する。特にFe濃度が高いと能動
層中のキャリア濃度が低下し、飽和電流値Idssなどのデ
バイス特性が低下することが問題となっている。また、
Fe濃度が低い場合では、基板の比抵抗が高くならずデバ
イス動作ができない、または、熱処理によって熱変成が
生じ、比抵抗のFe濃度に関する分布が変化してしまうと
の問題点があった。
半絶縁性InP基板に形成すると基板中のアクセプターと
してのFeがドナーを補償する。特にFe濃度が高いと能動
層中のキャリア濃度が低下し、飽和電流値Idssなどのデ
バイス特性が低下することが問題となっている。また、
Fe濃度が低い場合では、基板の比抵抗が高くならずデバ
イス動作ができない、または、熱処理によって熱変成が
生じ、比抵抗のFe濃度に関する分布が変化してしまうと
の問題点があった。
本発明の目的は、InP基板中のFe濃度がデバイス特性
に与える影響を明らかにし、Fe濃度の最適値を考慮した
高周波、高出力InP電界効果トランジスタ等の半導体装
置や、その製造方法を提供することにある。
に与える影響を明らかにし、Fe濃度の最適値を考慮した
高周波、高出力InP電界効果トランジスタ等の半導体装
置や、その製造方法を提供することにある。
（課題を解決するための手段） 本発明の半導体装置は、Fe濃度が0.30wppmから0.40wp
pmのInP基板の一部にドナー不純物の導入により能動層
が形成されていることを特徴とする また本発明の製造方法はFe濃度が0.30〜0.40wppmのIn
P基板を用い、その一部にドナー不純物を導入し、能動
層を形成する工程を有することを特徴とする。
pmのInP基板の一部にドナー不純物の導入により能動層
が形成されていることを特徴とする また本発明の製造方法はFe濃度が0.30〜0.40wppmのIn
P基板を用い、その一部にドナー不純物を導入し、能動
層を形成する工程を有することを特徴とする。
（作用） 次に、前記半絶縁性InP基板中のFe濃度が0.30wppmか
ら0.40wppmを使用する理由を述べる。まず、第２図にFe
濃度が異なる基板にイオン注入した基板の飽和電流値Id
ssの面内均一性の結果を示す。縦軸は飽和電流値Idssの
面内分散（σ）を飽和電流値Idssの平均値（dss）で
割った量である。0.30wppm以下では、濃度が低すぎるた
め熱変成により比抵抗のばらつきにより均一性が悪く、
0.40wppm以上では、Feの編析の面内ばらつきが大きくな
るため飽和電流値の面内均一性が悪くなると考えられ
る。さらに、第３図（ａ），（ｂ）に飽和電流値、トラ
ンスコンダクタンスgmのFe濃度依存性の結果をそれぞれ
示す。基板は上記と同様に準備したものである。0.40wp
pm以上では、Feによるドナー補償が大きいため特性が低
下し、0.30wppm以下では、チャネル中のキャリア濃度が
低下するために特性が低下すると考えられる。従って、
このような0.30wppmから040wppmのFe濃度の範囲をとる
ことによって、イオン注入によりｎ型能動層を半絶縁性
InP基板中に直接形成する場合に、基板中のFeがドナー
を補償しても、高抵抗を保ったまま最も高い活性化率を
得ることができる。つまり、Idss、トランスコンダクタ
ンスgm等のデバイス特性が最も向上してかつ、均一性の
優れた能動層を得ることができる。
ら0.40wppmを使用する理由を述べる。まず、第２図にFe
濃度が異なる基板にイオン注入した基板の飽和電流値Id
ssの面内均一性の結果を示す。縦軸は飽和電流値Idssの
面内分散（σ）を飽和電流値Idssの平均値（dss）で
割った量である。0.30wppm以下では、濃度が低すぎるた
め熱変成により比抵抗のばらつきにより均一性が悪く、
0.40wppm以上では、Feの編析の面内ばらつきが大きくな
るため飽和電流値の面内均一性が悪くなると考えられ
る。さらに、第３図（ａ），（ｂ）に飽和電流値、トラ
ンスコンダクタンスgmのFe濃度依存性の結果をそれぞれ
示す。基板は上記と同様に準備したものである。0.40wp
pm以上では、Feによるドナー補償が大きいため特性が低
下し、0.30wppm以下では、チャネル中のキャリア濃度が
低下するために特性が低下すると考えられる。従って、
このような0.30wppmから040wppmのFe濃度の範囲をとる
ことによって、イオン注入によりｎ型能動層を半絶縁性
InP基板中に直接形成する場合に、基板中のFeがドナー
を補償しても、高抵抗を保ったまま最も高い活性化率を
得ることができる。つまり、Idss、トランスコンダクタ
ンスgm等のデバイス特性が最も向上してかつ、均一性の
優れた能動層を得ることができる。
（実施例） 本発明の実施例を説明する。
第１図（ａ），（ｂ），（ｃ）は本発明の製造方法を
示す工程図である。
示す工程図である。
まず、第１図のようにFe濃度が0.30wppmから0.40wppm
半絶縁性InP基板１にレジストをマスクにして選択的にS
iイオンを注入し、ｎ型能動層11を形成する。注入エネ
ルギーは30keV、ドーズ量は、４×1012cm-2である。さ
らに、保護膜アニールを700℃、15分で行なう。次に保
護膜を除去し、MBE法などにより、ゲート絶縁層として
アンドープAlGaAs成長層２を500Å成長させる。次に、
アンドープAlGaAs成長層２の一部を除去し、ソース電極
３、ドレイン電極４をｎ型能動層11にオーム性接触さ
せ、さらに、ゲート電極５を形成する。
半絶縁性InP基板１にレジストをマスクにして選択的にS
iイオンを注入し、ｎ型能動層11を形成する。注入エネ
ルギーは30keV、ドーズ量は、４×1012cm-2である。さ
らに、保護膜アニールを700℃、15分で行なう。次に保
護膜を除去し、MBE法などにより、ゲート絶縁層として
アンドープAlGaAs成長層２を500Å成長させる。次に、
アンドープAlGaAs成長層２の一部を除去し、ソース電極
３、ドレイン電極４をｎ型能動層11にオーム性接触さ
せ、さらに、ゲート電極５を形成する。
第２図に本実施例により製造された電界効果トランジ
スタの飽和ドレイン電流の面内均一性を、他のFe濃度を
持った基板で試作した電界効果トランジスタと比較した
結果を示す。本実施例のものが最も特性の均一性がよい
ことを示している。さらに、第３図（ａ）（ｂ）に飽和
ドレイン電流と、トランスコンダクタンスの基板中のFe
濃度依存性をそれぞれ示す。飽和ドレイン電流とトラン
スコンダクタンスはFe濃度が小さくなるほど、0.30wppm
程度までは、増大することがわかる。本発明は、電界効
果トランジスタの高出力特性の向上に効果がある。
スタの飽和ドレイン電流の面内均一性を、他のFe濃度を
持った基板で試作した電界効果トランジスタと比較した
結果を示す。本実施例のものが最も特性の均一性がよい
ことを示している。さらに、第３図（ａ）（ｂ）に飽和
ドレイン電流と、トランスコンダクタンスの基板中のFe
濃度依存性をそれぞれ示す。飽和ドレイン電流とトラン
スコンダクタンスはFe濃度が小さくなるほど、0.30wppm
程度までは、増大することがわかる。本発明は、電界効
果トランジスタの高出力特性の向上に効果がある。
ドナー不純物の導入方法はイオン注入に限らず、熱拡
散等の方法でもよい。
散等の方法でもよい。
（発明の効果） 以上により、ドナーの導入によりｎ型能動層を半絶縁
性InP基板中に直接形成する場合、半絶縁性InP基板中の
Fe濃度が、0.30wppmから0.40wppmの時、デバイス特性が
最も向上することを実現でき、さらに均一性にも優れて
いる。本発明は高周波、高出力InP電界効果トランジス
タやバイポーラトランジスタ等の半導体装置の高出力化
に寄与することが極めて大である。
性InP基板中に直接形成する場合、半絶縁性InP基板中の
Fe濃度が、0.30wppmから0.40wppmの時、デバイス特性が
最も向上することを実現でき、さらに均一性にも優れて
いる。本発明は高周波、高出力InP電界効果トランジス
タやバイポーラトランジスタ等の半導体装置の高出力化
に寄与することが極めて大である。
第１図（ａ）（ｂ）（ｃ）は本発明の実施例のFETの製
造方法を示す製造工程図。第２図は飽和電流値の面内分
散（σ）を飽和電流値の平均値（dss）で割った量の
半絶縁性InP基板中のFe濃度依存性を示す図。第３図
（ａ）（ｂ）は本発明の実施例により製造されたFETの
飽和電流値、トランスコンダクタンスの半絶縁性InP基
板中のFe濃度依存性をそれぞれ示す図。 １……Feドープ半絶縁性InP基板、11……ｎ型能動層、 ２……アンドープAlGaAs成長層、３……ソース電極、 ４……ドレイン電極、５……ゲート電極
造方法を示す製造工程図。第２図は飽和電流値の面内分
散（σ）を飽和電流値の平均値（dss）で割った量の
半絶縁性InP基板中のFe濃度依存性を示す図。第３図
（ａ）（ｂ）は本発明の実施例により製造されたFETの
飽和電流値、トランスコンダクタンスの半絶縁性InP基
板中のFe濃度依存性をそれぞれ示す図。 １……Feドープ半絶縁性InP基板、11……ｎ型能動層、 ２……アンドープAlGaAs成長層、３……ソース電極、 ４……ドレイン電極、５……ゲート電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/80 H01L 21/205 H01L 21/208 H01L 29/20 C30B 29/40
Claims (2)
- 【請求項１】Fe濃度が0.30wppmから0.40wppmのInP基板
の一部にドナー不純物を導入し、能動層を形成したこと
を特徴とする半導体装置。 - 【請求項２】Fe濃度が0.30wppmから0.40wppmのInP基板
の一部にドナー不純物を導入し、能動層を形成したこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160112A JP3024172B2 (ja) | 1990-06-19 | 1990-06-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160112A JP3024172B2 (ja) | 1990-06-19 | 1990-06-19 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0449669A JPH0449669A (ja) | 1992-02-19 |
| JP3024172B2 true JP3024172B2 (ja) | 2000-03-21 |
Family
ID=15708120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2160112A Expired - Fee Related JP3024172B2 (ja) | 1990-06-19 | 1990-06-19 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024172B2 (ja) |
-
1990
- 1990-06-19 JP JP2160112A patent/JP3024172B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0449669A (ja) | 1992-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61256675A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| JPH0324782B2 (ja) | ||
| EP0228624B1 (en) | field effect transistor | |
| JP3024172B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07111976B2 (ja) | 半導体装置の製造方法 | |
| US5514606A (en) | Method of fabricating high breakdown voltage FETs | |
| JP2004146588A (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
| JPH0346224A (ja) | Ｍｅｓｆｅｔ製造方法 | |
| JPH03280552A (ja) | 電界効果トランジスタの製造方法 | |
| JPH06318547A (ja) | 化合物半導体エピタキシャルウェハ | |
| JP2728427B2 (ja) | 電界効果型トランジスタとその製法 | |
| JP3442498B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JP3014437B2 (ja) | 半導体素子の製造方法 | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| JP3165655B2 (ja) | 化合物半導体素子の製造方法 | |
| JPH01286308A (ja) | ＧａＡｓ電界効果トランジスタの製造方法 | |
| JP3210533B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6032367A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60164365A (ja) | 半導体装置の製造方法 | |
| JPS6353708B2 (ja) | ||
| JPH04267530A (ja) | 半導体装置 | |
| JPH07283402A (ja) | 半導体装置とその製造方法 | |
| JP2000307100A (ja) | 電界効果半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |