JP3442498B2

JP3442498B2 - 化合物半導体装置及びその製造方法

Info

Publication number: JP3442498B2
Application number: JP22057694A
Authority: JP
Inventors: 祐二粟野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-09-14
Filing date: 1994-09-14
Publication date: 2003-09-02
Anticipated expiration: 2018-09-02
Also published as: JPH0883889A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、化合物半導体装置およ
びその製造方法に関し、より詳しくは、複数の半導体素
子を有する化合物半導体装置及びその製造方法に関す
る。

【０００２】

【従来の技術】化合物半導体集積回路の素子分離法とし
て、初期にはGaAsなどの半絶縁性基板にトランジスタな
どの素子を直接作り込んでいた。この構造は、図５に示
したように、GaAsの半絶縁性基板１０１にｎ型不純物な
どを直接イオン注入し、n-GaAsの動作領域１０２とｎ⁺
- GaAsのソース／ドレイン領域１０３s ，d を形成し、
それぞれの上にアルミニウムよりなるゲート電極１０４
ｇ、金よりなるソース／ドレイン電極１０４ｓ，ｄを形
成してＭＥＳＦＥＴ（Metal Semiconductor Field Effe
ct Transistor ）を構成したものである。隣接した２つ
のＭＥＳＦＥＴ１０５，１０６の素子は、半絶縁性基板
１０１自体の抵抗による絶縁性によって電気的に分離さ
れている。

【０００３】また、図６に示した化合物半導体装置で
は、GaAsの半絶縁性基板１１１にGaAsのノンドープ半導
体層１１２とn-GaAsの薄い動作層１１３がエピタキシャ
ル成長されている。また動作層１１３には、イオン注入
によりｎ⁺- GaAsからなるゲート／ドレイン領域１１４
ｓ，ｄが設けられ、ゲート／ドレイン領域１１４ｓ，ｄ
上にはオーミック電極１１５ｓ，ｄが形成され、それら
の間の領域の動作領域１１３上にはショットキー電極１
１５ｇが形成され、これらにより２つのＭＥＳＦＥＴ１
１７，１１８が構成されている。

【０００４】この２つＭＥＳＦＥＴ１１７，１１８の周
囲にはそれぞれ、プロトンや酸素イオンを注入した素子
分離領域１１６が半絶縁性基板１１１まで達するように
形成され、これによりＭＥＳＦＥＴ１１７，１１８が互
いに電気的に絶縁される。この素子分離領域１１６によ
れば、素子の横方向は十分に絶縁されるので、素子のサ
イドゲート効果が抑制される。サイドゲート効果とは、
隣接する素子同士、隣接する配線同士または隣接する素
子と配線での電圧や信号などが互いに影響し合って、素
子特性に悪影響を与えるものである。これと同様に、基
板電位が素子に悪影響を与えるバックゲート効果もあ
る。

【０００５】サイドゲート効果、バックゲート効果はい
ずれも回路の動作を狂わせるため、何らかの対策が必要
である。そこで、図７に示すように、図６に示す半導体
装置においてノンドープ半導体層１１２と半絶縁性基板
１１１の間に高抵抗層１１９を形成してサイドゲート効
果、バックゲート効果を抑制することが知られている。

【０００６】この高抵抗層１１９は、例えば低温の分子
線エピタキシャル成長法（ＭＢＥ法）によって成長させ
たGaAs層（以下、LT−GaAs（Low Temperature GaAs）層
と呼ぶ）を、特定の温度で加熱すると極めて高い抵抗値
を示すことを利用して形成されている。具体的には、LT
−GaAs層は、４５０℃以下の温度、好ましくは２００℃
程度のＭＢＥ法によって成長させたもので、砒素を本来
の化学量論比よりも数％過剰に含んだ単結晶GaAsであ
る。また、このLT-GaAs 層は成長後に、約６００℃の温
度で加熱すると高抵抗の性質に変化するという性質があ
る。

【０００７】このLT-GaAs 層が約６００℃の温度の加熱
によって高抵抗化するのは、次にような理由によるもの
と考えられる。約６００℃の温度に加熱されることによ
って、LT-GaAs 層に過剰に含まれている砒素が、数十オ
ングストローム程度の砒素凝結粒として析出し、砒素凝
結粒とその周囲のGaAsとの間にショットキー障壁が発生
する。砒素凝結粒の量が増えると、金属−半導体のショ
ットキー障壁が三次元的に密に分布するため、多数の砒
素凝結粒の周囲の空乏層がつながって抵抗が高くなる。

【０００８】図７に示した化合物半導体装置に形成した
ＭＥＳＦＥＴ１１７，１１８は、横方向には素子分離領
域１１６で分離され、厚さ方向には高抵抗層１１９で基
板から分離されるため、サイドゲート効果による影響と
バックゲート効果による影響の両方を少なくすることが
できる。

【０００９】

【発明が解決しようとする課題】しかし、このような従
来の化合物半導体装置には次のような問題点があった。
例えば、図５に示したような半絶縁性基板に直接素子を
作り込む構造では、製造工程は簡単であるが、素子分離
が絶縁性のあまり高くない半導体材料によって行われる
ため、素子特性が隣接素子の影響や基板電位の影響を受
け易い。

【００１０】また、図６のように素子周囲に素子分離領
域を設けると、サイドゲート効果による影響は遮断する
ことができるが、素子の下方向には絶縁が不十分なた
め、バックゲート効果の影響が十分に遮断できないとい
う欠点があった。また、図７に示したように素子分離領
域と高抵抗層を両方設ける構造では、素子の横方向と下
方向が完全に電気的に分離されるため、サイドゲート効
果による影響もバックゲート効果による影響も両方とも
遮断することができる。しかし、基板中にLT-GaAs より
なる高抵抗層を設け、さらに素子周囲に素子分離領域を
設けるためには、製造工程が複雑でかつ長くなるという
欠点があった。

【００１１】本発明はこのような問題点に鑑みてなされ
たものであって、サイドゲート効果及びバックゲート効
果の影響を低減した化合物半導体装置を提供し、かつそ
のような化合物半導体装置の簡略化した製造方法を提供
することを目的とする。

【００１２】

【課題を解決するための手段】上記した課題は、図１に
例示するように、Ｖ族元素が化学量論比からずれて過剰
に含有したIII-Ｖ族化合物半導体層よりなる高抵抗領域
２ａと、前記高抵抗領域内の上層部に局所的に形成さ
れ、且つ前記高抵抗領域よりも低抵抗の活性領域２ｂと
を有することを特徴とする化合物半導体装置により解決
する。

【００１３】または、前記III-Ｖ族化合物半導体層が、
GaAs、AlGaAs、InGaAs、AlInAsおよびInGaP のうちの少
なくとも１つを含むことを特徴とする化合物半導体装置
により解決する。または、図２に例示するように、Ｖ族
元素が化学量論比からずれて過剰に含有したIII-Ｖ族化
合物半導体層２を形成する工程と、前記III-Ｖ族半導体
層２を第１の温度に加熱して高抵抗化した高抵抗領域２
ａを形成する工程と、レーザ又は電子ビームのいずれか
を前記高抵抗領域２ａに照射して、前記第１の温度より
も高い第２の温度で前記高抵抗領域２ａを局所的に加熱
して抵抗が前記高抵抗領域よりも低い活性領域２ｂを形
成する工程とを有することを特徴とする化合物半導体装
置の製造方法より解決する。

【００１４】または、前記III-Ｖ族化合物半導体層には
ドーナ又はアクセプタとなる不純物が含まれていること
を特徴とする化合物半導体装置の製造方法より解決す
る。または、前記第１の温度が、ほぼ６００℃であるこ
とを特徴とする化合物半導体装置の製造方法より解決す
る。または、前記III-Ｖ族化合物半導体層が、GaAs、Al
GaAs、InGaAs、AlInAsおよびInGaP のうちの少なくとも
１つを含むことを特徴とする化合物半導体装置の製造方
法により解決する。

【００１５】

【作用】本発明によれば、化学量論比からずれて過剰
にAsなどのＶ族元素を含んだGaAsなどのIII-Ｖ族化合物
半導体層を、例えば約６００℃の温度に加熱して高抵抗
化した高抵抗領域と、この高抵抗領域を電子ビームなど
によって局所的に例えば６００℃よりも高い温度に加熱
して抵抗を低減した活性領域とを有する化合物半導体装
置を構成している。

【００１６】この構造によれば、活性領域の周囲および
下方が高抵抗の高抵抗領域で囲まれるため、活性領域を
電気的に十分分離することができる。したがって、活性
領域に形成した素子へのサイドゲート効果およびバック
ゲート効果による影響が大幅に低減され、素子の特性が
大幅に安定化しかつ向上する。また、III-Ｖ族化合物半
導体層に予めドナー又はアクセプタとなる不純物を含有
させれば、電子ビームなどにより形成した活性領域で不
純物は活性化し、不純物注入を別に行う手間が省ける。

【００１７】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。（第１の実施例の説明）図１は、本発明の第１の実施例
に係る化合物半導体装置の構造を概略的に示す断面図で
あり、２つのＭＥＳＦＥＴ素子が形成されている。

【００１８】GaAsからなる半絶縁性半導体基板１上に、
低温のＭＢＥ法で成長させたLT-GaAs 層２が形成されて
いる。このLT-GaAs 層２は、高抵抗の高抵抗領域２ａと
低抵抗の第一の活性領域２ｂとその周囲の第二の活性領
域２ｃからなる。高抵抗領域２ａは、図７と関連して説
明したようにLT-GaAs 層２を約６００℃の温度で加熱し
て高抵抗化した領域であり、第一及び第二の活性領域２
ｂ、２ｃは、高抵抗化したLT-GaAs 層２をさらに高い温
度で加熱することによって砒素凝結粒を減少させて低抵
抗化させた領域である。製造方法については後で詳しく
説明するが、第一及び第二の活性領域２ｂ、２ｃは電子
ビームなどで局所的に加熱することによって形成され
る。

【００１９】第二の活性領域２ｃは第一の活性領域２ｂ
の周囲に存在し、電子ビーム照射領域から伝導した熱に
より低抵抗化した領域であり、第一の活性領域２ｂほど
低抵抗化はされていない。活性領域２ｃは半絶縁性基板
１に達しないように形成されている。LT-GaAs 層２の２
つの第一の活性領域２ｂにはそれぞれ、n-GaAsのチャネ
ル領域３とその両側にｎ⁺-GaAs のソース／ドレイン領
域４ｓ，４ｄが形成されている。またそれぞれのチャネ
ル領域３の上にはアルミニウムからなるゲート電極５ｇ
が形成され、ソース／ドレイン領域４ｓ，４ｄ上には金
ゲルマニウム／金などからなるソース／ドレイン電極５
ｓ，５ｄ形成されている。以上により２つのＭＥＳＦＥ
Ｔ６，７が構成されている。

【００２０】このような構成によれば、活性領域２ｂ、
２ｃの横方向と下方向が高抵抗領域２ａによって囲まれ
ているため、活性領域２ｂは横方向にも下方向にも絶縁
される。したがって、活性領域２ｂ内に形成されたＭＥ
ＳＦＥＴ素子は、サイドゲート効果およびバックゲート
効果による影響が極めて少なくなる。次に、本発明の化
合物半導体装置の製造方法を説明する。

【００２１】図２は、第１の実施例で説明したＭＥＳＦ
ＥＴを含む化合物半導体装置の１つのＭＥＳＦＥＴを含
む部分だけの製造方法を示し、図２(a) 〜(c) はそれぞ
れ各工程を概略的に示した断面図である。まず図２(a)
の工程では、GaAsからなる半絶縁性基板１に、LT-GaAs
層２を４５０℃以下の低温のＭＢＥ法により成長させ
る。この成長は通常、温度２００℃、成長速度１μｍ／
時間で成長させることが好ましい。つづいて、LT-GaAs
層２を成長した後、６００℃の温度で熱処理を行う。こ
の１回目の熱処理により、LT-GaAs 層２全体が高抵抗化
する。

【００２２】次に図２(b) に示すように、LT-GaAs 層２
のＭＥＳＦＥＴ形成予定領域に電子ビーム９を照射し局
所的にアニールして２回目の熱処理を行い、低抵抗化し
た第一の活性領域２ｂとその周囲の第二の活性領域２ｃ
を形成する。このとき、第一の活性領域２ｂが６００℃
よりも高い温度、好ましくは７５０℃以上の温度になる
ように加熱する。第一の活性領域２ｂの温度は、電子ビ
ームの出力と照射時間によって決まり、0.２Ｗ／μｍ，
５０μｓｅｃの照射を行う。

【００２３】低温のＭＢＥ法で成長させたLT-GaAs 層
は、約６００℃の温度で加熱すると砒素凝結粒が生じて
高抵抗化するが、この高抵抗化したLT-GaAs 層をさらに
高い温度で加熱すると高抵抗の性質が失われる。これ
は、より高い温度で加熱することによって砒素が拡散し
て凝結粒の密度が小さくなるからと考えられる。第一の
活性領域２ｂは電子ビームの照射によって素子形成に十
分に低抵抗化した領域であり、第二の活性領域２ｃは第
一の活性領域２ｂからの熱伝導によって低抵抗化してい
るが素子形成には不十分である。

【００２４】第一及び第二の活性領域２ｂ，２ｃは、半
絶縁性基板１まで達しない深さに形成しなければならな
い。第二の活性領域２ｃが半絶縁性基板１に達すると半
絶縁性基板１と電気的に導通し、バックゲート効果の原
因となる。また同様に、LT-GaAs 層２に第一及び第二の
活性領域２ｂ，２ｃを複数個形成する場合は、第二の活
性領域２ｃ同士が交わるとサイドゲート効果の原因とな
るので、活性領域は互いに交わらないように形成する必
要がある。

【００２５】なお、LT-GaAs 層を局所的に加熱する手段
は、電子ビームの他、レーザなどでもよい。次に、図２
(c) に示すように、第一の活性領域２ｂにシリコン等の
ｎ型不純物をイオン注入してｎ型のチャネル領域３とｎ
⁺型のソース／ドレイン領域４ｓ，４ｄを形成する。そ
して、チャネル領域３上にショットキー接触するゲート
電極５ｇと、ソース／ドレイン領域４ｓ．４ｄにオーミ
ック接触するソース／ドレイン電極５ｓ，５ｄを形成
し、これによりＭＥＳＦＥＴが完成する。

【００２６】このように、半絶縁性基板１上にLT-GaAs
層を１層成長させ、そのLT-GaAs 層を加熱温と加熱領域
を変化させて２回の熱処理を行うことによって、素子分
離のための高抵抗領域と素子形成のための低抵抗な活性
領域を形成する。したがって、サイドゲート効果および
バックゲート効果による影響が少ない優れたＭＥＳＦＥ
Ｔの製造工程を大幅に簡略化する。（第２実施例）第１の実施例の製造方法では、LT-GaAs
層２に活性領域２ｂを形成してから不純物をイオン注入
して素子を形成しているが、不純物を含むLT-GaAs 層２
を形成しておき、LT-GaAs 層に電子ビーム等で加熱して
低抵抗の第一の活性領域２ｂを形成するとともに、その
中に含まれているキャリア密度を大きくしてもよい。

【００２７】例えば、LT-GaAs 層２のキャリア密度が１
×１０¹⁸／cm³となる程度にシリコン（不純物）をドー
プした後に、第一の活性領域２ｂとなる領域を８５０℃
の温度で２０秒間加熱してチャネル領域３を形成し、そ
の両側を９５０℃で２０秒間加熱してソース／ドレイン
領域４ｓ，４ｄを形成してもよい。これによれば、不純
物を注入する工程が省け、活性領域とチャネル領域とソ
ース／ドレイン領域の形成工程が簡素化される。これら
の加熱は、電子又はレーザビームを用いて相当する条件
で行なう。

【００２８】これは図３に示す技術を応用したものであ
る。図３は、シリコン等のドナーを入れて低温成長させ
たLT-GaAs 層を様々な温度でアニールしたときのキャリ
ア密度回復特性を示したものである（W.Schaff etal. M
RS Proc. vol.241, p51から引用）。この図において、
横軸はLT-GaAs 層中のSiドナーのドーピング密度、縦軸
はアニールによって現れたキャリアの密度を示す。

【００２９】図３に描かれた線のうち、実線Ａは、LT-G
aAs 層を低温成長した直後のキャリア密度、実線Ｂは、
LTGaAs層中のドナーがすべてキャリアになったときのキ
ャリア密度、実線Ｃ、実線Ｄ、実線Ｅはそれぞれ７５０
℃、８５０℃、９５０℃の温度で２０秒間高速アニール
（rapid thermal annealing)したときのキャリア密度を
示す。

【００３０】図３からわかるとおり、７５０℃以上の温
度で２０秒間以上アニールすることによって、高抵抗化
していたLT-GaAs 層のキャリア密度が大きくなり活性化
することがわかるつまり、４５０℃以下の低い温度のＭ
ＢＥ法で成長させたLT-GaAs層は、約６００℃の温度の
加熱で高抵抗化し、６００℃以上の温度、好ましくは７
５０℃以上のアニールによりキャリア密度が高くなって
活性化する。（第３の実施例の説明）図４は、本発明の第２の実施例
に係る化合物半導体装置の構造を概略的に示した断面図
であり、ＨＥＭＴ（high electron mobility transisto
r ）素子が２つ隣接して形成されている。

【００３１】本実施例では、GaAsの半絶縁性基板１１上
に、LT-GaAs 層１２とn 型のLT-AlGaAs 層１が低温のＭ
ＢＥ法で連続的に成長されている。LT-GaAs 層１２とLT
-AlGaAs 層１３はれぞれ第１の実施例と同じように約６
００℃で加熱されて高抵抗化されている。これにより、
LT-GaAs 層１３の２つの素子形成領域には、第１実施例
と同様に低抵抗な第一の活性領域１２ｂ，１３ｂが形成
され、その周囲には第一の活性領域１２ｂ，１３ｂより
も高抵抗の第二の活性領域１２ｃ，１３ｃが形成されて
いる。

【００３２】ここで、第一の活性領域１２ｂ，１３ｂ
は、第１の実施例と同様に、電子ビームによりキャリア
が十分に活性化されている領域であり、その周囲の第二
の活性領域１２ｃ，１３ｃは活性領域１２ｂ，１３ｂか
ら熱が伝導して高抵抗の性質が失われた領域である。こ
のLT-AlGaAs 層１３の第一の活性領域１３ｂは、LT-GaA
s 層１２の第一の活性領域１２ｂとの間で-AlGaAs ／Ga
Asヘテロ構造となっており、活性領域１２ｂの活性領域
１３ｂ側には、高い電子移動度を持つ二次元電子ガス領
域１６が形成されている。そして、LT-AlGaAs 層１３の
第一の活性領域１３ｂの上には、ショットキー接触する
材料よりなるゲート電極１７ｇが形成され、その両側に
はオーミック接触するソース電極１７ｓとドレイン電極
１７ｄが形成されている。ソース／ドレイン電極１７
ｓ，１７ｄの下にはソース／ドレイン領域１５ｓ，１５
ｄが形成されている。

【００３３】これにより２つの素子形成領域にはそれぞ
れＨＥＭＴ素子１８，１９が形成されている。このよう
な構造により、第一の活性領域１２ｂ，１３ｂは、高抵
抗なLT-GaAs層１２とLT-AlGaAs 層１３によって基板平
面方向と厚さ方向に電気的に分離されているので、第一
の活性領域１２ｂ，１３ｂに形成されたＨＥＭＴ素子の
サイドゲート効果およびバックゲート効果による影響は
大幅に低減される。（その他の実施例）上記実施例では砒素を過剰に含んだ
GaAsについて説明したが、その他にAlGaAs、InGaAs、Al
InAsなどの砒素を含むIII-Ｖ族化合物半導体でも同じ作
用、効果がある。また、砒素が化学量子論比からずれて
過剰に含有される元素は砒素だけではなく、III-Ｖ族化
合物半導体中で過剰に含んだＶ族元素であればよい。そ
のようなIII-Ｖ族化合物半導体として例えばリンを過剰
に含んだInGaP がある。

【００３４】

【発明の効果】以上述べたように本発明によれば、化学
量論比からずれて過剰にAsなどのＶ族元素を含んだGaAs
などのIII-Ｖ族化合物半導体層を、例えば約６００℃の
温度に加熱して高抵抗化した高抵抗領域と、この高抵抗
領域を電子ビームなどによって局所的に、６００℃より
も高い温度に加熱して抵抗を低減した活性領域とを有す
る化合物半導体装置を構成しているので、これによれ
ば、活性領域の周囲および下方が高抵抗の高抵抗領域で
囲まれるため、活性領域を電気的に十分分離することが
できる。したがって、活性領域に形成した素子へのサイ
ドゲート効果およびバックゲート効果による影響を大幅
に低減し、素子の特性を大幅に安定化しかつ向上するこ
とができる。

【００３５】また、III-Ｖ族化合物半導体層に予めドナ
ー又はアクセプタとなる不純物を含有させれば、電子ビ
ームなどにより形成した活性領域で不純物は活性化し、
不純物注入を別に行う手間が省ける。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る化合物半導体装置
の概略的な構造を示す断面図である。

【図２】本発明の第１実施例の化合物半導体装置の製造
工程を示す断面図である。

【図３】ドーピングされたGaAsを様々な温度で加熱する
ときの、ドナー濃度を示す特性図である。

【図４】本発明の第３の実施例に係る化合物半導体装置
の概略的な構造を示す断面図である。

【図５】従来の化合物半導体装置の素子分離構造を示す
概略的な断面図である。

【図６】従来の化合物半導体装置の素子分離構造を示す
概略的な断面図である。

【図７】従来の化合物半導体装置の素子分離構造を示す
概略的な断面図である。度と加熱により発生するキャリ
アの密度の関係を示すグラフである。

【符号の説明】

１、１１半絶縁性基板２、１２ LT-GaAs 層２ｂ、２ｃ、１２ｂ、１２ｃ、１３ｂ、１３ｃ活性
領域３チャネル領域４、１５ソース・ドレイン領域５、１７電極６、７ＭＥＳＦＥＴ１３ LT-AlGaAs層１６二次電子ガス層１８、１９ＨＥＭＴ

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/338 H01L 29/778 H01L 27/095 H01L 29/80 - 29/812 H01L 21/18 - 21/20 H01L 21/76

Claims

(57)【特許請求の範囲】

【請求項１】Ｖ族元素が化学量論比からずれて過剰に含
有したIII-Ｖ族化合物半導体層よりなる高抵抗領域と、
前記高抵抗領域内の上層部に局所的に形成され、且つ前
記高抵抗領域よりも低抵抗の活性領域とを有し、前記高
抵抗領域よりも前記活性領域の方が砒素凝結粒の密度が
小さいことを特徴とする化合物半導体装置。
【請求項２】前記III-Ｖ族化合物半導体層が、GaAs、Al
GaAs、InGaAs、AlInAsおよびInGaP のうちの少なくとも
１つを含むことを特徴とする請求項１に記載の化合物半
導体装置。
【請求項３】Ｖ族元素が化学量論比からずれて過剰に含
有したIII-Ｖ族化合物半導体層を形成する工程と、前記
III-Ｖ族半導体層を第１の温度に加熱して高抵抗化した
高抵抗領域を形成する工程と、レーザ又は電子ビームの
いずれかを前記高抵抗領域に照射して、前記第１の温度
よりも高い第２の温度で前記高抵抗領域を局所的に加熱
して抵抗が前記高抵抗領域よりも低い活性領域を形成す
る工程とを有することを特徴とする化合物半導体装置の
製造方法。
【請求項４】前記III-Ｖ族化合物半導体層にはドナー又
はアクセプタとなる不純物が含まれていることを特徴と
する請求項３記載の化合物半導体装置の製造方法。
【請求項５】前記III-Ｖ族化合物半導体層が、GaAs、Al
GaAs、InGaAs、AlInAsおよびInGaP のうちの少なくとも
１つを含むことを特徴とする請求項３に記載の化合物半
導体装置の製造方法。