JPH05226343A - 化合物半導体中の酸素のゲッタリング - Google Patents

化合物半導体中の酸素のゲッタリング

Info

Publication number
JPH05226343A
JPH05226343A JP4026427A JP2642792A JPH05226343A JP H05226343 A JPH05226343 A JP H05226343A JP 4026427 A JP4026427 A JP 4026427A JP 2642792 A JP2642792 A JP 2642792A JP H05226343 A JPH05226343 A JP H05226343A
Authority
JP
Japan
Prior art keywords
oxygen
dopant
iii
compound
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4026427A
Other languages
English (en)
Inventor
Herve Baratte
エルヴ・バラット
Souza Joel P De
ジョエル・ペレイタ・デ=スーザ
Devendra K Sadana
デーヴェンドラ・クマル・サダナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05226343A publication Critical patent/JPH05226343A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/024Defect control-gettering and annealing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】微量の酸素を含有するIII−V族の化合物半導
体材料中の電気的活性度と電子移動度を実質的に増大さ
せる方法と、それによって得られる製造品を提供する。 【構成】III−V族の化合物結晶材料をn型ドーパント
でドーピングし、このIII−V族の化合物材料に、上記
の増大効果を示すのに十分な少量の酸素に反応する元素
を添加または注入する。これらの量は、それぞれ約1×
1013cm-2、および4.5×1012cm-2を超えない
量とする。添加または注入した酸素に反応する元素の量
はn型ドーパントの量より少ないことが好ましい。実験
データによれば、添加または注入した酸素に反応する元
素は、ゲッタリング剤として機能して、ドーパント領域
と酸素に反応する元素の領域の間に酸素空乏帯を形成す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、III−V族化合物中
に添加する酸素に反応する元素とともにn型ドーパント
を入れて、活性度および電子移動度が改善された半導体
を形成する方法に関するものである。この発明はまた、
この改良を得るために、III−V族化合物、特にIII−V
族化合物半導体から、添加した酸素に反応する元素によ
って酸素をゲッタリングする方法にも関するものであ
る。
【0002】
【従来の技術】C.W.ファーレイ(Farley)他の Jou
rnal of Electronic Materials、Vol.16、No.
1、1987年、p.79に所載の論文には、Si、S
i+Al、およびSi+Pを注入した半絶縁GaAs:
Crの密接したコンタクトの急速熱アニーリングが記載
されている。ファーレイ他は、従来の技術および先に報
告された本件に関するより詳しい結果に従って、III族
元素(たとえばAl)およびV族元素(たとえばP)と
Siの同時注入により、そのドナー活性度またはアクセ
プタ活性度が影響を受けることを認めた。Si、Al、
およびPの注入量はそれぞれ1×1014cm-2であっ
た。
【0003】米国特許第3974002号明細書には、
GaAs化合物に基づく異種接合構造レーザの分子線エ
ピタキシによる製造中のゲッタリング剤としてアルミニ
ウムを使用することが記載されている。上記特許の図3
Bには、GaAsとAl0.25Ga0.75Asが交互になっ
た領域、すなわちアルミニウムのゲッタリング剤が約2
5%使用されている構造が示されている。
【0004】米国特許第4426237号明細書には、
Mgドーピングの効率を高めるために、Ga供給源のる
つぼにアルミニウムを添加して、分子線エピタキシによ
りGaAsを成長させる方法が記載されている。Ga供
給源材料には、Alは約0.1%しか含まれておらず、
たとえば、GaAs1モル当たりAlが10-3モルであ
る。上記特許には、形成されるGaAs領域のAlによ
る汚染は、Alの使用量がこのように少量であるため、
問題にならないことが指摘されている。
【0005】米国特許第3647389号明細書には、
酸化ホウ素を封入剤として使用する液体封入法によっ
て、III−V族化合物半導体を成長させる際に、アルミ
ニウムをゲッタリング剤として使用することが記載され
ている。
【0006】キャッスル(Castl)他のIBMテクニカ
ル・ディスクロージャ・ブルテン、Vol.12、N
o.11、1970年4月に所載の論文には、シリコン
・ウェーハの一面を加工して集積回路または類似のデバ
イスを形成した後、その裏側にアルミニウムを付着させ
て、半導体材料から迅速に拡散する不純物をゲッタリン
グする方法が記載されている。その結果得られる構造を
約600℃で約半時間熱処理すると、熱処理の間に、シ
リコン中の迅速に拡散する銅等の不純物が、アルミニウ
ム皮膜のゲッタリング作用により除去される。
【0007】ポポニアック(Poponiak)他のIBMテク
ニカル・ディスクロージャ・ブルテン、Vol.16、
No.4、1973年9月に所載の論文には、デバイス
領域を実質的に妨害することなく、ゲッタリングの目的
で半導体本体中に損傷領域または領域を形成するゲッタ
リング技術が記載されている。Ge、Sn等の非導電性
不純物を、表面より十分下まで浸透するのに十分なエネ
ルギーで単結晶半導体本体にイオン注入する。これによ
り損傷領域または領域が形成され、その後、半導体を、
損傷領域上の欠陥をアニーリングするのに十分な温度
で、かつそれに十分な時間加熱する。
【0008】ディンクラージュ(Dinklage)他のIBM
テクニカル・ディスクロージャ・ブルテン、Vol.1
9、No.11、1977年4月に所載の論文には、イ
オン注入によるゲッタリング法が記載されている。ウェ
ハの第1面すなわち表面上に付着させたドーピングした
酸化シリコン領域等の酸化物領域を有する、所与の導電
型の半導体シリコン・ウェーハから不純物がゲッタリン
グされる。、ウェーハの第2面すなわち裏面から、後で
第1面に形成する電解効果トランジスタ等のデバイスの
最も深い空乏領域よりも第1面に近くない深さまでイオ
ンを注入することにより、損傷領域が形成される。注入
できるイオンには、B+、P+、Ar+、O+、Xe+、S
i+、N+、またはAs+がある。
【0009】
【発明が解決しようとする課題】この発明は、III−V
族化合物などの半導体材料中の電気的活性度と電子移動
度を共に改善する方法、およびそれによって得られた製
造品に関するものである。微量の酸素を不純物として含
有するIII−V族化合物半導体結晶中にn型のドーパン
トを導入し、同時に酸素に反応する元素をドーパント領
域に対向する領域に導入すると、このようにして製造し
た半導体デバイス中の電気的活性度と電子移動度が共に
著しく改善され、場合によっては、III−V族化合物の
結晶にn型のドーパントを導入し、酸素に反応する元素
を同時に導入しない対照サンプルに比べて20%以上改
善されることが知られている。本発明者等は、いかなる
理論の制限も受けることを望まないが、注入酸素に反応
する元素が酸素のゲッタリング剤として作用して、n型
ドーパント領域と注入酸素に反応する元素の領域との間
に酸素空乏帯を形成すると考えられる。
【0010】この発明の利点が最初に得られる機構は、
結晶中の酸素がゲッタリングされることであると現在考
えられているので、この点に関して使用される酸素に反
応する元素は、注入する酸素に反応する元素と称し、II
I−V族化合物の結晶またはその相等物に導入または添
加される元素からなり、酸素との親和性または化学反応
性が、III−V族化合物の成分原子と酸素、またはドー
パントと酸素の親和性または化学反応性より大きいもの
である。言い換えれば、注入した酸素に反応する元素
は、酸素との反応において、III−V族化合物またはド
ーパントよりも競争力が高くなるように、すなわち、酸
素が注入する酸素に反応する元素と選択的に反応し、あ
るいはIII−V族化合物の成分原子と酸素、またはドー
パントと酸素の反応より多く反応するように選定する。
さらに、注入する酸素に反応する元素と、使用する濃度
は、基板の電気特性を妨げないように(むしろ改善する
ように)選択し、またこの発明に従って製造する製造品
の形成に使用する方法と適合するものでなければならな
い。
【0011】金属半導体電界効果トランジスタ(MES
FET)は、ゲート電極と動作可能に関連づけられたチ
ャネルをまたぐソース領域およびドレイン領域を形成す
るようにシリコン等のn型材料でドーピングした、ガリ
ウムヒ素等のIII−V族化合物から製造することができ
る。ソース電極とドレイン電極は、同様にソース領域と
ドレイン領域に関連づけられる。ソース電極とドレイン
電極の間の電流は、スイッチと同様に動作する、そのチ
ャネルおよびそれに関連するゲート電極によって制御さ
れる。適当な電流をゲート電極に与えることによってデ
バイスがオンおよびオフに切り替わる速度は、チャネル
領域中の電荷の量およびキャリア(n型ドーパントの場
合は電子)の移動度に依存する。必要量の電荷に対する
キャリアの移動度が改善されれば、MESFETの動作
速度を増大させることができ、商業的応用分野が広くな
る。この種のデバイスをコンピュータ回路に使用する
と、スイッチング速度が高くなるので、データの処理速
度が増大し、コンピュータの出力が増大すると言える。
【0012】したがって、この発明の目的は、上記のお
よびその他の目的を達成することにある。
【0013】この発明の他の目的は、電気的活性度と電
子移動度が改善されたIII−V族化合物半導体の製造方
法、およびそれによって得られる製造品を提供すること
にある。
【0014】この発明の他の目的は、電気的活性度と電
子移動度が改善されたIII−V族化合物半導体材料のM
ESFETの製造方法、およびそれによって得られる製
造品を提供することにある。
【0015】この発明の他の目的は、GaAsをベース
とするIII−V族化合物半導体で上記の利点を得ること
にある。
【0016】この発明の他の目的は、n型材料でドーピ
ングしたIII−V族化合物半導体で上記の利点を得るこ
とにある。
【0017】この発明の他の目的は、シリコンでドーピ
ングしたIII−V族化合物半導体で上記の利点を得るこ
とにある。
【0018】
【課題を解決するための手段】上記その他の目的は、II
I−V族化合物の結晶材料をn型ドーパントでドーピン
グし、III−V族化合物材料中に酸素に反応する元素を
添加または注入することにより、III−V族化合物半導
体材料中の電気的活性度と電子移動度を増大させること
を含む、この発明の製造方法および製造品によって達成
される。ドーパントおよび注入酸素に反応する元素の量
は、III−V族化合物半導体中の電気的活性度と電子移
動度を改善するのに十分な低さであり、特に、約1013
cm-2を超えない。他の実施例では、添加または注入す
る酸素に反応する元素の量は、n型ドーパントの量より
かなり少なく、特にn型ドーパントの量の約0.75倍
ないし約0.2倍である。
【0019】したがって、この発明はまた、III−V族
化合物中にドーパントを入れてドーパント領域を形成
し、酸素に反応する元素を入れてそれに対向する領域を
形成して、注入酸素に反応する元素がゲッタリング剤と
して機能して、酸素と結合し、両領域の間に酸素の空乏
帯を形成するようにすることにより、このようなIII−
V族化合物から酸素をゲッタリングする方法に関するも
のである。領域の深さ、および領域間の間隔は、酸素に
反応する元素と結合した酸素が実質的にドーパントの電
気特性を妨げないのに十分なものとする。
【0020】ドーパントと注入酸素に反応する元素の量
は、このようにして得られるIII−V族化合物半導体の
電気特性が改善されるのに十分な低さにし、1実施例で
は、酸素に反応する元素の量をドーパントの量より少な
くする。
【0021】この発明の他の実施例では、ドーパント領
域、酸素に反応する元素の領域、および酸素空乏帯を、
酸素空乏帯も注入する酸素に反応する元素の領域に対向
するドーパント領域の表面から延びるように形成する。
ドーパント領域および注入する酸素に反応する元素の領
域は、III−V族化合物にイオン注入することができ
る。
【0022】微量の酸素、ドーパント領域、およびそれ
に対向する注入する酸素に反応する元素の領域を含み、
これらの領域間に酸素空乏帯を有し、これらの領域間の
間隔と、ドーパントおよび注入する酸素に反応する元素
の量が上記のような値の、新規のIII−V族化合物半導
体製造品も得られる。
【0023】
【実施例】この発明によれば、どのようなIII−V族化
合物半導体材料でも使用できるが、GaAsおよびIn
As材料、特にGaAs材料が好ましい。同様に、どの
ような添加または注入した酸素に反応する元素でも使用
できるが、Alが特に好ましい。
【0024】本発明の1実施例では、SiをAlととも
に下記の量だけ注入して、GaAsMESFET中に導
電性チャネルを形成すると、電気的活性度と電子移動度
が共に、Alを使用しないでSiを注入した対照サンプ
ルに比べて著しく(20%以上)改善される。
【0025】MESFETの速度は、デバイスのチャネ
ル領域と、このチャネル領域中の電荷および移動度に大
幅に依存する。このチャネル領域は半導体性であり、II
I−V族化合物半導体デバイスでは、通常Siでドーピ
ングした領域を含む。
【0026】所与の量のドーパント原子のうち、活性な
のはごく一部分で、量が増えるにしたがってキャリアの
活性化する割合は減少する。したがって、この点に関し
てシリコンなどのn型ドーパントの量を低下させること
により、移動度が増大し、MESFETデバイスのチャ
ネル中のキャリア濃度を約5×1017cm-2にするのが
標準的であることが分かる。このように、従来の技術で
はキャリア濃度が増大するにつれて移動度が低下する
が、この発明ではSiでドーピングしたGaAsなどの
III−V族化合物半導体結晶にAlなどの酸素に反応す
る元素を注入すると、キャリア濃度と移動度が同時に改
善されることが分かった。したがって、アルミニウムな
どの酸素に反応する元素を注入することにより、シリコ
ンなどのn型ドーパントを減少させて、移動度をさらに
増大させることができる。この点に関するデータの一部
を図1に示す。
【0027】この発明の方法を用いて、MESFETデ
バイス中にチャネル領域を形成すると、電荷の振動速度
が増大するので、このようにして形成したチャネル領域
中の電荷と移動度が改善される。この振動速度は、デバ
イスのスイッチング速度と相関がある。このように、M
ESFETデバイスのチャネル領域中でこの発明を使用
することにより、スイッチング速度が増大し、上述のよ
うに、データ処理速度とデバイスの容量が増大するため
に、コンピュータ・デバイスにおける商業的応用分野が
広くなる。
【0028】本発明者等は、どの理論の制限も受けるこ
とを望まないが、この発明に従って使用する添加または
注入した酸素に反応する元素が、少量の酸素を不純物と
して含有するGaAsなどの半導体グレードのIII−V
族化合物材料の結晶中でゲッタリング剤として機能する
と考えられる。この明細書に示す対照実験のデータによ
れば、GaAsなどのIII−V族化合物の結晶に18
と、Alなどの酸素に反応する元素を注入すると、注入
後のアニーリング時に、GaAs中に酸素濃度の低い帯
域、すなわち酸素空乏帯が形成される。やはりこの明細
書に示す追加データによれば、アルミニウム濃度が最高
の場合、アルミニウムに向かう酸素の移動によって、酸
素空乏帯が形成される。
【0029】本発明者等は、いかなる理論の制限も受け
ることを望まないが、この発明によれば、n型ドーパン
トをIII−V族化合物の結晶中に導入して、ドーパント
領域を形成し、注入する酸素に反応する元素を同様にII
I−V族化合物中に導入して、酸素に反応する元素の領
域をドーパント領域から離れてそれと対向するように形
成すると、電気的活性度と移動度が改善されるように思
われる。
【0030】しかし、ドーパント領域と注入する酸素に
反応する元素の領域が混在せずにあると言うのではな
い。このような領域はあるが、相互に間隔を保たれるの
は、それぞれのピーク量の領域であり、互いに対向し、
相互に分離した領域にあるドーパントと酸素に反応する
元素に関してこの発明を記述するときに、意図するのは
このことである。
【0031】このようなIII−V族化合物中のドーパン
ト領域と、それに対向する注入する酸素に反応する元素
の領域との間に、実質的に酸素の空乏した帯域を形成す
ることにより、特に、酸素空乏帯も注入する酸素に反応
する元素の領域に対向するドーパント領域の表面から延
びている場合、このようにして得られた半導体デバイス
の電気的活性度と電子移動度が共に著しく改善されるこ
とが分かった。しかし、両領域間の間隔は、注入する酸
素に反応する元素と結合した酸素が実質的にドーパント
の電気特性を妨げないのに十分な大きさであり、注入す
る酸素に反応する元素の量が、やはり実質的にドーパン
トの電気特性を妨げないように十分に少ないことが重要
である。
【0032】この発明の実施に際しては、注入する酸素
に反応する元素をIII−V族化合物の表面を介して導入
し、表面下に領域を形成させる。その後、注入する酸素
に反応する元素の領域のピーク上の表面にドーパントを
導入することができる。熱アニーリングの後、2つの領
域間の帯域は、実質的に酸素の空乏した帯域となる。別
法として、この酸素空乏帯も、注入する酸素に反応する
元素の領域に対向するドーパント領域の表面から、III
−V族化合物の表面に向かって、または任意選択でIII
−V族化合物の表面と連続して、延びていてもよい。ド
ーパントと注入する酸素に反応する元素を入れる順序を
反対にすることも、またこれらを同時に添加または注入
することも、この発明の範囲内に含まれる。
【0033】本発明の1実施例では、注入する酸素に反
応する元素の領域は、ドーパント層の深さより大きく、
約2倍である。一般に、注入する酸素に反応する元素の
領域とドーパント領域の分離間隔は、約200〜10,
000Å、特に約1000〜4000Å(1μm=1
0,000Å)である。ドーパント領域は、デバイス内
のどこにでも、III−V族化合物の表面から、約300
〜5000Å、特に約200〜1000Å下に注入する
ことができる。ゲッタリング層と対向するドーパント領
域の表面から延びる酸素空乏帯は、どこにでも約0〜5
000Å、特に約0〜3000Åとすることができる。
【0034】この場合も、この発明はドーパントと注入
する酸素に反応する元素の2つの量のピークを分離する
ことに限定されるものではない。というのは、予備的デ
ータによれば、Alなどの酸素に反応する元素の量が低
い値に、すなわち上述の範囲に維持されるなら、これら
2つのピークが相互に重なりまたは接していても、チャ
ネル内で同程度の電気的活性度および電子移動度が得ら
れるからである。しかし、この発明の好ましい実施例で
は、それぞれのピーク量の領域は、相互に間隔をおい
て、とくに本明細書で指定する範囲の間隔に維持され
る。
【0035】注入する酸素に反応する元素の領域および
ドーパント領域を形成する好ましい方法は、この工程用
の従来の操作条件および装置を用いたイオン注入による
ものである。注入した領域の深さは、注入する酸素に反
応する元素またはドーパントのイオンをIII−V族化合
物に注入する際のエネルギーに依存する。イオン注入装
置の電圧(調節可能)が高いほど、酸素に反応する元素
またはドーパントの注入が深くなる。
【0036】ドーパント領域および注入する酸素に反応
する元素の領域の形成後、III−V族化合物をアニーリ
ングして、イオン注入工程で生じたIII−V族化合物の
結晶構造の損傷を修復する。III−V族化合物中の酸素
が、図5に示すようにアニーリング時に移動し、この工
程の間に注入する酸素に反応する元素と接触し、反応す
ると考えられる。アニーリングは、一挙に、または(注
入する酸素に反応する元素の領域であれ、ドーパント領
域であれ)各領域の形成後に行うことが好ましい。いず
れの場合も、600℃より高いアニーリング温度を約2
〜60秒間使用し、特に約600〜1000℃の温度を
約2〜10秒間使用する。
【0037】この発明の方法によって処理できる各種の
III−V族化合物は、GaAs、InAs、GaP、I
nPおよび、これらと同等の当技術分野で既知の、周期
律表のIIIA族とVA族の化合物に基づくものである。
【0038】使用できる各種のドーパントは、Si、G
e、Sn、Se、およびTeであり、その量は、約1×
1012cm-2〜2×1013cm-2、特に約4×1012
-2〜1×1013cm-2とする。
【0039】この発明の方法の実施に適する注入する酸
素に反応する元素としては、B、Mg、Al、Be、T
i、Cr、Fe、およびMnがある。
【0040】上記のように、注入する酸素に反応する元
素の量が過剰である場合は、ドーパントの電気的特性を
妨げるので、この問題を避けるために、その量を慎重に
制御する必要がある。注入する酸素に反応する元素の量
は、約1×1013cm-2より少なく、特に約4.5×1
12cm-2〜1.5×1012cm-2とするのがよいこと
が分かった。
【0041】これらの注入する酸素に反応する元素の量
は、III−V族化合物中の酸素の濃度が約1×1015
-3〜1×1017cm-3、特に約1×1015cm-3〜1
×1016cm-3である場合、すなわち酸素の量が微量で
ある場合に特に有効である。この発明は、半導体グレー
ドのGaAsに見られるような、酸素濃度が約1×10
17cm-3未満のIII−V族化合物半導体材料の製造に特
に有用である。
【0042】一般に、1×1013cm-2より僅かに少な
い量のアルミニウムを、160keVで約0.2〜0.
3μmの深さまでイオン注入した後、50keV未満の
電圧でSiを注入すると、GaAs化合物中に酸素に反
応する元素の領域とドーパント領域が形成される。次
に、注入済み基板を、キャップなしで900℃以下で約
10〜60秒間熱アニーリングする。Siなどのドーパ
ント領域は、III−V族化合物の表面に、または注入す
る酸素に反応する元素の領域から約500〜2000Å
の所にあり、したがって酸素空乏帯も注入する酸素に反
応する元素の領域と対向するドーパント領域の表面から
延びる。
【0043】基板中に注入Al領域およびドーパント領
域を形成しようとする以前の試みでは、このようにして
製造した半導体デバイス中の電気的活性度と電子移動度
が共に低下した。これらの問題は、Alとドーパントの
量がそれぞれ約1×1013cm-2より多い場合に生じ
た。ファーリー他(上掲)は、1×1014cm-2のSi
でドーピングし、1×1014cm-2のAlを同時に注入
したGaAsの電気特性について記載している。室温で
のホール効果の測定でシート・キャリアの量から判定し
た注入Siのドナー活性は、これらの量が増大するにつ
れて低下する。
【0044】Si、Se、およびTeでドーピングした
GaAs結晶のアニーリング条件を最適化するための実
験を行い、どのようなRTA条件が最良の電気的データ
を与えるかを求めた。標準のイオン・ビーム注入の方法
および装置を用いて、半導体グレードのGaAs結晶に
ドーパントとAlを注入した。それぞれの量およびイオ
ン・ビーム電圧を、RTA条件、面積抵抗率Rs、キャ
リアの移動度μcm2/V−sec、シート・キャリア
濃度Ns(電子の量と比較)、およびC−V法で測定し
たMESFETをオフにする電圧の尺度であるしきい電
圧Vtと共に求めた。ドーパント・イオンの質量が増大
するにつれて、最適なエンハンスメントと電気的活性を
得るには、より高いアニーリング温度が必要となること
が分かった。たとえばSiでは、約850〜875℃の
範囲の温度が最良の温度範囲であるのに対し、Seおよ
びTeでは、それぞれ約925〜950℃、および約9
50〜1000℃が最良の温度範囲である。Teの場
合、Alの量は、SiまたはSeの場合に使用するAl
の量より少なくする。さらに実験データによれば、Se
の量は2×1013cm-2以下にすべきであることが分か
った。実験1の結果(2×1013cm-2以下のSeの量
を支持するデータを除く)を表1に示す。
【表1】
【0045】GaAs結晶中にSiおよびSiとAlを
イオン・ビーム注入によって注入し、続いてキャップレ
スRTAを行って、C−V法で測定したキャリア濃度と
深さの関係を示すデータを求めた。実験条件と結果を図
1に示すが、160keVで4.5×1012cm-2のA
lを添加すると、ピーク・キャリア濃度が著しく改善さ
れることが分かった。ピーク量は、Siのみの場合の約
4×1017cm-3から、SiとAlを同時に注入した場
合の約5.5×1017cm-3へと改善される。SiをA
lと組み合せると、より少ない量のSiで、Alを含ま
ずより多い量のSiを用いた場合と同じしきい電圧を得
るのに十分である。MESFETなどのデバイスでは、
Siの量を減少させると、チャネル領域、すなわちゲー
ト中の移動度が高くなり、高速のデバイスが得られる。
【0046】SiとAlをイオン・ビーム注入によっ
て、同時にGaAs結晶に注入し、SiとAlの原子濃
度と相対深さ分布をSIMS法を用いて決定した。その
結果を図2に示す。図2には、イオン注入の条件、濃
度、およびRTA条件も示してある。
【0047】図2から、Al注入のピーク濃度が約0.
2μmであるのに対して、Siのピーク濃度は約0.0
5μmであることが分かる。これらの濃度は、Siの注
入とAlの注入で異なるイオン・ビーム電圧を用いるこ
とによって得られ、したがって、いわゆるSiドーパン
ト領域は同じレベルのピーク濃度に維持できるが、これ
らの領域は相互に分離され、すなわちSiなどのn型ド
ーパントのピーク濃度の領域と、注入する酸素に反応す
る元素のピーク濃度の領域が、互いに対向し、測定可能
な間隔を置いて分離されている。
【0048】例として、図2を参照すると、Siドーパ
ントのピーク濃度の領域は、多少の重なりがあるとして
も、注入したAlのピーク濃度の領域から約0.15μ
mの間隔で分離されていることが分かる。
【0049】図1と図2を比較すると、最大キャリア濃
度は約0.05μmの深さで得られ、注入Alの最大濃
度が得られる約0.2μmの深さとは異なることが分か
る。
【0050】このデータおよび他のデータ(図5に示
す)は、酸素空乏帯が、n型ドーパント領域と注入する
酸素に反応する元素の領域の間に形成され、それが、G
aAs結晶の表面からn型ドーパントよりも深くまで延
びる注入する酸素に反応する元素の酸素ゲッタリング作
用によるものであるという結論の裏付けとなると考えら
れる。
【0051】いずれの場合も、この実験で述べ図2に示
す方法で、n型ドーパントとIII族元素の注入を行う
と、それによって形成されたIII−V族化合物中の電気
的活性度と電子移動度が著しく改善され、場合によって
は20%以上も改善される。
【0052】前述の方法を用いて、Alの量を変え、同
時に注入するAlの濃度の限度を決定した。160ke
VでAl量が1.5×1012cm-2および4.5×10
12cm-2のときキャリア濃度が増大するが、Al量がこ
れより多くなると、すなわち1×1013cm-2では低下
する。実験条件および結果を図3に示す。図3では曲線
はすべてSiをAlとともに注入したものである。これ
は、Alの量が1×1013cm-2より多いファーリー他
(上掲)のデータと一致する。
【0053】前述の方法を用いて、n型ドーパントとし
てSeを使って実験を行った。実験条件および結果を図
4に示す。Se(7×1012cm-2)と同時にAl
(4.5×1012cm-2)を注入すると、Seのみの場
合に比べてキャリア濃度の増大が約1桁改善される。
【0054】850℃でのキャップレスRTAアニーリ
ングの前後のAlおよび18Oの原子分布を調べた。
【0055】SIMS法は原子量16の酸素に対する感
度が低いので、67keVで1×1013cm-218Oを
イオン注入して、III−V族化合物の結晶へのAl注入
の効果を調べた。200keVで1×1014cm-2のA
lをイオン注入して、18O層およびAl層をアニーリン
グ(キャップレスRTA)したものとしないものとにつ
いて、SIMS法で分析した。使用した条件と得られた
結果を図5に示す。図5から、アニーリング後は、約
0.1〜0.2μmの18Oのピーク濃度の領域が著しく
減少することが分かる。これらのデータは、Alの存在
下でアニーリングを行う間に、酸素の拡散により酸素空
乏帯が形成できることを示すと考えられる。このこと
は、酸素空乏帯が、このようにして得られたIII−V族
化合物半導体デバイス中の電気的活性度と電子移動度の
改善に寄与するという結論を裏付けるものである。
【0056】この発明に関する各種の実験を行う際には
キャップレス・アニーリングを使用したが、これは、シ
ランとアンモニアから形成されるプラズマCVDにより
成膜した窒化シリコンのキャップを使用した場合、不純
物がIII−V族化合物の基板に導入されるのを避けるた
めである。このことは、デ=ソウサ(DeSouza)他のApp
l. Phys. Lett.、Vol.57、No.11、1990
年9月10日、pp.1129〜31に所載の論文に詳
細に記載されている。この発明によれば、汚染物質が基
板に導入される問題がなければ、キャップレスRTA法
もキャップ式RTA法も使用できる。
【0057】このようにして得られたIII−V族化合物
半導体中の電気的活性度と電子移動度の改善が、結晶中
へのAlのイオン・ビーム注入によって生じた損傷によ
るものかどうか判定するために、Neを注入してGaA
s結晶を損傷させる実験を行ったが、結晶の電気特性に
測定可能な改善は見られなかった。したがって、電気的
活性度および電子移動度の改善は、この発明の方法によ
るn型ドーパントと注入する酸素に反応する元素の同時
注入、および注入する酸素に反応する元素によって得ら
れるゲッタリング効果によるものであると結論付けされ
た。Neを注入する実験では、Alの注入の場合と異な
り、酸素空乏帯は形成されなかった。
【0058】追加のデータによれば、GaAs結晶に
7.9×1012cm-2のSiを30keVで注入し、A
lを160keVで、1.5×1012cm-2、4.5×
1012cm-2、1.0×1013cm-2、および5.0×
1013cm-2の量で同時に注入すると、多い方から2つ
のAlの量では、面積抵抗が許容できないほど増大す
る。したがって、注入酸素に反応する元素の上限は、こ
れらのn型ドーパントのレベルでは、約4.5×1012
cm-2であると思われる。
【0059】GaAs中のSiの量が4.5×1013
-2〜1×1014cm-2である場合、Alの量が4.5
×1012cm-2であると、このようにして得られたGa
As半導体の電気特性に著しい影響を与えないことも分
かった。したがって、添加するAlの量がこのように高
くても、GaAs中のSiの電気的活性度は低下も改善
もされないことが分かる。これは、デバイス製造の観点
から許容できる。したがって、MESFETの製造でS
iの量を変える場合に、Alの領域を画定する必要はな
い。このように、GaAsなどのIII−V族化合物の結
晶からMESFETを製造する場合、ソースおよびドレ
イン電極の下の領域を、約4.5×1013cm-2のSi
でドーピングし、ソース領域とドレイン領域の間のチャ
ネル領域(すなわちゲート領域)は、これより低い量、
たとえば約4〜7×1012cm-2のSiでドーピングす
ることができる。この発明の範囲内で、ゲート領域上に
Alをブランケット注入して、ソース領域とドレイン領
域の電気的活性度と移動度を下げずに、チャネル中の電
気的活性度と移動度を増大させることができる。
【0060】この発明をいくつかの実施例を参照して説
明したが、新規の方法およびそれによって得られる製品
を限定するものではなく、その変更態様も、上記の開
示、頭記の特許請求の範囲および添付の図面に示す範囲
および趣旨に含まれるものである。
【0061】
【発明の効果】以上述べたように、この発明によれば、
電気的活性度と移動度が改善された、III−V族化合物
半導体材料の製造方法と、それによる製造品が提供され
る。
【図面の簡単な説明】
【図1】GaAs結晶基板に、30keVで6.0×1
12cm-2のシリコンをイオン・ビーム注入によって導
入し、キャップレス法を用いて850℃で10秒間、急
速熱アニール(RTA)を行ったもの、および上記の濃
度のSiと、160keVで4.5×1012cm-2のA
lを同時にイオン注入し、キャップレス法を用いて85
0℃で10秒間RTAを行ったものについて、y軸(縦
軸)に沿って、C−V法で測定したキャリア濃度(電
子)をcm3単位で、×軸(横軸)に沿って、深さをオ
ングストローム(Å)単位でプロットした図である。
【図2】GaAs結晶基板に、30keVで7×1012
cm-2のシリコンをイオン注入し、アニーリングを行わ
ないもの、および850℃で10秒間RTAを行ったも
の、ならびに同様に160keVで4.5×1012cm
-2のAlを同時にイオン注入し、アニーリングを行わな
いもの、および850℃で10秒間RTAを行ったもの
について、y軸(縦軸)に沿って、二次イオン質量分析
(SIMS)によって求めた原子の濃度をcm3単位
で、x軸(横軸)に沿って、結晶GaAs基板中のSi
とAlの深さをμm(ミクロン)単位でプロットした図
である。
【図3】GaAs結晶基板に、30keVで7.9×1
12cm-2のシリコンと、160keVで1.5×10
12cm-2、4.5×1012cm-2および1.0×10
13cm-2のAlをイオン注入し、キャップレス法を用い
て900℃で2秒間RTAを行ったものについて、キャ
リア濃度と、(図1と同様の方法で測定した)深さ(Å
単位)をプロットした図である。
【図4】GaAs結晶基板に、40keVで7×1012
cm-2のSeをイオン注入したもの、およびSeを上記
のように注入し、同時に160keVで4.5×1012
cm-2のAlをイオン・ビーム注入し、キャップレス法
を用いて、850℃で10秒間RTAを行ったものにつ
いて、キャリア濃度と、(図1と同様の方法で測定し
た)深さ(Å単位)をプロットした図である。
【図5】GaAs結晶基板に、67keVで1.0×1
13cm-218Oと、200keVで1.0×1013
-2のAlをイオン注入し、アニーリングしないもの、
および850℃で10秒間RTAを行ったものについ
て、18OとAlの濃度と、(図2と同様の方法で測定し
た)注入深さ(Å単位)をプロットした図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョエル・ペレイタ・デ=スーザ ブラジル連邦共和国90430、リオグラン デ・ド・スール州ポルト・アレグレ、ル ア・アニタ・ガリバルディ 1091/606 (72)発明者 デーヴェンドラ・クマル・サダナ アメリカ合衆国10570、ニューヨーク州プ レザントヴィル、スカイ・トップ・ドライ ブ90番地

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】微量の酸素を不純物として含有するIII−
    V族化合物半導体組成物を製造する方法において、上記
    III−V族化合物中に4×1012cm-2〜2×1013
    -2の量のn型ドーパントを入れ、さらに上記III−V
    族化合物中に約1.5×1012cm-2〜4.5×1012
    cm-2の酸素に反応する元素を入れることを特徴とする
    方法。
  2. 【請求項2】上記n型ドーパントの量が、4×1012
    -2〜1×1013cm-2であり、上記酸素に反応する元
    素の量が上記ドーパントの量より少ないことを特徴とす
    る、請求項1の方法。
  3. 【請求項3】微量の酸素を不純物として含有するIII−
    V族化合物から酸素をゲッタリングする方法において、
    上記III−V族化合物中にn型ドーパントを入れて、ド
    ーパント領域を形成し、酸素に反応する元素を入れて、
    それと対向する酸素に反応する元素の領域を形成し、上
    記酸素に反応する元素を上記酸素と結合させて上記両領
    域の間に酸素空乏帯を形成し、上記両領域間の間隔を、
    上記酸素と結合した酸素と反応する元素が実質的に上記
    ドーパントの電気特性を妨げないように十分な間隔に
    し、上記酸素と反応する元素の量を、上記ドーパントの
    電気特性を妨げないように十分少なくすることを特徴と
    する方法。
  4. 【請求項4】上記ドーパント領域が、上記III−V族化
    合物中の空間に形成され、その空間を通して上記酸素に
    反応する元素がイオン注入されることを特徴とする、請
    求項3の方法。
  5. 【請求項5】上記ドーパント領域および上記酸素に反応
    する元素の領域が、上記III−V族化合物中にイオン注
    入されることを特徴とする、請求項3の方法。
  6. 【請求項6】上記III−V族化合物が、GaAs、In
    As、GaP、またはInPであることを特徴とする、
    請求項3の方法。
  7. 【請求項7】上記III−V族化合物がGaAsまたはI
    nAsであり、上記ドーパントがSiであり、上記酸素
    に反応する元素がAlであることを特徴とする、請求項
    3の方法。
  8. 【請求項8】微量の酸素を含有し、ドーパント領域と、
    それに対向する酸素に反応する元素の領域とを有するII
    I−V族化合物製造品において、上記酸素に反応する元
    素を上記両領域の間の帯域の酸素と結合させて酸素空乏
    帯を形成し、上記両領域を、上記酸素と結合した酸素と
    反応する元素が実質的に上記ドーパントの電気特性を妨
    げないように相互に十分な間隔をとり、上記酸素と反応
    する元素の量を、上記ドーパントの電気特性を妨げない
    ように十分少なくすることを特徴とする、III−V族化
    合物製造品。
  9. 【請求項9】上記III−V族化合物が、GaAs、In
    As、GaP、またはInPであることを特徴とする、
    請求項8の製造品。
  10. 【請求項10】上記III−V族化合物がGaAsまたは
    InAsであり、上記ドーパントがSiであり、上記酸
    素に反応する元素がAlであることを特徴とする、請求
    項8の製造品。
JP4026427A 1991-02-14 1992-02-13 化合物半導体中の酸素のゲッタリング Pending JPH05226343A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US655512 1991-02-14
US07/655,512 US5183767A (en) 1991-02-14 1991-02-14 Method for internal gettering of oxygen in iii-v compound semiconductors

Publications (1)

Publication Number Publication Date
JPH05226343A true JPH05226343A (ja) 1993-09-03

Family

ID=24629192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4026427A Pending JPH05226343A (ja) 1991-02-14 1992-02-13 化合物半導体中の酸素のゲッタリング

Country Status (3)

Country Link
US (1) US5183767A (ja)
EP (1) EP0499114A3 (ja)
JP (1) JPH05226343A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666757B2 (ja) * 1995-01-09 1997-10-22 日本電気株式会社 Soi基板の製造方法
US5653801A (en) * 1995-04-06 1997-08-05 University Of Maryland Baltimore County Method for reducing contamination in semiconductor by selenium doping
US5773356A (en) * 1996-02-20 1998-06-30 Micron Technology, Inc. Gettering regions and methods of forming gettering regions within a semiconductor wafer
US5831513A (en) * 1997-02-04 1998-11-03 United Microelectronics Corp. Magnetic field sensing device
US6146973A (en) * 1997-12-12 2000-11-14 Advanced Micro Devices, Inc. High density isolation using an implant as a polish stop
US6335562B1 (en) 1999-12-09 2002-01-01 The United States Of America As Represented By The Secretary Of The Navy Method and design for the suppression of single event upset failures in digital circuits made from GaAs and related compounds

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155531A (en) * 1980-04-30 1981-12-01 Fujitsu Ltd Manufacture of semiconductor device
JPS60235799A (ja) * 1984-05-08 1985-11-22 Nec Corp 半絶縁性GaAs結晶の成長方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2004849B2 (de) * 1970-02-03 1975-06-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen eines mit Silicium oder Germanium dotierten Galliumarsenidkristalls durch Kristallisation
DE2021345A1 (de) * 1970-04-30 1972-01-13 Siemens Ag Verfahren zum Herstellen von sauerstoffarmen Galliumarsenid unter Verwendung von Silicium oder Germanium als Dotierstoff
US3647389A (en) * 1970-05-11 1972-03-07 Bell Telephone Labor Inc Method of group iii-v semiconductor crystal growth using getter dried boric oxide encapsulant
US3974002A (en) * 1974-06-10 1976-08-10 Bell Telephone Laboratories, Incorporated MBE growth: gettering contaminants and fabricating heterostructure junction lasers
US4383869A (en) * 1981-06-15 1983-05-17 Rca Corporation Method for enhancing electron mobility in GaAs
US4426237A (en) * 1981-10-13 1984-01-17 International Business Machines Corporation Volatile metal oxide suppression in molecular beam epitaxy systems
US4602965A (en) * 1984-03-13 1986-07-29 Communications Satellite Corporation Method of making FETs in GaAs by dual species implantation of silicon and boron
JPS61256675A (ja) * 1985-05-09 1986-11-14 Sumitomo Electric Ind Ltd シヨツトキゲ−ト電界効果トランジスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155531A (en) * 1980-04-30 1981-12-01 Fujitsu Ltd Manufacture of semiconductor device
JPS60235799A (ja) * 1984-05-08 1985-11-22 Nec Corp 半絶縁性GaAs結晶の成長方法

Also Published As

Publication number Publication date
EP0499114A3 (en) 1992-12-09
EP0499114A2 (en) 1992-08-19
US5183767A (en) 1993-02-02

Similar Documents

Publication Publication Date Title
US6689671B1 (en) Low temperature solid-phase epitaxy fabrication process for MOS devices built on strained semiconductor substrate
KR100325493B1 (ko) 고성능폴리-실리콘게르마늄박막트랜지스터및그제조방법
US5275872A (en) Polycrystalline silicon thin film transistor
US6521502B1 (en) Solid phase epitaxy activation process for source/drain junction extensions and halo regions
US6992355B2 (en) Semiconductor-on-insulator constructions
US5318915A (en) Method for forming a p-n junction in silicon carbide
US5254862A (en) Diamond field-effect transistor with a particular boron distribution profile
US5270244A (en) Method for forming an oxide-filled trench in silicon carbide
US4602965A (en) Method of making FETs in GaAs by dual species implantation of silicon and boron
US4383869A (en) Method for enhancing electron mobility in GaAs
US6472282B1 (en) Self-amorphized regions for transistors
US20050042848A1 (en) Complementary junction-narrowing implants for ultra-shallow junctions
JPH05226343A (ja) 化合物半導体中の酸素のゲッタリング
de Souza et al. Ion implantation in gallium arsenide MESFET technology
Rao et al. Two‐step rapid thermal annealing of Si‐implanted InP: Fe
Boudinov et al. Enhanced electrical activation of indium coimplanted with carbon in a silicon substrate
US5272373A (en) Internal gettering of oxygen in III-V compound semiconductors
US20040018703A1 (en) Method to overcome instability of ultra-shallow semiconductor junctions
Sharma Ion implantation into GaAs
US7138688B2 (en) Doping method and semiconductor device fabricated using the method
Pearton et al. Transient thermal processing of GaAs
Miyake et al. Defects induced by deep preamorphization and their effects on metal oxide semiconductor device characteristics
JP2780501B2 (ja) 絶縁膜付き半導体ウェハ及びその製造方法
Wittmann et al. Silicon nanoelectronic devices with delta-doped layers
JPS61185923A (ja) 半導体低抵抗層の形成方法