JPH0697069A - 導電性多結晶シリコン膜の製造方法 - Google Patents

導電性多結晶シリコン膜の製造方法

Info

Publication number
JPH0697069A
JPH0697069A JP24327292A JP24327292A JPH0697069A JP H0697069 A JPH0697069 A JP H0697069A JP 24327292 A JP24327292 A JP 24327292A JP 24327292 A JP24327292 A JP 24327292A JP H0697069 A JPH0697069 A JP H0697069A
Authority
JP
Japan
Prior art keywords
silicon film
amorphous silicon
film
polycrystalline silicon
energy beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24327292A
Other languages
English (en)
Other versions
JP3182226B2 (ja
Inventor
Masao Isomura
雅夫 磯村
Yasuki Harada
康樹 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP24327292A priority Critical patent/JP3182226B2/ja
Publication of JPH0697069A publication Critical patent/JPH0697069A/ja
Application granted granted Critical
Publication of JP3182226B2 publication Critical patent/JP3182226B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 エネルギービームを用いた半導体膜の多結晶
化技術において、高品質で且つ高導電率の導電性多結晶
シリコン膜の製造方法を提供することにある。 【構成】 本発明の特徴とするところは、200〜40
0℃の加熱温度下、0.5〜10原子%の導電型決定不
純物を含有し膜厚が500Å以下の非晶質シリコン膜に
対し、エネルギービームを照射することにある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、エネルギービームを照
射することにより多結晶シリコン膜を製造する方法に関
する。
【0002】
【従来の技術】近年、薄膜太陽電池や液晶ディスプレイ
用表示素子等で使用される薄膜半導体の研究が盛んに行
われている。これは、この種の薄膜半導体が、安価な絶
縁性基板、例えばガラスや石英、さらにセラミックス等
の表面に容易に形成出来、且つ大面積に亘って形成でき
るという、従来の単結晶半導体にはない優れた特徴を有
しているためである。
【0003】とりわけ、非晶質シリコン膜に代表される
非晶質半導体にレーザのような高エネルギービームを照
射することによりそれを多結晶化させ、より高品質な多
結晶半導体とする方法については、それが低温で且つド
ライなプロセスであることから、デバイスの製造工程に
導入することが容易であり、且つ比較的信頼性の高い半
導体が得られることから注目されている。
【0004】斯るエネルギービーム照射による多結晶シ
リコン膜の製造方法に関しては、例えば、応用電子物性
分科会研究報告No.427,p31〜35に詳細に記載されてい
る。
【0005】
【発明が解決しようとする課題】然し乍ら、多くの場
合、上記エネルギービームを使用して形成される膜は所
謂ノンドーピング膜であり、導電性多結晶シリコン膜形
成への応用は困難とされている。
【0006】これは、そもそも導電性多結晶シリコン膜
の膜特性として重要な導電率を高めることがエネルギー
ビームの照射による多結晶化では困難であったことに基
づいている。即ち、導電性とすべく、リンやボロンとい
った導電型決定不純物がドーピングされた非晶質シリコ
ン膜を出発材料にして、これにエネルギービームを照射
しても多結晶化は生じるものの膜中の上記導電型決定不
純物の活性化が十分生じないためである。
【0007】このため、たとえ導電性多結晶シリコン膜
をデバイスの構成材料として使用しようとしても、上述
したエネルギービームを用いて形成する方法は利用でき
ず、従来周知の製造方法である低圧CVD法や固相成長
法による方法で形成された導電性多結晶シリコン膜を用
いるしかなかった。ところが、一般にこれら製造方法に
よって形成された導電性多結晶シリコン膜はその導電率
が低いことから、使用に当ってはいきおいその膜厚を大
きくすることで低抵抗化を図る必要があることから配線
等の断線の原因となり、デバイス製造工程での大きな問
題となっていった。
【0008】
【課題を解決するための手段】本願発明製造方法の特徴
とするところは、200〜400℃の加熱温度下、0.
5〜10原子%の導電型決定不純物を含有し、膜厚が5
00Å以下の非晶質シリコン膜に対し、エネルギービー
ムを照射することにある。
【0009】
【作用】本願発明では、まず多結晶化させる非晶質シリ
コン膜を200〜400℃に加熱することによって、膜
内での蓄熱が生じやすくなり、またその膜厚を500Å
以下とすることにより、照射したエネルギービームに基
づく熱がその膜全体に亘るようにでき、その結果非晶質
シリコン膜の多結晶化を効率よく促進させることができ
る。
【0010】そして、その非晶質シリコン膜中の導電型
決定不純物を0.5〜10原子%の範囲とすることで、
エネルギービーム照射後の多結晶化シリコン膜として十
分高導電率なものとすることが可能となる。
【0011】
【実施例】図1は、本願発明製造方法において使用する
非晶質シリコン膜に含有されている導電型決定不純物含
有量と、その夫々の膜にエネルギービームを照射し多結
晶シリコン膜としたもののシート抵抗との関係を示す特
性図である。同図には比較のため、エネルギービーム照
射時の基板温度を約400℃とした場合(a)と、加熱処
理を施さず室温で行った場合(b)について夫々示してい
る。また、本試料で使用した非晶質シリコン膜は、プラ
ズマCVD法によって形成した膜厚約500Åの膜であ
り、またエネルギービームとしては、照射強度が約30
0mJ/cm 2のArFレーザを用いた。尚、表1は、
本願発明で利用した非晶質シリコン膜の代表的な形成条
件を示している。
【0012】
【表1】
【0013】同図によれば、導電型決定不純物であるリ
ンの膜中含有量が、0.01原子%から1原子%に増加
するにつれてシート抵抗が急激に減少し、特に基板加熱
を施したもの(a)は、室温のもの(b)と比較してシート抵
抗がより小さくなっていることが分かる。デバイス用配
線材料等として実用的なシート抵抗の範囲が102(Ω
/□)以下であることを考慮すると、上記不純物含有量
は0.5原子%〜10原子%とするのが好ましい。
【0014】ここで、10原子%以上を採用しなかった
のは、10原子%を越える不純物含有量では、不純物が
シリコンと固溶限度以上となるため、その不純物が半導
体内で導電型決定不純物としての機能を果たさなくなる
からである。
【0015】次に、上記非晶質シリコン膜の膜厚と、エ
ネルギービーム照射後のシート抵抗との関係について説
明する。図2は斯る関係を示した特性図で、同図には形
成された多結晶シリコン膜の平均結晶粒径との関係につ
いても併せて示している。因みに、本試料を作製するに
当っては、エネルギービーム照射時の基板加熱温度を約
400℃とし、またエネルギービームの照射条件は図1
の場合と同様としている。
【0016】又、本試料の導電型決定不純物としては、
不純物量が約1原子%のリンを使用し、上記平均結晶粒
径の測定には透過電子顕微鏡による観察像を使用し求め
た。
【0017】同図によれば、その膜厚が小さくなるにつ
れて平均結晶粒径は顕著に大きくなり、その半面シート
抵抗が緩やかに減少している。しかも、そのシート抵抗
の減少の様子は、膜厚が約500Åを過ぎた付近からそ
の減少に飽和傾向が現れている。このことは、エネルギ
ービームの照射によって多結晶シリコン膜を形成する場
合、出発材料である非晶質シリコン膜の膜厚の制御が極
めて重要であることを示すものである。
【0018】従って、粒径が大きなものほど膜質として
は良好であることを併せて考慮すると、この非晶質シリ
コン膜の膜厚を約500Å以下とすることでシート抵抗
も十分小さく且つ粒径も大きなものが得られることが分
かる。
【0019】図3は、エネルギービーム照射時の基板加
熱温度と、照射後の多結晶シリコン膜のシート抵抗値と
の関係を示している。これに用いた試料は、膜厚が約5
00Åで、エネルギービームとしては、約300mJ/
cm2のArFレーザを用いた。
【0020】同図によると、基板加熱温度が高くなるに
つれて、形成された多結晶シリコン膜のシート抵抗は漸
次減少する。これは、基板温度を高温としたことから結
晶粒径が大きくなったことに基づくものである。
【0021】以上のことから、非晶質シリコン膜を出発
材料とし、これにエネルギービームを照射することによ
り導電性多結晶シリコン膜を得ようとする場合にあって
は、その非晶質シリコン膜中の導電型決定不純物量と、
その膜厚、そしてエネルギービーム照射時の基板加熱温
度が重要なパラメータであることが分かる。とりわけ2
00〜400℃の加熱温度下であって、0.5〜10原
子%の導電型決定不純物を含有し膜厚が500Å以下の
非晶質シリコン膜を出発材料とすることがこのエネルギ
ービーム照射による多結晶シリコン膜の製造方法にとっ
ては好適であることが分かる。
【0022】次に、本願発明多結晶シリコン膜の製造方
法を用いた半導体デバイスの例について説明する。実施
例で用いた半導体デバイスは薄膜トランジスタで、以下
では製造工程別素子構造図(図4)に従って説明する。
【0023】同図(a)に示す第1工程では、ノンアル
カリガラス等の絶縁性基板(1)上に膜厚約1μmの酸化
シリコン膜(2)を常圧CVD法にて形成する。この酸化
シリコン膜は、後工程で行うエネルギービームによる影
響が基板(1)に及ぶことを防止すべく設けるものであ
る。
【0024】次に、同図(b)に示す第2工程は、本願
発明製造方法の出発材料となる非晶質シリコン膜を形成
する工程であり、まずプラズマCVD法により膜厚約5
00Åのn+型非晶質シリコン膜(形成温度約400
℃,リンの含有量約1%)を形成し、ソース,ドレイン
領域(s)(d)となる部分にこのn+型非晶質シリコン膜が
残留するようにパターニングした後、400〜550℃
の範囲で約1時間の熱処理を施す。これにより出発材料
である非晶質シリコン膜(3)が完成する。
【0025】本工程でのこの熱処理は、後工程でのエネ
ルギービーム照射時に、その非晶質シリコン(3)に含ま
れる水素がそのエネルギービームによる熱に因り、爆発
的にその水素が蒸発することによって生じる膜粗れを抑
圧するため、予め膜中の水素を放出することを目的とし
ている。
【0026】そして、同図(c)に示す第3工程では、
出発材料である非晶質シリコン(3)に対して、基板加熱
温度400℃下、ArFレーザ(4)を強度約300mJ
/cm2で照射する。これにより本願発明によって得ら
れる導電性多結晶シリコン膜(3’)が得られる。
【0027】次に、同図(d)に示す第4工程では、ソ
ース,ドレイン領域(s)(d)に対応するように設けられた
導電性多結晶シリコン膜(3’)のほぼ中央にチャネル領
域が形成されるように、チャネル層となる非晶質シリコ
ン(5)をプラズマCVD法によ って形成した後パターニ
ングし、これに前述の水素放出のための熱処理をこの非
晶質シリコンに施し、引き続いて該非晶質シリコン(5)
の多結晶化のためのレー ザ照射(6)を行う。ここで使用
したレーザは約250mJ/cm2の強度のエキシマレ
ーザである。
【0028】同図(e)に示す第5工程では、多結晶化
された非晶質シリコン(5)上に、ゲート絶縁膜用の酸化
シリコン膜(7)及びゲート電極(8)のためのn+型非晶質
シリコン膜を、夫々スパッタ法,プラズマCVD法によ
り形成し所望の形状にパターニングし、パターニングさ
れたゲート電極(8)をマスクとして、チャネル−ドレイ
ン間及びチャネル−ソース間のオフセット領域(9)にリ
ーク電流低減化のためのリンを約0.01%濃度となる
ようにイオン注入した後、上記ゲート電極材料であるn
+型非晶質シリコン膜(8)のリンと、オフセット領域にイ
オン注入したリンとを各々活性化させるためにエキシマ
レーザ(約300mJ/cm2)(10)を照射する。斯る
照射は同時にn+型非晶質シリコン膜(8)の多結晶化をも
もたらすものである。
【0029】最後に、同図(f)に示す第6工程では、
保護膜となる酸化シリコン膜(11)を形成した後コンタク
トホールを形成し、従来周知の方法によりソース,ドレ
イン電極(12)(13)を形成する。
【0030】実施例では、薄膜トランジスタのソース,
ドレイン用導電層及びゲート電極材料の形成に際して、
本願発明多結晶シリコン膜を使用したが、この他に半導
体装置における配線材料として利用してもよいことは言
うまでもない。
【0031】また、出発材料に非晶質シリコン膜として
プラズマCVD法によって形成したものを用いて説明し
たが、本願発明はそれに限られるものではなく、低圧C
VD法や、常圧CVD法、さらにはノンドープの非晶質
シリコン膜にイオン注入等を施して、所望の不純物含有
量としたものであってもよい。
【0032】導電型決定不純物としては、比較的汎用的
なリンを使用して説明したが、上述した導電型決定不純
物に関する一連の傾向は、その他のボロン,砒素等であ
っても同様であり、応用するデバイスに併せてこれらを
選択すればよい。
【0033】更に、本発明の実施例では、多結晶化のた
めのエネルギービームとして、ArFレーザを使用した
が、このレーザに限られるものではなく、その他に例え
ばXeCl,KrF等のレーザを使用してもよい。
【0034】
【発明の効果】本発明製造方法によれば、多結晶化させ
る非晶質シリコン膜を200〜400℃に加熱すること
によって、膜内での蓄熱が生じやすくなり、またその膜
厚を500Å以下とすることにより、照射したエネルギ
ービームに基づく熱がその膜全体に亘らせることがで
き、更にはその非晶質シリコン膜中の導電型決定不純物
を0.5〜10原子%の範囲とすることで、エネルギー
ビーム照射の多結晶シリコン膜として十分な高導電率な
ものを得ることが可能となる。
【図面の簡単な説明】
【図1】本発明製造方法を説明するための、非晶質シリ
コン膜に含まれる導電型決定不純物の含有量と、製造さ
れた多結晶シリコン膜のシート抵抗との関係を示す特性
図である。
【図2】本発明製造方法を説明するための、非晶質シリ
コン膜の膜厚と、前記シート抵抗との関係を示す特性図
である。
【図3】本発明製造方法を説明するための、エネルギー
ビーム照射時の基板加熱温度と、前記シート抵抗値との
関係を示す特性図である。
【図4】本発明の製造方法を用いた半導体デバイスの製
造工程を説明するための工程別素子構造断面図である。
【符号の説明】
(a)…基板加熱温度400℃ (b)…室温

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 200〜400℃の加熱温度下、0.5
    〜10原子%の導電型決定不純物を含有し膜厚が500
    Å以下の非晶質シリコン膜に対し、エネルギービームを
    照射することを特徴とする導電性多結晶シリコン膜の製
    造方法。
JP24327292A 1992-09-11 1992-09-11 導電性多結晶シリコン膜の製造方法 Expired - Lifetime JP3182226B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24327292A JP3182226B2 (ja) 1992-09-11 1992-09-11 導電性多結晶シリコン膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24327292A JP3182226B2 (ja) 1992-09-11 1992-09-11 導電性多結晶シリコン膜の製造方法

Publications (2)

Publication Number Publication Date
JPH0697069A true JPH0697069A (ja) 1994-04-08
JP3182226B2 JP3182226B2 (ja) 2001-07-03

Family

ID=17101403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24327292A Expired - Lifetime JP3182226B2 (ja) 1992-09-11 1992-09-11 導電性多結晶シリコン膜の製造方法

Country Status (1)

Country Link
JP (1) JP3182226B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482687B2 (en) 1994-07-28 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Laser processing method
US7442593B2 (en) 1992-12-25 2008-10-28 Renesas Technology Corp. Method of manufacturing semiconductor device having conductive thin films
KR101043788B1 (ko) * 2009-04-21 2011-06-22 주식회사 엔씰텍 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442593B2 (en) 1992-12-25 2008-10-28 Renesas Technology Corp. Method of manufacturing semiconductor device having conductive thin films
US6482687B2 (en) 1994-07-28 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Laser processing method
US6495404B1 (en) 1994-07-28 2002-12-17 Semiconductor Energy Laboratory Co., Ltd. Laser processing method
US6753213B2 (en) 1994-07-28 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Laser processing method
KR101043788B1 (ko) * 2009-04-21 2011-06-22 주식회사 엔씰텍 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법

Also Published As

Publication number Publication date
JP3182226B2 (ja) 2001-07-03

Similar Documents

Publication Publication Date Title
JP3227980B2 (ja) 多結晶シリコン薄膜形成方法およびmosトランジスタのチャネル形成方法
TW515101B (en) Method for fabrication of field-effect transistor
JP3325992B2 (ja) 半導体装置の作製方法
JPH0777259B2 (ja) 所望の温度係数を持った多結晶シリコン抵抗の製造方法
JPH01187814A (ja) 薄膜半導体装置の製造方法
KR980012600A (ko) 반도체 장치 및 박막 트랜지스터의 제조 방법
JP3313432B2 (ja) 半導体装置及びその製造方法
JPH02148831A (ja) レーザアニール方法及び薄膜半導体装置
JPH09139511A (ja) 半導体装置及びその製造方法
JPH0656839B2 (ja) 半導体装置の製造方法
JP3182226B2 (ja) 導電性多結晶シリコン膜の製造方法
JPH0936376A (ja) 薄膜半導体装置の製造方法
JP3840697B2 (ja) 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法
KR930010093B1 (ko) 반도체박막의 형성방법
JPH04226040A (ja) 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板
JP3173126B2 (ja) 薄膜トランジスタの製造方法
JPH08139331A (ja) 薄膜トランジスタの製造方法
JP2001298197A (ja) 薄膜トランジスタの作製方法
JP2002280304A (ja) 半導体装置の製造方法
JPH06333827A (ja) 結晶成長方法およびmos型トランジスタのチャネル形成方法
JPH04370937A (ja) 半導体装置の製造方法
JPH10340855A (ja) 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法
JPH0521461A (ja) 半導体装置の製造方法
JP3370029B2 (ja) 半導体装置の作製方法
JPH04307741A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 12