JP2002280304A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002280304A JP2002280304A JP2001081876A JP2001081876A JP2002280304A JP 2002280304 A JP2002280304 A JP 2002280304A JP 2001081876 A JP2001081876 A JP 2001081876A JP 2001081876 A JP2001081876 A JP 2001081876A JP 2002280304 A JP2002280304 A JP 2002280304A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- forming
- amorphous silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 非晶質シリコン膜の多結晶化をバラツクこと
なく均一に、かつ、効率よく行うことが可能な半導体装
置の製造方法を提供する。 【解決手段】 基板１上に非晶質シリコン膜３ａを形成
する工程と、非晶質シリコン膜３ａ上に、８０Ω／□以
上４６０Ω／□以下のシート抵抗を有する吸収膜５を形
成する工程と、吸収膜５にマイクロ波を照射することに
より吸収膜５を発熱させ、この熱を利用して非晶質シリ
コン膜３ａを結晶化することにより多結晶シリコン膜３
を形成する工程とを備えている。
なく均一に、かつ、効率よく行うことが可能な半導体装
置の製造方法を提供する。 【解決手段】 基板１上に非晶質シリコン膜３ａを形成
する工程と、非晶質シリコン膜３ａ上に、８０Ω／□以
上４６０Ω／□以下のシート抵抗を有する吸収膜５を形
成する工程と、吸収膜５にマイクロ波を照射することに
より吸収膜５を発熱させ、この熱を利用して非晶質シリ
コン膜３ａを結晶化することにより多結晶シリコン膜３
を形成する工程とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、薄膜トランジスタ(ＴｈｉｎＦｉｌ
ｍ Ｔｒａｎｓｉｓｔｏｒ)などの半導体装置の製造方
法に関する。
方法に関し、特に、薄膜トランジスタ(ＴｈｉｎＦｉｌ
ｍ Ｔｒａｎｓｉｓｔｏｒ)などの半導体装置の製造方
法に関する。
【０００２】
【従来の技術】近年、市販のアクティブマトリクス方式
液晶ディスプレイ(ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔ
ａｌ Ｄｉｓｐｌａｙ)の画素駆動素子（画素駆動用ト
ランジスタ）として、透明絶縁基板上に形成された多結
晶シリコン膜を能動層に用いた薄膜トランジスタ（以
下、多結晶シリコンＴＦＴという）が採用されている。
液晶ディスプレイ(ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔ
ａｌ Ｄｉｓｐｌａｙ)の画素駆動素子（画素駆動用ト
ランジスタ）として、透明絶縁基板上に形成された多結
晶シリコン膜を能動層に用いた薄膜トランジスタ（以
下、多結晶シリコンＴＦＴという）が採用されている。
【０００３】多結晶シリコンＴＦＴは、非晶質シリコン
膜を能動層に用いた薄膜トランジスタに比べ、移動度が
大きく駆動能力が高いという利点がある。そのため、多
結晶シリコンＴＦＴを用いれば、高性能なＬＣＤを実現
できる上に、画素部（表示部）だけでなく周辺駆動回路
（ドライバ部）までを同一基板上に一体に形成すること
ができる。
膜を能動層に用いた薄膜トランジスタに比べ、移動度が
大きく駆動能力が高いという利点がある。そのため、多
結晶シリコンＴＦＴを用いれば、高性能なＬＣＤを実現
できる上に、画素部（表示部）だけでなく周辺駆動回路
（ドライバ部）までを同一基板上に一体に形成すること
ができる。
【０００４】このような多結晶シリコンＴＦＴにおい
て、能動層としての多結晶シリコン膜の形成方法として
は、基板上に直接多結晶シリコン膜を堆積させる方法や
基板上に非晶質シリコン膜を形成した後に、これを多結
晶化する方法などがある。このうち、多結晶シリコン膜
を直接基板に堆積させる方法は、たとえば、ＣＶＤ（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
法を用い、高温下で堆積させるという比較的簡単な工程
である。
て、能動層としての多結晶シリコン膜の形成方法として
は、基板上に直接多結晶シリコン膜を堆積させる方法や
基板上に非晶質シリコン膜を形成した後に、これを多結
晶化する方法などがある。このうち、多結晶シリコン膜
を直接基板に堆積させる方法は、たとえば、ＣＶＤ（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
法を用い、高温下で堆積させるという比較的簡単な工程
である。
【０００５】また、非晶質シリコン膜を堆積した後にこ
れを多結晶化するには、固相成長法が一般的である。こ
の固相成長法は、非晶質シリコン膜に熱処理を行うこと
により、固体のままで多結晶化させて多結晶シリコン膜
を得る方法である。
れを多結晶化するには、固相成長法が一般的である。こ
の固相成長法は、非晶質シリコン膜に熱処理を行うこと
により、固体のままで多結晶化させて多結晶シリコン膜
を得る方法である。
【０００６】このような方法は、不純物活性化などの時
に９００℃程度の高い温度を使用することから、高温プ
ロセスと呼ばれており、耐熱性の高い基板（たとえば、
石英基板）を用いた場合には、処理時間が短く済むとい
う利点がある。
に９００℃程度の高い温度を使用することから、高温プ
ロセスと呼ばれており、耐熱性の高い基板（たとえば、
石英基板）を用いた場合には、処理時間が短く済むとい
う利点がある。
【０００７】しかしながら、上記耐熱性の高い基板は高
価であり、比較的安価なガラス基板を用いた場合には、
基板に熱歪みが生じて好ましくなく、近年では、低温プ
ロセスを用いた開発が盛んである。
価であり、比較的安価なガラス基板を用いた場合には、
基板に熱歪みが生じて好ましくなく、近年では、低温プ
ロセスを用いた開発が盛んである。
【０００８】特に、駆動デバイスであるＴＦＴにおいて
は、高性能化が必須であり、このために、低温プロセス
を用いたＴＦＴの構成材料の高品質化をはじめとする様
々なアプローチがなされている。
は、高性能化が必須であり、このために、低温プロセス
を用いたＴＦＴの構成材料の高品質化をはじめとする様
々なアプローチがなされている。
【０００９】たとえば、デバイス特性を左右する活性層
材料の高品質化技術として、非晶質シリコン膜を出発材
料とし、エキシマレーザアニール法によって、多結晶シ
リコン膜を形成する技術が開発されている。
材料の高品質化技術として、非晶質シリコン膜を出発材
料とし、エキシマレーザアニール法によって、多結晶シ
リコン膜を形成する技術が開発されている。
【００１０】
【発明が解決しようとする課題】従来例のレーザーアニ
ール法は、アニールする半導体膜の膜厚や膜質により吸
収率が大きく影響され、アニールを均一に行うことがで
きず、素子特性がばらついて歩留まりを低下させる原因
となる。特に、パルス発振のレーザーを用いたものにあ
っては、パルス発振の不安定さに起因したビーム強度の
バラツキにより、素子特性のバラツキが顕著である。
ール法は、アニールする半導体膜の膜厚や膜質により吸
収率が大きく影響され、アニールを均一に行うことがで
きず、素子特性がばらついて歩留まりを低下させる原因
となる。特に、パルス発振のレーザーを用いたものにあ
っては、パルス発振の不安定さに起因したビーム強度の
バラツキにより、素子特性のバラツキが顕著である。
【００１１】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の１つの目的は、
非晶質シリコン膜の多結晶化をバラツクことなく均一に
行うことが可能な半導体装置の製造方法を提供すること
である。
ためになされたものであり、この発明の１つの目的は、
非晶質シリコン膜の多結晶化をバラツクことなく均一に
行うことが可能な半導体装置の製造方法を提供すること
である。
【００１２】この発明のもう１つの目的は、上記の半導
体装置の製造方法において、非晶質シリコン膜の多結晶
化を効率よく行うことである。
体装置の製造方法において、非晶質シリコン膜の多結晶
化を効率よく行うことである。
【００１３】
【課題を解決するための手段】請求項１による半導体装
置の製造方法は、基板上に非晶質シリコン膜を形成する
工程と、非晶質シリコン膜上に、８０Ω／□以上４６０
Ω／□以下のシート抵抗を有する導電膜を形成する工程
と、導電膜に電磁波を照射することにより導電膜を発熱
させ、この熱を利用して非晶質シリコン膜を結晶化する
ことにより第１結晶化シリコン膜を形成する工程とを備
えている。
置の製造方法は、基板上に非晶質シリコン膜を形成する
工程と、非晶質シリコン膜上に、８０Ω／□以上４６０
Ω／□以下のシート抵抗を有する導電膜を形成する工程
と、導電膜に電磁波を照射することにより導電膜を発熱
させ、この熱を利用して非晶質シリコン膜を結晶化する
ことにより第１結晶化シリコン膜を形成する工程とを備
えている。
【００１４】請求項１では、上記のように、電磁波が照
射された熱を利用して多結晶化することによって、多結
晶化がバラツクことなく均一に行われる。これにより、
良質な第１結晶化シリコン膜を歩留まり良く形成するこ
とができる。また、導電膜を８０Ω／□以上４６０Ω／
□以下のシート抵抗を有するように形成することによっ
て、電磁波に対する導電膜の吸収効率を向上させること
ができるので、導電膜を効率良く加熱することができ
る。これにより、多結晶化を効率よく行うことができ
る。
射された熱を利用して多結晶化することによって、多結
晶化がバラツクことなく均一に行われる。これにより、
良質な第１結晶化シリコン膜を歩留まり良く形成するこ
とができる。また、導電膜を８０Ω／□以上４６０Ω／
□以下のシート抵抗を有するように形成することによっ
て、電磁波に対する導電膜の吸収効率を向上させること
ができるので、導電膜を効率良く加熱することができ
る。これにより、多結晶化を効率よく行うことができ
る。
【００１５】請求項２における半導体装置の製造方法で
は、請求項１の構成において、導電膜を形成する工程
は、８０Ω／□以上１００Ω／□以下のシート抵抗を有
する導電膜を形成する工程を含む。請求項２では、導電
膜のシート抵抗を８０Ω／□以上１００Ω／□以下の範
囲に設定することによって、電磁波に対する導電膜の吸
収効率をより向上させることができるので、導電膜をよ
り効率良く加熱することができる。
は、請求項１の構成において、導電膜を形成する工程
は、８０Ω／□以上１００Ω／□以下のシート抵抗を有
する導電膜を形成する工程を含む。請求項２では、導電
膜のシート抵抗を８０Ω／□以上１００Ω／□以下の範
囲に設定することによって、電磁波に対する導電膜の吸
収効率をより向上させることができるので、導電膜をよ
り効率良く加熱することができる。
【００１６】請求項３における半導体装置の製造方法で
は、請求項１または２の構成において、電磁波は、３０
０ＭＨｚ以上３００ＧＨｚ以下の周波数を有するマイク
ロ波を含む。請求項３では、このような周波数のマイク
ロ波を、請求項１または２に記載したシート抵抗を有す
る導電膜に照射することによって、容易にマイクロ波に
対する導電膜の吸収効率を向上させることができるの
で、導電膜を効率良く加熱することができる。
は、請求項１または２の構成において、電磁波は、３０
０ＭＨｚ以上３００ＧＨｚ以下の周波数を有するマイク
ロ波を含む。請求項３では、このような周波数のマイク
ロ波を、請求項１または２に記載したシート抵抗を有す
る導電膜に照射することによって、容易にマイクロ波に
対する導電膜の吸収効率を向上させることができるの
で、導電膜を効率良く加熱することができる。
【００１７】請求項４における半導体装置の製造方法で
は、請求項１〜３のいずれかの構成において、導電膜
は、不純物が導入された第２結晶化シリコン膜を含む。
請求項４では、このように導電膜として不純物が導入さ
れた第２結晶化シリコン膜を用いることによって、容易
に電磁波を吸収することができる。
は、請求項１〜３のいずれかの構成において、導電膜
は、不純物が導入された第２結晶化シリコン膜を含む。
請求項４では、このように導電膜として不純物が導入さ
れた第２結晶化シリコン膜を用いることによって、容易
に電磁波を吸収することができる。
【００１８】請求項５における半導体装置の製造方法で
は、請求項１〜４のいずれかの構成において、導電膜を
形成する工程に先立って、非晶質シリコン膜上に、絶縁
膜を形成する工程を含む。請求項５では、このように構
成することによって、導電膜に電磁波を照射した際に、
非晶質半導体膜上の絶縁膜も高温で加熱される。これに
より、絶縁膜の緻密化が促進されて膜質を向上させるこ
とができるとともに、非晶質シリコン膜と絶縁膜との界
面の整合性を向上させることができる。
は、請求項１〜４のいずれかの構成において、導電膜を
形成する工程に先立って、非晶質シリコン膜上に、絶縁
膜を形成する工程を含む。請求項５では、このように構
成することによって、導電膜に電磁波を照射した際に、
非晶質半導体膜上の絶縁膜も高温で加熱される。これに
より、絶縁膜の緻密化が促進されて膜質を向上させるこ
とができるとともに、非晶質シリコン膜と絶縁膜との界
面の整合性を向上させることができる。
【００１９】請求項６における半導体装置の製造方法で
は、請求項１〜５のいずれかの構成において、第１結晶
化シリコン膜を形成する工程の後、導電膜をゲート電極
として用いる工程をさらに備える。請求項６では、この
ように導電膜をゲート電極として用いることによって、
一旦導電膜を除去した後新たにゲート電極を形成する場
合に比べて、工程数を削減することができる。
は、請求項１〜５のいずれかの構成において、第１結晶
化シリコン膜を形成する工程の後、導電膜をゲート電極
として用いる工程をさらに備える。請求項６では、この
ように導電膜をゲート電極として用いることによって、
一旦導電膜を除去した後新たにゲート電極を形成する場
合に比べて、工程数を削減することができる。
【００２０】請求項７における半導体装置の製造方法で
は、請求項６の構成において、導電膜をゲート電極とし
て用いる工程は、第１結晶化シリコン膜を形成する工程
の後、導電膜をパターンニングすることによってゲート
電極を形成する工程を含み、ゲート電極をマスクとして
第１結晶化シリコン膜に不純物を導入することによっ
て、ソース／ドレイン領域を形成する工程をさらに備え
る。請求項７では、このように構成することによって、
良質な第１結晶化シリコン膜を能動層とするトランジス
タを容易に形成することができる。
は、請求項６の構成において、導電膜をゲート電極とし
て用いる工程は、第１結晶化シリコン膜を形成する工程
の後、導電膜をパターンニングすることによってゲート
電極を形成する工程を含み、ゲート電極をマスクとして
第１結晶化シリコン膜に不純物を導入することによっ
て、ソース／ドレイン領域を形成する工程をさらに備え
る。請求項７では、このように構成することによって、
良質な第１結晶化シリコン膜を能動層とするトランジス
タを容易に形成することができる。
【００２１】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
基づいて説明する。
【００２２】図１〜図８は、本発明の一実施形態による
半導体装置の製造プロセスを説明するための断面図であ
る。図１〜図８を参照して、一実施形態による半導体装
置の製造プロセスについて説明する。
半導体装置の製造プロセスを説明するための断面図であ
る。図１〜図８を参照して、一実施形態による半導体装
置の製造プロセスについて説明する。
【００２３】まず、図１に示すように、無アルカリガラ
スなどの基板１上に、ＣＶＤ法またはスパッタ法などを
用いて、ＳｉＯ2またはＳｉＮなどの絶縁性薄膜（バッ
ファ層）２を形成する。この絶縁性薄膜２は、後述する
熱処理の際に、基板１中の不純物が上層に拡散すること
を防止する。次に、絶縁性薄膜２上に、減圧ＣＶＤ法を
用いて、約７０ｎｍの膜厚を有する非晶質シリコン膜３
ａを形成する。なお、この非晶質シリコン膜３ａの形成
条件は、温度：約４５０℃、ガス：Ｓｉ2Ｈ6、ガス流
量：約７０ｃｃｍ、および、圧力：約５３Ｐａである。
スなどの基板１上に、ＣＶＤ法またはスパッタ法などを
用いて、ＳｉＯ2またはＳｉＮなどの絶縁性薄膜（バッ
ファ層）２を形成する。この絶縁性薄膜２は、後述する
熱処理の際に、基板１中の不純物が上層に拡散すること
を防止する。次に、絶縁性薄膜２上に、減圧ＣＶＤ法を
用いて、約７０ｎｍの膜厚を有する非晶質シリコン膜３
ａを形成する。なお、この非晶質シリコン膜３ａの形成
条件は、温度：約４５０℃、ガス：Ｓｉ2Ｈ6、ガス流
量：約７０ｃｃｍ、および、圧力：約５３Ｐａである。
【００２４】次に、図２に示すように、フォトリソグラ
フィ技術およびＲＩＥ法によるドライエッチング技術を
用いて、非晶質シリコン膜３ａを所定形状にパターニン
グする。
フィ技術およびＲＩＥ法によるドライエッチング技術を
用いて、非晶質シリコン膜３ａを所定形状にパターニン
グする。
【００２５】次に、図３に示すように、非晶質シリコン
膜３ａ上に、プラズマＣＶＤ法を用いて、温度：約４０
０℃，出力：約２００Ｗの条件で、約１００ｎｍの膜厚
を有するＳｉＯ2からなるゲート絶縁膜４を形成する。
なお、このゲート絶縁膜４が、本発明の「絶縁膜」の一
例である。
膜３ａ上に、プラズマＣＶＤ法を用いて、温度：約４０
０℃，出力：約２００Ｗの条件で、約１００ｎｍの膜厚
を有するＳｉＯ2からなるゲート絶縁膜４を形成する。
なお、このゲート絶縁膜４が、本発明の「絶縁膜」の一
例である。
【００２６】次に、図４に示すように、ゲート絶縁膜４
上に、プラズマＣＶＤ法を用いて、約１００ｎｍの膜厚
を有するＳｉドープされたｎ型ポリシリコンからなる吸
収膜５を堆積する。この吸収膜５は、その形成時に、Ｓ
ｉがドープされているが、ノンドープ状態で堆積し、そ
の後に不純物を注入してもよい。また、吸収膜５は、８
０Ω／□以上４６０Ω／□以下のシート抵抗を有するよ
うに形成する。なお、この吸収膜５が、本発明における
「導電膜」および「第２結晶化シリコン膜」の一例であ
る。
上に、プラズマＣＶＤ法を用いて、約１００ｎｍの膜厚
を有するＳｉドープされたｎ型ポリシリコンからなる吸
収膜５を堆積する。この吸収膜５は、その形成時に、Ｓ
ｉがドープされているが、ノンドープ状態で堆積し、そ
の後に不純物を注入してもよい。また、吸収膜５は、８
０Ω／□以上４６０Ω／□以下のシート抵抗を有するよ
うに形成する。なお、この吸収膜５が、本発明における
「導電膜」および「第２結晶化シリコン膜」の一例であ
る。
【００２７】図１０および図１１は、本実施形態による
吸収膜の最適なシート抵抗値を求めるための特性図であ
る。ここで、図１０および図１１を参照して、本実施形
態による吸収膜５の最適なシート抵抗値について説明す
る。
吸収膜の最適なシート抵抗値を求めるための特性図であ
る。ここで、図１０および図１１を参照して、本実施形
態による吸収膜５の最適なシート抵抗値について説明す
る。
【００２８】本実施形態による吸収膜５は、後の工程で
マイクロ波を照射することにより加熱される。そして、
その熱を利用して非晶質シリコン膜３ａの多結晶化を行
う。そこで、まず、マイクロ波を用いた非晶質シリコン
膜の多結晶化が、従来のエキシマレーザアニール法を用
いた多結晶化のスループット（生産性）に比べて、同等
以上の良好なスループットで行われるような吸収膜の温
度およびシート抵抗値を実験と計算とにより求めた。さ
らに、結晶化に最適なシート抵抗値を有する吸収膜の加
熱効率を計算により求めて、従来のエキシマレーザアニ
ール法の加熱効率との比較を行った。
マイクロ波を照射することにより加熱される。そして、
その熱を利用して非晶質シリコン膜３ａの多結晶化を行
う。そこで、まず、マイクロ波を用いた非晶質シリコン
膜の多結晶化が、従来のエキシマレーザアニール法を用
いた多結晶化のスループット（生産性）に比べて、同等
以上の良好なスループットで行われるような吸収膜の温
度およびシート抵抗値を実験と計算とにより求めた。さ
らに、結晶化に最適なシート抵抗値を有する吸収膜の加
熱効率を計算により求めて、従来のエキシマレーザアニ
ール法の加熱効率との比較を行った。
【００２９】まず、従来のエキシマレーザアニール法で
は、ビーム長：１５ｃｍ，周波数：２０Ｈｚ，スキャン
ピッチ：０．０５ｍｍのエキシマレーザを用いて、３０
ｃｍ×４０ｃｍの基板の全面上に形成された非晶質シリ
コン膜をアニールする場合、多結晶化に必要な時間は、
４０ｃｍ／（０．０５ｍｍ×２０Ｈｚ）＝４００（秒）
×２（回）＝８００（秒）＝約１３分である。
は、ビーム長：１５ｃｍ，周波数：２０Ｈｚ，スキャン
ピッチ：０．０５ｍｍのエキシマレーザを用いて、３０
ｃｍ×４０ｃｍの基板の全面上に形成された非晶質シリ
コン膜をアニールする場合、多結晶化に必要な時間は、
４０ｃｍ／（０．０５ｍｍ×２０Ｈｚ）＝４００（秒）
×２（回）＝８００（秒）＝約１３分である。
【００３０】一方、マイクロ波を用いて非晶質シリコン
膜を多結晶化する実験では、直径６インチ（約１５ｃ
ｍ）の石英基板の全面上に非晶質シリコン膜を形成し、
その非晶質シリコン膜上に、絶縁膜を介して全面に吸収
膜を形成した。そして、その吸収膜にマイクロ波を照射
して加熱し、その熱を利用して非晶質シリコン膜を多結
晶化した。この場合、非晶質シリコン膜の面積は、πｒ
2＝π×７．５2≒１７７ｃｍ2である。これにより、マ
イクロ波を用いて多結晶化する場合と、エキシマレーザ
アニール法を用いて多結晶化する場合との非晶質シリコ
ン膜の面積の比率は、３０×４０／１７７＝６．８であ
る。このため、マイクロ波アニールを用いた多結晶化に
おいて、エキシマレーザアニール法を用いた多結晶化の
スループット（生産性）以上の良好なスループットを得
るためには、１３分／６．８＝約２分以下で、非晶質シ
リコン膜を多結晶化する必要がある。
膜を多結晶化する実験では、直径６インチ（約１５ｃ
ｍ）の石英基板の全面上に非晶質シリコン膜を形成し、
その非晶質シリコン膜上に、絶縁膜を介して全面に吸収
膜を形成した。そして、その吸収膜にマイクロ波を照射
して加熱し、その熱を利用して非晶質シリコン膜を多結
晶化した。この場合、非晶質シリコン膜の面積は、πｒ
2＝π×７．５2≒１７７ｃｍ2である。これにより、マ
イクロ波を用いて多結晶化する場合と、エキシマレーザ
アニール法を用いて多結晶化する場合との非晶質シリコ
ン膜の面積の比率は、３０×４０／１７７＝６．８であ
る。このため、マイクロ波アニールを用いた多結晶化に
おいて、エキシマレーザアニール法を用いた多結晶化の
スループット（生産性）以上の良好なスループットを得
るためには、１３分／６．８＝約２分以下で、非晶質シ
リコン膜を多結晶化する必要がある。
【００３１】ここで、６インチの基板の全面上に形成さ
れた非晶質シリコン膜上のＳｉドープｎ型ポリシリコン
からなる１００ｎｍの膜厚を有する吸収膜を、出力：
１．６ｋＷ，周波数：２．４５ＧＨｚのマイクロ波を照
射することにより加熱し、その熱を利用して非晶質シリ
コン膜を多結晶化した場合の、吸収膜の温度と、多結晶
化に要する時間との関係が図１０に示されている。図１
０を参照して、約２分以下の良好なスループットで非晶
質シリコン膜を多結晶化するためには、吸収膜の温度を
約７５０℃以上に加熱する必要があることがわかった。
れた非晶質シリコン膜上のＳｉドープｎ型ポリシリコン
からなる１００ｎｍの膜厚を有する吸収膜を、出力：
１．６ｋＷ，周波数：２．４５ＧＨｚのマイクロ波を照
射することにより加熱し、その熱を利用して非晶質シリ
コン膜を多結晶化した場合の、吸収膜の温度と、多結晶
化に要する時間との関係が図１０に示されている。図１
０を参照して、約２分以下の良好なスループットで非晶
質シリコン膜を多結晶化するためには、吸収膜の温度を
約７５０℃以上に加熱する必要があることがわかった。
【００３２】次に、非晶質シリコン膜の多結晶化に最適
な吸収膜のシート抵抗値を求める実験を行った。まず、
０．７ｍｍの厚みを有する６インチ石英基板上に、１０
０ｎｍの膜厚を有する非晶質シリコン膜を成膜した。な
お、非晶質シリコン膜は、ＬＰＣＶＤ装置内において、
使用ガス：Ｓｉ2Ｈ6，温度：５５０℃の条件で成膜し
た。この非晶質シリコン膜に、注入エネルギー：４５ｋ
ｅＶで、Ｐ（リン）などのイオン注入を行うことによ
り、Ｐ（リン）ドープされたｎ型の非晶質シリコン膜を
形成した。このｎ型の非晶質シリコン膜を、温度：９０
０℃の熱アニール炉に３０分間配置することによって、
ｎ型のポリシリコン膜（吸収膜）を形成した。このｎ型
のポリシリコン膜は、本発明の「導電膜」および「第２
結晶化シリコン膜」の一例である。
な吸収膜のシート抵抗値を求める実験を行った。まず、
０．７ｍｍの厚みを有する６インチ石英基板上に、１０
０ｎｍの膜厚を有する非晶質シリコン膜を成膜した。な
お、非晶質シリコン膜は、ＬＰＣＶＤ装置内において、
使用ガス：Ｓｉ2Ｈ6，温度：５５０℃の条件で成膜し
た。この非晶質シリコン膜に、注入エネルギー：４５ｋ
ｅＶで、Ｐ（リン）などのイオン注入を行うことによ
り、Ｐ（リン）ドープされたｎ型の非晶質シリコン膜を
形成した。このｎ型の非晶質シリコン膜を、温度：９０
０℃の熱アニール炉に３０分間配置することによって、
ｎ型のポリシリコン膜（吸収膜）を形成した。このｎ型
のポリシリコン膜は、本発明の「導電膜」および「第２
結晶化シリコン膜」の一例である。
【００３３】図１１には、この吸収膜に、出力：１．６
ｋＷ，周波数：２．４５ＧＨｚのマイクロ波を照射した
場合の、吸収膜のシート抵抗値と、吸収膜の最高到達温
度との関係が示されている。図１１を参照して、吸収膜
を７５０℃以上に加熱するためには、吸収膜のシート抵
抗値は、８０Ω／□以上４６０Ω／□以下に設定する必
要があることがわかる。つまり、従来のエキシマレーザ
アニール法を用いた多結晶化のスループット（生産性）
と同等以上のスループットを得るためには、吸収膜のシ
ート抵抗値を８０Ω／□以上４６０Ω／□以下の範囲に
設定すればよいことが判明した。
ｋＷ，周波数：２．４５ＧＨｚのマイクロ波を照射した
場合の、吸収膜のシート抵抗値と、吸収膜の最高到達温
度との関係が示されている。図１１を参照して、吸収膜
を７５０℃以上に加熱するためには、吸収膜のシート抵
抗値は、８０Ω／□以上４６０Ω／□以下に設定する必
要があることがわかる。つまり、従来のエキシマレーザ
アニール法を用いた多結晶化のスループット（生産性）
と同等以上のスループットを得るためには、吸収膜のシ
ート抵抗値を８０Ω／□以上４６０Ω／□以下の範囲に
設定すればよいことが判明した。
【００３４】さらに、図１１に示すように、吸収膜のシ
ート抵抗値を８０Ω／□以上１００Ω／□以下に設定す
ることによって、吸収膜のピーク温度（約９８０℃）ま
で加熱されることがわかる。このため、吸収膜のシート
抵抗値を８０Ω／□以上１００Ω／□以下に設定するこ
とによって、吸収膜の吸収効率が最大となることが判明
した。
ート抵抗値を８０Ω／□以上１００Ω／□以下に設定す
ることによって、吸収膜のピーク温度（約９８０℃）ま
で加熱されることがわかる。このため、吸収膜のシート
抵抗値を８０Ω／□以上１００Ω／□以下に設定するこ
とによって、吸収膜の吸収効率が最大となることが判明
した。
【００３５】さらに、吸収効率が最大となるシート抵抗
値（ここでは１００Ω／□）を有する吸収膜をの加熱効
率を計算により求めた。なお、加熱効率は、シート抵抗
１００Ω／□の吸収膜に、出力：１６００Ｗのマイクロ
波を約３６秒間照射することにより、吸収膜の温度を２
０℃（室温）から９８０℃（ピーク温度）まで加熱する
場合の加熱効率である。
値（ここでは１００Ω／□）を有する吸収膜をの加熱効
率を計算により求めた。なお、加熱効率は、シート抵抗
１００Ω／□の吸収膜に、出力：１６００Ｗのマイクロ
波を約３６秒間照射することにより、吸収膜の温度を２
０℃（室温）から９８０℃（ピーク温度）まで加熱する
場合の加熱効率である。
【００３６】まず、石英基板の熱容量を以下の式（１）
を用いて算出する。
を用いて算出する。
【００３７】熱容量＝Ｖ×ρ×Ｃ ・・・（１） なお、Ｖは、直径６インチの基板の体積であり、Ｖ＝π
×７．５2×０．０７＝１２．３６ｃｍ3である。また、
石英基板の密度ρは、ρ＝２．２ｇ／ｃｍ3であり、石
英基板の比熱Ｃは、Ｃ＝１．０Ｊ／ｇ・Ｋである。これ
らの体積Ｖ、密度ρおよび比熱Ｃの値を上記式（１）に
代入することによって求められる基板の熱容量は、２
７．２Ｊ／Ｋである。
×７．５2×０．０７＝１２．３６ｃｍ3である。また、
石英基板の密度ρは、ρ＝２．２ｇ／ｃｍ3であり、石
英基板の比熱Ｃは、Ｃ＝１．０Ｊ／ｇ・Ｋである。これ
らの体積Ｖ、密度ρおよび比熱Ｃの値を上記式（１）に
代入することによって求められる基板の熱容量は、２
７．２Ｊ／Ｋである。
【００３８】次に、基板に加わったパワーＷは、Ｗ＝熱
容量（２７．２Ｊ／Ｋ）×上昇温度（９６０℃）／時間
（３６ｓｅｃ）＝７２５Ｊ／ｓ＝７２５Ｗである。ま
た、実験装置出力は、１６００Ｗである。これらの値を
用いて、マイクロ波の出力に対する基板の加熱効率を計
算すると、加熱効率＝Ｗ（７２５（Ｗ））／出力（１６
００（Ｗ））×１００＝４５％である。また、３０００
Ｗの消費電力に対する加熱効率は、１６００（Ｗ）／３
０００（Ｗ）×４５％＝２４％である。以上のように、
このマイクロ波を用いた吸収膜の加熱効率は、従来のエ
キシマレーザアニール法を用いた場合の加熱効率の６５
倍以上であることがわかった。
容量（２７．２Ｊ／Ｋ）×上昇温度（９６０℃）／時間
（３６ｓｅｃ）＝７２５Ｊ／ｓ＝７２５Ｗである。ま
た、実験装置出力は、１６００Ｗである。これらの値を
用いて、マイクロ波の出力に対する基板の加熱効率を計
算すると、加熱効率＝Ｗ（７２５（Ｗ））／出力（１６
００（Ｗ））×１００＝４５％である。また、３０００
Ｗの消費電力に対する加熱効率は、１６００（Ｗ）／３
０００（Ｗ）×４５％＝２４％である。以上のように、
このマイクロ波を用いた吸収膜の加熱効率は、従来のエ
キシマレーザアニール法を用いた場合の加熱効率の６５
倍以上であることがわかった。
【００３９】上記のような実験結果から、本実施形態で
は、吸収膜５は、従来のエキシマレーザアニール法以上
の良好なスループットが得られる８０Ω／□以上４６０
Ω／□以下のシート抵抗値を有するように形成する。ま
た、この場合、吸収膜５のシート抵抗値を８０Ω／□以
上１００Ω／□以下に設定すれば、吸収膜５の吸収効率
を最大にすることができる。
は、吸収膜５は、従来のエキシマレーザアニール法以上
の良好なスループットが得られる８０Ω／□以上４６０
Ω／□以下のシート抵抗値を有するように形成する。ま
た、この場合、吸収膜５のシート抵抗値を８０Ω／□以
上１００Ω／□以下に設定すれば、吸収膜５の吸収効率
を最大にすることができる。
【００４０】次に、この吸収膜５に、図５に示すよう
に、周波数：約２．４５ＧＨｚ，出力：約１．６ｋＷの
マイクロ波を約３分間照射する。これにより、照射され
たマイクロ波によって吸収膜５が発熱し、その熱が吸収
膜５下のゲート絶縁膜４中を拡散することにより、非晶
質シリコン膜３ａに均一に伝達される。それによって、
非晶質シリコン膜３ａがアニールされて、非晶質シリコ
ン膜３ａが多結晶シリコン膜３に、バラツクことなく均
一に結晶化される。なお、多結晶シリコン膜３が、本発
明の「第１結晶化シリコン膜」の一例である。
に、周波数：約２．４５ＧＨｚ，出力：約１．６ｋＷの
マイクロ波を約３分間照射する。これにより、照射され
たマイクロ波によって吸収膜５が発熱し、その熱が吸収
膜５下のゲート絶縁膜４中を拡散することにより、非晶
質シリコン膜３ａに均一に伝達される。それによって、
非晶質シリコン膜３ａがアニールされて、非晶質シリコ
ン膜３ａが多結晶シリコン膜３に、バラツクことなく均
一に結晶化される。なお、多結晶シリコン膜３が、本発
明の「第１結晶化シリコン膜」の一例である。
【００４１】次に、図６に示すように、フォトリソグラ
フィ技術およびＲＩＥ法によるドライエッチング技術を
用いて、吸収膜５を所定形状にパターニングすることに
よって、ゲート電極５ａを形成する。
フィ技術およびＲＩＥ法によるドライエッチング技術を
用いて、吸収膜５を所定形状にパターニングすることに
よって、ゲート電極５ａを形成する。
【００４２】さらに、図７に示すように、自己整合技術
を用いて、ゲート電極５ａをマスクとして、リンなどの
不純物を、注入エネルギー：約２０ｋｅＶ，ドーズ量：
約７×１０14ｃｍ-2の条件下で、多結晶シリコン膜３に
注入する。それによって、図８に示すように、ソース／
ドレイン領域６を形成する。さらに、デバイスを約４０
０℃の熱アニール炉に約３時間配置することによって、
ソース／ドレイン領域を活性化させる。
を用いて、ゲート電極５ａをマスクとして、リンなどの
不純物を、注入エネルギー：約２０ｋｅＶ，ドーズ量：
約７×１０14ｃｍ-2の条件下で、多結晶シリコン膜３に
注入する。それによって、図８に示すように、ソース／
ドレイン領域６を形成する。さらに、デバイスを約４０
０℃の熱アニール炉に約３時間配置することによって、
ソース／ドレイン領域を活性化させる。
【００４３】以上の工程により、本実施形態の薄膜トラ
ンジスタ(Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ)
が形成される。図９は、本発明の一実施形態による薄膜
トランジスタをＬＣＤ（液晶表示装置）に適用した場合
のＬＣＤの構造を示した断面図である。図９を参照し
て、本実施形態の薄膜トランジスタをＬＣＤ（液晶表示
装置）に適用した場合のＬＣＤの構造を説明する。
ンジスタ(Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ)
が形成される。図９は、本発明の一実施形態による薄膜
トランジスタをＬＣＤ（液晶表示装置）に適用した場合
のＬＣＤの構造を示した断面図である。図９を参照し
て、本実施形態の薄膜トランジスタをＬＣＤ（液晶表示
装置）に適用した場合のＬＣＤの構造を説明する。
【００４４】ゲート電極５ａの側面には、シリコン酸化
膜からなるサイドウォール７が形成されている。ゲート
電極５ａとサイドウォール７とを覆うとともに、ソース
／ドレイン領域６にまで達するコンタクトホール９を有
するように、プラズマ酸化膜とシリコン酸化膜との積層
膜からなる層間絶縁膜８が形成されている。層間絶縁膜
８上には、コンタクトホール９を介してソース／ドレイ
ン領域６と接触するように、Ｔｉ／Ａｌ−Ｓｉ合金／Ｔ
ｉの積層構造からなる配線層により、ソース・ドレイン
電極１０が形成されている。ソース・ドレイン電極１０
上には、シリコン酸化膜１１、ＳＯＧ（Ｓｐｉｎ Ｏｎ
Ｇｌａｓｓ）膜１２およびシリコン酸化膜１３が形成
されている。シリコン酸化膜１３上には、シリコン酸化
膜１１、ＳＯＧ膜１２およびシリコン酸化膜１３に形成
されたコンタクトホールを介して、ソース・ドレイン電
極１０に接触するように、画素電極としてのＩＴＯ膜１
４が形成されている。そして、デバイス全面に形成され
ている液晶層１５上に、共通電極１６および基板１７が
形成されている。このようにして、図９に示すようなＬ
ＣＤの画素部が形成されている。
膜からなるサイドウォール７が形成されている。ゲート
電極５ａとサイドウォール７とを覆うとともに、ソース
／ドレイン領域６にまで達するコンタクトホール９を有
するように、プラズマ酸化膜とシリコン酸化膜との積層
膜からなる層間絶縁膜８が形成されている。層間絶縁膜
８上には、コンタクトホール９を介してソース／ドレイ
ン領域６と接触するように、Ｔｉ／Ａｌ−Ｓｉ合金／Ｔ
ｉの積層構造からなる配線層により、ソース・ドレイン
電極１０が形成されている。ソース・ドレイン電極１０
上には、シリコン酸化膜１１、ＳＯＧ（Ｓｐｉｎ Ｏｎ
Ｇｌａｓｓ）膜１２およびシリコン酸化膜１３が形成
されている。シリコン酸化膜１３上には、シリコン酸化
膜１１、ＳＯＧ膜１２およびシリコン酸化膜１３に形成
されたコンタクトホールを介して、ソース・ドレイン電
極１０に接触するように、画素電極としてのＩＴＯ膜１
４が形成されている。そして、デバイス全面に形成され
ている液晶層１５上に、共通電極１６および基板１７が
形成されている。このようにして、図９に示すようなＬ
ＣＤの画素部が形成されている。
【００４５】本実施形態の半導体装置の製造方法では、
上記のように、吸収膜５にマイクロ波を照射することに
より吸収膜５を発熱させ、その熱を利用して非晶質シリ
コン膜３ａを多結晶化することによって、多結晶化がバ
ラツクことなく均一に行われる。これにより、良質な多
結晶シリコン膜３を歩留まり良く形成することができ
る。また、吸収膜５を８０Ω／□以上４６０Ω／□以下
のシート抵抗を有するように形成することによって、マ
イクロ波に対する吸収膜５の吸収効率を向上させること
ができるので、吸収膜５を効率よく加熱することができ
る。これにより、従来のエキシマレーザアニール法を用
いた多結晶化のスループット（生産性）と同等以上のス
ループットで、非晶質シリコン膜３ａの多結晶化を効率
よく行うことができる。
上記のように、吸収膜５にマイクロ波を照射することに
より吸収膜５を発熱させ、その熱を利用して非晶質シリ
コン膜３ａを多結晶化することによって、多結晶化がバ
ラツクことなく均一に行われる。これにより、良質な多
結晶シリコン膜３を歩留まり良く形成することができ
る。また、吸収膜５を８０Ω／□以上４６０Ω／□以下
のシート抵抗を有するように形成することによって、マ
イクロ波に対する吸収膜５の吸収効率を向上させること
ができるので、吸収膜５を効率よく加熱することができ
る。これにより、従来のエキシマレーザアニール法を用
いた多結晶化のスループット（生産性）と同等以上のス
ループットで、非晶質シリコン膜３ａの多結晶化を効率
よく行うことができる。
【００４６】また、本実施形態では、上記のように、マ
イクロ波によって加熱された吸収膜５の熱を利用して、
非晶質シリコン膜３ａの多結晶化を行う際に、吸収膜５
と非晶質シリコン膜３ａとの間のゲート絶縁膜４も高温
で加熱される。これにより、ゲート絶縁膜４の緻密化が
促進されて膜質を向上させることができるとともに、非
晶質シリコン膜３ａとゲート絶縁膜４との界面の整合性
を向上させることができる。
イクロ波によって加熱された吸収膜５の熱を利用して、
非晶質シリコン膜３ａの多結晶化を行う際に、吸収膜５
と非晶質シリコン膜３ａとの間のゲート絶縁膜４も高温
で加熱される。これにより、ゲート絶縁膜４の緻密化が
促進されて膜質を向上させることができるとともに、非
晶質シリコン膜３ａとゲート絶縁膜４との界面の整合性
を向上させることができる。
【００４７】また、本実施形態では、非晶質シリコン膜
３ａの多結晶化に用いた吸収膜５をパターニングするこ
とにより、ゲート電極５ａとして用いることによって、
一旦吸収膜５を除去した後、新たにゲート電極５ａを形
成する場合に比べて、工程数を削減することができる。
３ａの多結晶化に用いた吸収膜５をパターニングするこ
とにより、ゲート電極５ａとして用いることによって、
一旦吸収膜５を除去した後、新たにゲート電極５ａを形
成する場合に比べて、工程数を削減することができる。
【００４８】なお、今回開示された実施形態は、すべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
【００４９】たとえば、上記実施形態では、吸収膜５を
Ｓｉがドープされたｎ型のポリシリコン膜を用いて形成
したが、本発明はこれに限らず、Ｃｕ，ＭｏＳｉ2，Ｔ
ｉＳｉ2，ＴａＳｉ2，ＣｏＳｉ2，Ｗ，Ｍｏ，Ｃｏ，Ｃ
ｒ，Ｔｉ，Ｔａなどを用いて形成してもよい。さらに、
使用温度が低い場合には（約４５０℃以下）、ＡｌやＡ
ｕなどのいわゆる低融点金属を用いてもよい。また、吸
収膜５をＣｕ，ＭｏＳｉ2，ＴｉＳｉ2，ＴａＳｉ2，Ｃ
ｏＳｉ2，Ｗ，Ｍｏ，Ｃｏ，Ｃｒ，Ｔｉ，Ｔａなどと、
Ｓｉとからなる多層構造に形成してもよい。
Ｓｉがドープされたｎ型のポリシリコン膜を用いて形成
したが、本発明はこれに限らず、Ｃｕ，ＭｏＳｉ2，Ｔ
ｉＳｉ2，ＴａＳｉ2，ＣｏＳｉ2，Ｗ，Ｍｏ，Ｃｏ，Ｃ
ｒ，Ｔｉ，Ｔａなどを用いて形成してもよい。さらに、
使用温度が低い場合には（約４５０℃以下）、ＡｌやＡ
ｕなどのいわゆる低融点金属を用いてもよい。また、吸
収膜５をＣｕ，ＭｏＳｉ2，ＴｉＳｉ2，ＴａＳｉ2，Ｃ
ｏＳｉ2，Ｗ，Ｍｏ，Ｃｏ，Ｃｒ，Ｔｉ，Ｔａなどと、
Ｓｉとからなる多層構造に形成してもよい。
【００５０】また、上記実施形態では、非晶質シリコン
膜３ａを減圧ＣＶＤ法を用いて形成したが、本発明はこ
れに限らず、プラズマＣＶＤ法、常圧ＣＶＤ法、光励起
ＣＶＤ法、蒸着法、ＥＢ(Ｅｌｅｃｔｒｏｎ Ｂｅａｍ)
蒸着法、ＭＢＥ(Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐ
ｉｔａｘｙ)法およびスパッタ法からなるグループのう
ちのいずれか一つの方法を用いて形成すればよい。
膜３ａを減圧ＣＶＤ法を用いて形成したが、本発明はこ
れに限らず、プラズマＣＶＤ法、常圧ＣＶＤ法、光励起
ＣＶＤ法、蒸着法、ＥＢ(Ｅｌｅｃｔｒｏｎ Ｂｅａｍ)
蒸着法、ＭＢＥ(Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐ
ｉｔａｘｙ)法およびスパッタ法からなるグループのう
ちのいずれか一つの方法を用いて形成すればよい。
【００５１】また、上記実施形態では、薄膜トランジス
タをＬＣＤに適用した例を示したが、本発明はこれに限
らず、絶縁ゲート型半導体素子全般に適用してもよい。
また、太陽電池や光センサなどの光電変換素子、バイポ
ーラトランジスタ、静電誘導型トランジスタ(ＳＩＴ：
Ｓｔａｔｉｃ Ｉｎｄｕｃｔｉｏｎ Ｔｒａｎｓｉｓｔ
ｏｒ)などの多結晶シリコン膜を用いるあらゆる半導体
装置に適用可能である。
タをＬＣＤに適用した例を示したが、本発明はこれに限
らず、絶縁ゲート型半導体素子全般に適用してもよい。
また、太陽電池や光センサなどの光電変換素子、バイポ
ーラトランジスタ、静電誘導型トランジスタ(ＳＩＴ：
Ｓｔａｔｉｃ Ｉｎｄｕｃｔｉｏｎ Ｔｒａｎｓｉｓｔ
ｏｒ)などの多結晶シリコン膜を用いるあらゆる半導体
装置に適用可能である。
【００５２】
【発明の効果】以上のように、本発明によれば、非晶質
シリコン膜の多結晶化をバラツクことなく均一に、か
つ、効率よく行うことが可能な半導体装置の製造方法を
提供することができる。
シリコン膜の多結晶化をバラツクことなく均一に、か
つ、効率よく行うことが可能な半導体装置の製造方法を
提供することができる。
【図１】本発明の一実施形態による半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図２】本発明の一実施形態による半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図３】本発明の一実施形態による半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図４】本発明の一実施形態による半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図５】本発明の一実施形態による半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図６】本発明の一実施形態による半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図７】本発明の一実施形態による半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図８】本発明の一実施形態による半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図９】本発明の一実施形態による薄膜トランジスタを
ＬＣＤ（液晶表示装置）に適用した場合のＬＣＤの構造
を示した断面図である。
ＬＣＤ（液晶表示装置）に適用した場合のＬＣＤの構造
を示した断面図である。
【図１０】本発明の一実施形態による吸収膜の最適なシ
ート抵抗値を求めるための特性図である。
ート抵抗値を求めるための特性図である。
【図１１】本発明の一実施形態による吸収膜の最適なシ
ート抵抗値を求めるための特性図である。
ート抵抗値を求めるための特性図である。
１ 基板 ３ 多結晶シリコン膜（第１結晶化シリコン膜） ３ａ 非晶質シリコン膜 ４ ゲート絶縁膜（絶縁膜） ５ 吸収膜（導電膜；第２結晶化シリコン膜） ５ａ ゲート電極 ６ ソース／ドレイン領域
フロントページの続き Ｆターム(参考） 5F052 AA11 AA22 DA02 DB01 DB02 DB03 DB04 DB06 DB07 EA02 EA04 EA05 JA01 5F110 BB02 CC02 DD02 DD13 DD14 EE02 EE03 EE04 EE05 EE08 EE09 EE14 EE32 EE45 FF02 FF30 GG02 GG13 GG25 GG42 GG43 GG44 GG45 GG47 GG48 HJ01 HJ04 HJ13 HJ23 HL04 HL06 HL12 NN03 NN22 NN23 PP01 PP11 QQ11
Claims (7)
- 【請求項１】 基板上に非晶質シリコン膜を形成する工
程と、 前記非晶質シリコン膜上に、８０Ω／□以上４６０Ω／
□以下のシート抵抗を有する導電膜を形成する工程と、 前記導電膜に電磁波を照射することにより前記導電膜を
発熱させ、この熱を利用して前記非晶質シリコン膜を結
晶化することにより第１結晶化シリコン膜を形成する工
程とを備えた、半導体装置の製造方法。 - 【請求項２】 前記導電膜を形成する工程は、 ８０Ω／□以上１００Ω／□以下のシート抵抗を有する
導電膜を形成する工程を含む、請求項１に記載の半導体
装置の製造方法。 - 【請求項３】 前記電磁波は、３００ＭＨｚ以上３００
ＧＨｚ以下の周波数を有するマイクロ波を含む、請求項
１または２に記載の半導体装置の製造方法。 - 【請求項４】 前記導電膜は、不純物が導入された第２
結晶化シリコン膜を含む、請求項１〜３のいずれか１項
に記載の半導体装置の製造方法。 - 【請求項５】 前記導電膜を形成する工程に先立って、
前記非晶質シリコン膜上に、絶縁膜を形成する工程を含
む、請求項１〜４のいずれか１項に記載の半導体装置の
製造方法。 - 【請求項６】 前記第１結晶化シリコン膜を形成する工
程の後、前記導電膜をゲート電極として用いる工程をさ
らに備える、請求項１〜５のいずれか１項に記載の半導
体装置の製造方法。 - 【請求項７】 前記導電膜をゲート電極として用いる工
程は、 前記第１結晶化シリコン膜を形成する工程の後、前記導
電膜をパターンニングすることによってゲート電極を形
成する工程を含み、 前記ゲート電極をマスクとして前記第１結晶化シリコン
膜に不純物を導入することによって、ソース／ドレイン
領域を形成する工程をさらに備える、請求項６に記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001081876A JP2002280304A (ja) | 2001-03-22 | 2001-03-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001081876A JP2002280304A (ja) | 2001-03-22 | 2001-03-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002280304A true JP2002280304A (ja) | 2002-09-27 |
Family
ID=18937900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001081876A Pending JP2002280304A (ja) | 2001-03-22 | 2001-03-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002280304A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181842A (ja) * | 2010-03-03 | 2011-09-15 | Toshiba Corp | 半導体装置の製造方法 |
| JP2012033750A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2014042044A (ja) * | 2009-08-13 | 2014-03-06 | Samsung Display Co Ltd | 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法 |
| US9401274B2 (en) | 2013-08-09 | 2016-07-26 | Taiwan Semiconductor Manufacturing Company Limited | Methods and systems for dopant activation using microwave radiation |
| DE102015106397A1 (de) * | 2015-04-16 | 2016-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verfahren und Systeme zur Dotierstoffaktivierung mithilfe von Mikrowellenbestrahlung |
-
2001
- 2001-03-22 JP JP2001081876A patent/JP2002280304A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014042044A (ja) * | 2009-08-13 | 2014-03-06 | Samsung Display Co Ltd | 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法 |
| US8871616B2 (en) | 2009-08-13 | 2014-10-28 | Samsung Display Co., Ltd. | Methods of fabricating thin film transistor and organic light emitting diode display device having the same |
| JP2011181842A (ja) * | 2010-03-03 | 2011-09-15 | Toshiba Corp | 半導体装置の製造方法 |
| US8759205B2 (en) | 2010-03-03 | 2014-06-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing semiconductor device |
| JP2012033750A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| US9401274B2 (en) | 2013-08-09 | 2016-07-26 | Taiwan Semiconductor Manufacturing Company Limited | Methods and systems for dopant activation using microwave radiation |
| US9627212B2 (en) | 2013-08-09 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company Limited | Methods and systems for dopant activation using microwave radiation |
| US10522356B2 (en) | 2013-08-09 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and systems for dopant activation using microwave radiation |
| DE102015106397A1 (de) * | 2015-04-16 | 2016-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verfahren und Systeme zur Dotierstoffaktivierung mithilfe von Mikrowellenbestrahlung |
| DE102015106397B4 (de) * | 2015-04-16 | 2019-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verfahren und Systeme zur Dotierstoffaktivierung mithilfe von Mikrowellenbestrahlung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| JP2005175476A (ja) | 多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法 | |
| JP2000036465A (ja) | 遷移金属連続送達法から製造される単結晶薄膜トランジスタ | |
| JP3579316B2 (ja) | 半導体装置の製造方法 | |
| WO2009081775A1 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| JPH0794756A (ja) | 半導体装置の作製方法 | |
| JPH10200120A (ja) | 半導体装置の製造方法 | |
| JPH09139506A (ja) | 薄膜半導体装置製造方法 | |
| JP2002280304A (ja) | 半導体装置の製造方法 | |
| JP2002016014A (ja) | 半導体装置の製造方法および製造装置 | |
| JP4987198B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JP2005340827A (ja) | 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるｔｆｔの製造方法 | |
| JPH10125923A (ja) | 半導体素子及びその製造方法 | |
| JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
| JPH0951100A (ja) | 半導体装置の製造方法 | |
| JP2001057432A (ja) | 薄膜素子の転写方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JP2004134809A (ja) | 半導体装置の製造方法 | |
| JPH09330879A (ja) | 多結晶シリコンの製造方法 | |
| JPH0964365A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002093702A (ja) | 半導体装置の製造方法 | |
| JP3408242B2 (ja) | 半導体装置の作製方法 | |
| JPH06333827A (ja) | 結晶成長方法およびｍｏｓ型トランジスタのチャネル形成方法 | |
| JP2000082821A (ja) | 半導体装置の製造方法及び液晶ディスプレイ |