WO2009081775A1 - 薄膜トランジスタの製造方法及び薄膜トランジスタ - Google Patents

薄膜トランジスタの製造方法及び薄膜トランジスタ Download PDF

Info

Publication number
WO2009081775A1
WO2009081775A1 PCT/JP2008/072685 JP2008072685W WO2009081775A1 WO 2009081775 A1 WO2009081775 A1 WO 2009081775A1 JP 2008072685 W JP2008072685 W JP 2008072685W WO 2009081775 A1 WO2009081775 A1 WO 2009081775A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
amorphous silicon
laser
thin
film transistor
Prior art date
Application number
PCT/JP2008/072685
Other languages
English (en)
French (fr)
Inventor
Taro Morimura
Toru Kikuchi
Masanori Hashimoto
Shin Asari
Kazuya Saito
Kyuzo Nakamura
Original Assignee
Ulvac, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac, Inc. filed Critical Ulvac, Inc.
Priority to CN2008801227994A priority Critical patent/CN101939829B/zh
Priority to KR1020107014518A priority patent/KR101133827B1/ko
Priority to DE112008003488T priority patent/DE112008003488B4/de
Priority to JP2009547039A priority patent/JP4856252B2/ja
Priority to US12/808,397 priority patent/US8673705B2/en
Publication of WO2009081775A1 publication Critical patent/WO2009081775A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Definitions

  • the solid green laser may be a continuous laser or a pulsed laser.
  • the source electrode film and the drain electrode film function as a laser mask. Therefore, only the channel portion of the amorphous silicon film can be selectively annealed by spot irradiation or scanning irradiation of a solid green laser.
  • a gate electrode film 2 is formed on the surface of a substrate 1.
  • the gate insulating film 3 is formed of a silicon nitride film (SiNx), a silicon oxide film (SiO 2 ), or the like, and is formed by, for example, a CVD method.
  • the thickness of the gate insulating film 3 is, for example, 200 nm to 500 nm.
  • an ohmic contact layer 5 and an electrode layer 6 are sequentially laminated on the amorphous silicon film 4.
  • a region of the amorphous silicon film 14 (channel portion) located between the source electrode film S and the drain electrode film D is irradiated with a solid green laser, and then a heat treatment (annealing) in a hydrogen atmosphere is performed. 30 minutes at a temperature. It has been confirmed that the heat treatment (annealing) in the hydrogen atmosphere shows a higher mobility improvement effect as the treatment is performed at a higher temperature.
  • a preferable heat treatment temperature is 400 ° C. or higher.
  • scanning annealing of a solid green laser has been described as an example for laser annealing to the amorphous silicon film 4 (channel portion 41).
  • the same effects as described above can also be obtained by spot irradiation.

Abstract

【課題】素子間におけるトランジスタ特性のバラツキを防止して移動度を高めることができる生産性に優れた薄膜トランジスタの製造方法及び薄膜トランジスタを提供する。 【解決手段】本発明に係る薄膜トランジスタの製造方法は、ソース電極膜７１及びドレイン電極膜７２をマスクとしてアモルファスシリコン膜４のチャネル部４１に固体グリーンレーザＧＬを照射して移動度を向上させる。固体グリーンレーザの照射によってアモルファスシリコン膜のチャネル部を結晶化させるようにしているので、従来のエキシマレーザを用いる方法に比べて、レーザ発振特性を安定化させ、大型基板に対して面内に一様な出力特性でのレーザ照射が可能となり、素子間におけるチャネル部の結晶度のバラツキを防ぐことができる。また、レーザ発振器のメンテナンスサイクルが長くなるため、装置のダウンタイムコストを低減できるとともに、生産性を高めることが可能となる。

Description

薄膜トランジスタの製造方法及び薄膜トランジスタ
　本発明は、キャリア移動度の高いアモルファスシリコン型薄膜トランジスタの製造方法及び薄膜トランジスタに関する。
　近年、アクティブマトリックス型の液晶ディスプレイが広く用いられている。アクティブマトリクス型液晶ディスプレイは、画素ごとにスイッチング素子として薄膜トランジスタ（ＴＦＴ）を有している。
　薄膜トランジスタとしては、活性層がポリシリコンで構成されたポリシリコン型薄膜トランジスタのほか、活性層がアモルファスシリコンで構成されたアモルファスシリコン型薄膜トランジスタが知られている（特許文献１参照）。
　アモルファスシリコン型薄膜トランジスタは、ポリシリコン型薄膜トランジスタに比べて、活性層の作製が容易であるため、比較的大面積の基板に均一に成膜できるという利点がある。しかし、アモルファスシリコン型薄膜トランジスタは、ポリシリコン型薄膜トランジスタに比べてキャリアの移動度が低いため、より高精細なディスプレイを作製することが困難であった。
　一方、ソース電極とドレイン電極間に位置する活性層のチャネル部をレーザアニールで結晶化させることによりキャリアの移動度を向上させる技術が知られている。例えば、特許文献１には、ＫｒＦエキシマレーザ（波長２４８ｎｍ）を用いて活性層を改質して移動度を向上させる半導体装置の製造方法が開示されている。
特開平１０－５６１８０号公報（段落［０１１０］）
　しかしながら、エキシマレーザは、活性ガス（希ガス、ハロゲンガス等の混合ガス）の放電を利用しているため、レーザ出力が不安定であり、大面積基板に対する一様なレーザ照射には不向きである。このため、素子間におけるチャネル部の結晶度の違いに起因するトランジスタ特性のバラツキを招き易いという問題がある。
　また、エキシマレーザは、レーザ発振管や光学部品の活性ガスによる損傷と活性ガスの純度の劣化のため、部品の交換頻度が固体媒質レーザに比べて高い。このため、装置のダウンタイムコスト及びランニングコストが増大し、生産性を向上させることが困難であるという問題がある。
　以上のような問題に鑑み、本発明は、素子間におけるトランジスタ特性のバラツキを防止してキャリア移動度を高めることができる生産性に優れたアモルファスシリコン型薄膜トランジスタの製造方法及び薄膜トランジスタを提供することを目的とする。
　本発明の一形態に係る薄膜トランジスタの製造方法は、ゲート電極膜上に絶縁膜を形成することを含む。アモルファスシリコン膜は、前記絶縁膜上に形成される。前記アモルファスシリコン膜上にソース側とドレイン側に分離されたオーミックコンタクト層が形成され、前記オーミックコンタクト層上にソース電極膜及びドレイン電極膜が形成される。前記ソース電極膜及び前記ドレイン電極膜をマスクとして前記アモルファスシリコン膜に固体グリーンレーザが照射される。
　本発明の一形態に係る薄膜トランジスタは、ゲート電極膜と、絶縁膜と、アモルファスシリコン膜と、オーミックコンタクト層と、ソース電極膜と、ドレイン電極膜と、チャネル部とを具備する。
　前記絶縁膜は、前記ゲート電極膜上に形成される。前記アモルファスシリコン膜は、前記絶縁膜上に形成される。前記オーミックコンタクト層は、前記アモルファスシリコン膜上に形成され、ソースとドレインに分離される。前記ソース電極膜及び前記ドレイン電極膜は、前記オーミックコンタクト層上に形成される。前記チャネル部は、微結晶構造を有し、前記ソース電極膜及び前記ドレイン電極膜の間に位置する前記アモルファスシリコン膜に固体グリーンレーザを照射して形成される。
　本発明の一実施形態に係る薄膜トランジスタの製造方法は、ゲート電極膜上に絶縁膜を形成することを含む。アモルファスシリコン膜は、前記絶縁膜上に形成される。前記アモルファスシリコン膜上にソース側とドレイン側に分離されたオーミックコンタクト層が形成され、前記オーミックコンタクト層上にソース電極膜及びドレイン電極膜が形成される。前記ソース電極膜及び前記ドレイン電極膜をマスクとして前記アモルファスシリコン膜に固体グリーンレーザが照射される。
　固体グリーンレーザは、例えば５３２ｎｍを中心波長とする緑色波長帯域のレーザ光であり、１０６４ｎｍの固体レーザ媒質（Ｎｄ－ＹＡＧ／ＹＶＯ４）の第２次高調波として発振させることができる。この固体グリーンレーザをアモルファスシリコン膜へ照射することによって、照射領域を微結晶化する。固体グリーンレーザの照射領域は、ソース電極膜とドレイン電極膜の間に位置するアモルファスシリコン膜のチャネル部に相当するため、当該チャネル部の微結晶化によってキャリアの移動度が高められる。
　上記薄膜トランジスタの製造方法によれば、固体グリーンレーザの照射によってアモルファスシリコン膜のチャネル部を微結晶化させるようにしているので、従来のエキシマレーザを用いる方法に比べて、レーザ発振特性を安定化させることができる。これにより、大型基板に対して面内に一様な出力特性でのレーザ照射が可能となり、素子間におけるチャネル部の結晶度のバラツキを防ぐことができる。また、レーザ発振器のメンテナンスサイクルが長くなるため、装置のダウンタイムコストを低減できるとともに、生産性を高めることが可能となる。
　固体グリーンレーザは、連続レーザでもよいしパルスレーザでもよい。ソース電極膜とドレイン電極膜はレーザマスクとして機能する。このため、固体グリーンレーザのスポット照射又はスキャン照射によってアモルファスシリコン膜のチャネル部のみを選択的にアニールすることができる。
　固体グリーンレーザの照射パワーは、要求されるキャリア移動度、アモルファスシリコン膜の下地膜である絶縁膜（ゲート絶縁膜）の種類によって適宜調整することができる。例えば、絶縁膜が窒化シリコン膜の場合、レーザパワー（エネルギー密度）は１００ｍＪ／ｃｍ２以上７００ｍＪ／ｃｍ２以下とされ、絶縁膜が酸化シリコン膜の場合、レーザパワー（エネルギー密度）は１００ｍＪ／ｃｍ２以上７００ｍＪ／ｃｍ２以下とされる。
　アモルファスシリコン膜の形成には、典型的には、シラン（ＳｉＨ４）を原料ガスとするプラズマＣＶＤ法が用いられる。この種の反応ガスを用いてアモルファスシリコン膜を形成する場合、膜中に残存する水素がキャリアの移動度に影響を及ぼす場合がある。そこで、本発明では、絶縁膜上にアモルファスシリコン膜を形成した後、アモルファスシリコン膜へ固体グリーンレーザを照射する前に、アモルファスシリコン膜を高温で熱処理する。これにより、アモルファスシリコン膜中の余剰な水素を除去することができる。なお、熱処理の雰囲気は減圧下の窒素雰囲気とされ、熱処理温度は４００℃以上とされる。
　また、アモルファスシリコン膜のレーザ改質の後、当該アモルファスシリコン膜を減圧した水素雰囲気中で熱処理することによって、レーザ照射によって増加したアモルファスシリコン膜中のダングリングボンド（未結合手）を消滅させて、トランジスタ特性を更に向上させることができる。なお、熱処理温度としては、高温であるほど好ましく、例えば４００℃である。
　そして、本発明の一実施形態に係る薄膜トランジスタは、ゲート電極膜と、絶縁膜と、アモルファスシリコン膜と、オーミックコンタクト層と、ソース電極膜と、ドレイン電極膜と、チャネル部とを具備する。
　前記絶縁膜は、前記ゲート電極膜上に形成される。前記アモルファスシリコン膜は、前記絶縁膜上に形成される。前記オーミックコンタクト層は、前記アモルファスシリコン膜上に形成され、ソースとドレインに分離される。前記ソース電極膜及び前記ドレイン電極膜は、前記オーミックコンタクト層上に形成される。前記チャネル部は、微結晶構造を有し、前記ソース電極膜及び前記ドレイン電極膜の間に位置する前記アモルファスシリコン膜に固体グリーンレーザを照射して形成される。
　以下、本発明の各実施形態を図面に基づき説明する。
　図１（Ａ）～（Ｆ）は本発明の実施形態によるアモルファスシリコン型薄膜トランジスタの製造方法を説明する各工程の要部断面図である。
　まず、図１（Ａ）に示すように、基板１の表面にゲート電極膜２を形成する。
　基板１は絶縁基板であり、典型的には、ガラス基板である。ゲート電極膜２は例えばモリブデンやクロム、アルミニウム等の金属単層膜又は金属多層膜で形成され、例えばスパッタ法によって成膜される。ゲート電極膜２は、フォトリソグラフィ技術を用いて所定形状にパターニングされる。ゲート電極膜２の厚さは、例えば１００ｎｍである。
　次に、図１（Ｂ）に示すように、基板１の表面に、ゲート電極膜２を被覆するようにゲート絶縁膜３を形成する。
　ゲート絶縁膜３は、窒化シリコン膜（ＳｉＮｘ）や酸化シリコン膜（ＳｉＯ２）などで形成され、例えばＣＶＤ法によって成膜される。ゲート絶縁膜３の厚さは、例えば２００ｎｍ～５００ｎｍである。
　続いて、図１（Ｃ）に示すように、ゲート絶縁膜３の上にアモルファスシリコン膜４を形成する。
　アモルファスシリコン膜４は、トランジスタの活性層に相当する。アモルファスシリコン膜４は、例えば、シラン（ＳｉＨ４）を原料ガスとするプラズマＣＶＤ法によって形成される。アモルファスシリコン膜４の膜厚は、例えば５０ｎｍ～２００ｎｍである。
　アモルファスシリコン膜４の形成後、基板１を加熱して、アモルファスシリコン膜４の脱水素処理を実施する。アモルファスシリコン膜４の脱水素処理は、基板１を加熱炉へ装填し、減圧下の窒素雰囲気において、例えば４００℃以上の温度で３０分、加熱する。この脱水素処理により、アモルファスシリコン膜４の成膜時に膜中に含まれた余分な水素が除去される。
　次に、図１（Ｄ）に示すように、アモルファスシリコン膜４の上に、オーミックコンタクト層５と電極層６を順に積層する。
　オーミックコンタクト層５は、例えば、ｎ＋型アモルファスシリコンのような低抵抗半導体膜で形成され、電極層６は、例えば、アルミニウムのような金属膜で形成される。オーミックコンタクト層５は、アモルファスシリコン膜４と電極層６の間のオーミックコンタクトと密着性向上のために形成される。オーミックコンタクト層５の厚さは、例えば５０ｎｍであり、電極層６の厚さは、例えば５００ｎｍである。
　続いて、図１（Ｅ）に示すように、アモルファスシリコン膜４を介して分離されるようにオーミックコンタクト層５及び電極層６を所定形状にパターニングして、ソースとドレインを形成する。電極層６は、ソース電極膜７１及びドレイン電極膜７２に分離して形成される。
　これにより、アモルファスシリコン膜４の一部は、ソースとドレインの間で外部へ露出される。また、このソースとドレインの形成工程とは別に、図示するようにアモルファスシリコン膜４及びゲート絶縁膜３をパターニングして素子を分離する。パターニング方法は特に限定されず、例えばウェットエッチング法が用いられるがドライエッチング法を用いてもよい。
　次に、図１（Ｆ）に示すように、ソース電極膜７１とドレイン電極膜７２の間に位置するアモルファスシリコン膜４のチャネル部４１へ固体グリーンレーザＧＬを照射する。
　アモルファスシリコン膜４のチャネル部４１は、ゲート電極２へ所定の電圧が印加された際に、ソースとドレインの間におけるキャリア（電子又はホール）の移動領域（チャネル部）を構成する。レーザ照射のアニール効果により、アモルファス層からなるチャネル部４１は微細結晶層に改質され、その結果、後述するようにキャリアの移動度が高められる。
　本実施形態において、固体グリーンレーザＧＬは、５３２ｎｍを中心波長とする緑色波長帯域のレーザ光が用いられ、１０６４ｎｍの固体レーザ媒質（Ｎｄ－ＹＡＧ／ＹＶＯ４）の発振レーザをＫＴＰ等の非線形光学結晶を介しての第２次高調波として発振される。
　固体グリーンレーザＧＬは、連続レーザでもよいしパルスレーザでもよい。本実施形態では、パルスレーザが用いられ、１パルス当たりの周波数は４ｋＨｚ、スキャン速度は毎秒８ｍｍである。ソース電極膜７１とドレイン電極膜７２はレーザマスクとして機能する。このため、固体グリーンレーザＧＬのスキャン照射によってアモルファスシリコン膜のチャネル部のみを選択的にアニールすることができる。
　固体グリーンレーザの照射パワーは、要求されるキャリア移動度、アモルファスシリコン膜の下地膜である絶縁膜（ゲート絶縁膜）の種類によって適宜調整することができる。例えば、絶縁膜が窒化シリコン膜の場合、レーザパワー（エネルギー密度）は１００ｍＪ／ｃｍ２以上７００ｍＪ／ｃｍ２以下とされ、絶縁膜が酸化シリコン膜の場合、レーザパワー（エネルギー密度）は１００ｍＪ／ｃｍ２以上７００ｍＪ／ｃｍ２以下とされる。
　レーザパワーによっては、レーザ照射のダメージによってアモルファスシリコン膜（チャネル部４１）中のダングリングボンドが増加し、キャリア移動度の大幅な向上が図れない場合がある。そこで本実施形態では、チャネル部４１のレーザアニール後、減圧下の水素雰囲気中で基板１を熱処理することにより、アモルファスシリコン膜４の中のダングリングボンドを水素と結合させて消滅させ、後述するようにキャリア移動度の更なる向上を図るようにしている。
　本実施形態によれば、アモルファスシリコン膜４のチャネル部４１の改質レーザとして固体グリーンレーザＧＬを用いているので、従来のエキシマレーザを用いる方法に比べて、レーザ発振特性を安定化させることができる。これにより、大型基板に対して面内に一様な出力特性でのレーザ照射が可能となり、素子間におけるチャネル部の結晶度のバラツキを防ぐことができる。また、レーザ発振器のメンテナンスサイクルが長くなるため、装置のダウンタイムコストを低減できるとともに、生産性を高めることが可能となる。
　次に、以上のようにして製造される薄膜トランジスタのトランジスタ特性について説明する。
　図２は、実験に用いたサンプルの概略構成図である。図において、１２は基板及びゲート電極（Ｇ）としてのシリコン基板、１３はゲート絶縁膜としての窒化シリコン膜又は酸化シリコン膜（２３０ｎｍ）、１４はアモルファスシリコン膜（１００ｎｍ）、１５はオーミックコンタクト層としてのｎ＋型アモルファスシリコン（５０ｎｍ）、１６は電極層としてのアルミニウム膜、Ｓ及びＤはそれぞれ、電極層１６をパターニングして形成されたソース電極膜及びドレイン電極膜である。
　実験では、まず、ソース電極膜Ｓ及びドレイン電極膜Ｄの間に位置するアモルファスシリコン膜１４の領域（チャネル部）に固体グリーンレーザを照射し、次に、水素雰囲気下における熱処理（アニール）を４００℃で３０分施した。この水素雰囲気下における熱処理（アニール）は高温で処理されるほど高い移動度の改善効果が認められることが確認されている。好ましい熱処理温度は、４００℃以上である。
　固体グリーンレーザのレーザパワーと、ソース－ドレイン間のキャリア移動度との関係を調べた結果を図３及び図４に示す。図３は、ゲート絶縁膜１３を窒化シリコン膜で構成したサンプルの例を示しており、図４は、ゲート絶縁膜１３を酸化シリコン膜で構成したサンプルの例を示している。
　図３に示した例では、レーザパワーが４００ｍＪ／ｃｍ２を越えたあたりから徐々に移動度が向上し、５７０ｍＪ／ｃｍ２付近でピーク値に達する。これは、レーザアニールによってチャネル部がアモルファス構造から微結晶構造に改質されて、低抵抗化したためである考えられる。しかし、レーザパワーが５７０ｍＪ／ｃｍ２を越えると移動度は低下する傾向にある。その理由としては、チャネル部の結晶度のバラツキや溶融等が考えられる。この実験の結果では、２ｃｍ２／Ｖｓの移動度が得られるレーザパワーは、５３０ｍＪ／ｃｍ２以上６１０ｍＪ／ｃｍ２以下の範囲であることがわかる。
　一方、図４に示した例では、レーザパワーの増加に伴って移動度も向上し、４９０ｍＪ／ｃｍ２でピーク値に達することがわかる。しかし、レーザパワーが４９０ｍＪ／ｃｍ２を越えると、移動度が急激に低下する。この実験の結果では、２ｃｍ２／Ｖｓの移動度が得られるレーザパワーは、３２０ｍＪ／ｃｍ２以上５３０ｍＪ／ｃｍ２以下の範囲であることがわかる。
　なお、移動度の変化は、レーザのピッチ、アモルファスシリコン膜１４の厚さ又は成膜条件、絶縁膜の種類又は成膜条件などの条件により異なる。発明者らの実験によれば、２ｃｍ２／Ｖｓ以上の移動度が得られるレーザパワーは、上記の条件により１００ｍＪ／ｃｍ２以上７００ｍＪ／ｃｍ２以下の間で変化する。このため、条件により、この範囲で好適なレーザパワーを選択することができる。
　以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
　例えば以上の実施形態では、アモルファスシリコン膜４（チャネル部４１）へのレーザアニールに固体グリーンレーザのスキャン照射を例に挙げて説明したが、これに限られず、チャネル部４１に向けた固体グリーンレーザのスポット照射によっても、上述と同様の効果を得ることができる。
本発明の実施形態による薄膜トランジスタの製造方法を説明する各工程の要部断面図である。 本発明の実施形態において説明する実験例のサンプル構成を示す概略図である。 本発明の実施形態において説明する一実験結果であって、ゲート絶縁膜が窒化シリコン膜である場合のレーザアニール工程におけるレーザパワーとキャリア移動度との関係を示す図である。 本発明の実施形態において説明する一実験結果であって、ゲート絶縁膜が酸化シリコン膜である場合のレーザアニール工程におけるレーザパワーとキャリア移動度との関係を示す図である。
符号の説明
　１…基板
　２、１２…ゲート電極膜
　３、１３…ゲート絶縁膜
　４、１４…アモルファスシリコン膜
　５、１５…オーミックコンタクト層
　６、１６…電極層
　７１…ソース電極膜
　７２…ドレイン電極膜
　ＧＬ…固体グリーンレーザ

Claims (6)

  1. 　ゲート電極膜上に絶縁膜を形成し、
    　前記絶縁膜上にアモルファスシリコン膜を形成し、
    　前記アモルファスシリコン膜上にソース側とドレイン側に分離されたオーミックコンタクト層と前記オーミックコンタクト層上にソース電極膜及びドレイン電極膜とを形成し、
    　前記ソース電極膜及び前記ドレイン電極膜をマスクとして前記アモルファスシリコン膜に固体グリーンレーザを照射する
    　薄膜トランジスタの製造方法。
  2. 　請求項１に記載の薄膜トランジスタの製造方法であって、
    　前記絶縁膜を形成するステップは、
    　前記絶縁膜として窒化シリコン膜を形成し、
    　前記固体グリーンレーザを照射するステップは、
    　エネルギー密度が１００ｍＪ／ｃｍ２から７００ｍＪ／ｃｍ２の前記固体グリーンレーザを照射する
    　薄膜トランジスタの製造方法。
  3. 　請求項１に記載の薄膜トランジスタの製造方法であって、
    　前記絶縁膜を形成するステップは、
    　前記絶縁膜として酸化シリコン膜を形成し、
    　前記固体グリーンレーザを照射するステップは、
    　エネルギー密度が１００ｍＪ／ｃｍ２から７００ｍＪ／ｃｍ２の前記固体グリーンレーザを照射する
    　薄膜トランジスタの製造方法。
  4. 　請求項１に記載の薄膜トランジスタの製造方法であって、さらに、
    　前記絶縁膜上に前記アモルファスシリコン膜を形成した後、前記アモルファスシリコン膜へ前記固体グリーンレーザを照射する前に、前記アモルファスシリコン膜を熱処理する
    　薄膜トランジスタの製造方法。
  5. 　請求項１に記載の薄膜トランジスタの製造方法であって、さらに、
    　前記アモルファスシリコン膜へ前記固体グリーンレーザを照射した後、前記アモルファスシリコン膜を水素雰囲気下で熱処理する
    　薄膜トランジスタの製造方法。
  6. 　ゲート電極膜と、
    　前記ゲート電極膜上に形成された絶縁膜と、
    　前記絶縁膜上に形成されたアモルファスシリコン膜と、
    　前記アモルファスシリコン膜上に形成され、ソースとドレインに分離されたオーミックコンタクト層と、
    　前記オーミックコンタクト層上に形成されたソース電極膜及びドレイン電極膜と、
    　前記ソース電極膜及び前記ドレイン電極膜の間に位置する前記アモルファスシリコン膜に固体グリーンレーザを照射して形成された微結晶構造のチャネル部と
    　を具備する薄膜トランジスタ。
PCT/JP2008/072685 2007-12-25 2008-12-12 薄膜トランジスタの製造方法及び薄膜トランジスタ WO2009081775A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN2008801227994A CN101939829B (zh) 2007-12-25 2008-12-12 薄膜晶体管制造方法以及薄膜晶体管
KR1020107014518A KR101133827B1 (ko) 2007-12-25 2008-12-12 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
DE112008003488T DE112008003488B4 (de) 2007-12-25 2008-12-12 Verfahren zum Herstellen eines Dünnschichttransistors und Dünnschichttransistor
JP2009547039A JP4856252B2 (ja) 2007-12-25 2008-12-12 薄膜トランジスタの製造方法
US12/808,397 US8673705B2 (en) 2007-12-25 2008-12-12 Method of producing thin film transistor and thin film transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007332774 2007-12-25
JP2007-332774 2007-12-25

Publications (1)

Publication Number Publication Date
WO2009081775A1 true WO2009081775A1 (ja) 2009-07-02

Family

ID=40801081

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/072685 WO2009081775A1 (ja) 2007-12-25 2008-12-12 薄膜トランジスタの製造方法及び薄膜トランジスタ

Country Status (7)

Country Link
US (1) US8673705B2 (ja)
JP (1) JP4856252B2 (ja)
KR (1) KR101133827B1 (ja)
CN (1) CN101939829B (ja)
DE (1) DE112008003488B4 (ja)
TW (1) TW200939357A (ja)
WO (1) WO2009081775A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818492B2 (en) 2016-03-16 2020-10-27 V Technology Co., Ltd. Method for manufacturing thin film transistor and mask for use in the manufacturing method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103493186A (zh) * 2011-11-29 2014-01-01 松下电器产业株式会社 薄膜晶体管阵列的制造方法、薄膜晶体管阵列及显示装置
CN109417099A (zh) * 2016-04-25 2019-03-01 堺显示器制品株式会社 薄膜晶体管、显示装置和薄膜晶体管制造方法
CN108735819B (zh) * 2017-04-13 2020-07-14 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制造方法、显示基板
KR102622712B1 (ko) * 2017-10-13 2024-01-08 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 스팟 빔 및 라인 빔 결정화를 위한 시스템들 및 방법들
CN113611752B (zh) * 2021-07-19 2024-01-16 Tcl华星光电技术有限公司 低温多晶硅tft的制作方法及低温多晶硅tft

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245124A (ja) * 1984-05-18 1985-12-04 Sony Corp 半導体装置の製法
JPH0362971A (ja) * 1989-07-31 1991-03-19 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH04186735A (ja) * 1990-11-20 1992-07-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002094078A (ja) * 2000-06-28 2002-03-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007035964A (ja) * 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
JP2007220918A (ja) * 2006-02-16 2007-08-30 Ulvac Japan Ltd レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459739A (en) * 1981-05-26 1984-07-17 Northern Telecom Limited Thin film transistors
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH1056180A (ja) * 1995-09-29 1998-02-24 Canon Inc 半導体装置及びその製造方法
TW504846B (en) 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101217150B (zh) * 2002-03-05 2011-04-06 株式会社半导体能源研究所 半导体元件和使用半导体元件的半导体装置
CN100367479C (zh) * 2005-02-06 2008-02-06 友达光电股份有限公司 一种薄膜晶体管的制造方法
KR100785020B1 (ko) * 2006-06-09 2007-12-12 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245124A (ja) * 1984-05-18 1985-12-04 Sony Corp 半導体装置の製法
JPH0362971A (ja) * 1989-07-31 1991-03-19 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH04186735A (ja) * 1990-11-20 1992-07-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002094078A (ja) * 2000-06-28 2002-03-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007035964A (ja) * 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
JP2007220918A (ja) * 2006-02-16 2007-08-30 Ulvac Japan Ltd レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818492B2 (en) 2016-03-16 2020-10-27 V Technology Co., Ltd. Method for manufacturing thin film transistor and mask for use in the manufacturing method

Also Published As

Publication number Publication date
CN101939829A (zh) 2011-01-05
KR20100089895A (ko) 2010-08-12
JP4856252B2 (ja) 2012-01-18
US8673705B2 (en) 2014-03-18
KR101133827B1 (ko) 2012-04-06
US20100301339A1 (en) 2010-12-02
TW200939357A (en) 2009-09-16
DE112008003488B4 (de) 2012-01-19
CN101939829B (zh) 2013-03-27
DE112008003488T5 (de) 2010-10-21
JPWO2009081775A1 (ja) 2011-05-06

Similar Documents

Publication Publication Date Title
US7323368B2 (en) Method for manufacturing semiconductor device and heat treatment method
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
JP4856252B2 (ja) 薄膜トランジスタの製造方法
KR101015844B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
JP2007035812A (ja) 多結晶シリコン膜の製造方法および薄膜トランジスタ
JP2007220918A (ja) レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法
KR20010109211A (ko) 반도체 장치의 제조 방법
JPH0794756A (ja) 半導体装置の作製方法
JPH06124890A (ja) 薄膜状半導体装置の作製方法。
JPH0917729A (ja) 半導体装置の製造方法
JP2009147256A (ja) ディスプレーデバイス用半導体装置の製造方法
JP2004039660A (ja) 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置
JP3844537B2 (ja) 多結晶半導体膜の製造方法
JP4239744B2 (ja) 薄膜トランジスタの製造方法
JP2001057432A (ja) 薄膜素子の転写方法
JP3925085B2 (ja) 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP3462157B2 (ja) 半導体装置の作製方法
JPH06124889A (ja) 薄膜状半導体装置の作製方法
JP2002280304A (ja) 半導体装置の製造方法
JPH09237767A (ja) 半導体装置の製造方法
WO2010024278A1 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP3393857B2 (ja) 半導体装置の作製方法
JP3393863B2 (ja) 半導体装置の作成方法
JP3684909B2 (ja) 薄膜トランジスタ作成方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880122799.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08864176

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2009547039

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1120080034885

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20107014518

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12808397

Country of ref document: US

RET De translation (de og part 6b)

Ref document number: 112008003488

Country of ref document: DE

Date of ref document: 20101021

Kind code of ref document: P

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607

122 Ep: pct application non-entry in european phase

Ref document number: 08864176

Country of ref document: EP

Kind code of ref document: A1