JPH0362971A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0362971A JPH0362971A JP19848189A JP19848189A JPH0362971A JP H0362971 A JPH0362971 A JP H0362971A JP 19848189 A JP19848189 A JP 19848189A JP 19848189 A JP19848189 A JP 19848189A JP H0362971 A JPH0362971 A JP H0362971A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- film
- channel
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000000694 effects Effects 0.000 claims abstract description 8
- 238000004070 electrodeposition Methods 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 62
- 239000013078 crystal Substances 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 abstract description 11
- 238000005224 laser annealing Methods 0.000 abstract description 6
- 238000009826 distribution Methods 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 abstract description 2
- 239000002344 surface layer Substances 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 238000001810 electrochemical catalytic reforming Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004544 spot-on Substances 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、薄膜トランジスタ（以後ＴＰＴと略記する）
に関する。
に関する。
（ロ）従来の技術
一般に、ＴＰＴは、非単結晶半導体材料からなる半導体
膜とゲート絶縁膜とゲート電極膜とソース電極膜とドレ
イン電極膜を備えるものであり、ガラスなどの絶縁基板
上に多数同時形成される場合が多い。
膜とゲート絶縁膜とゲート電極膜とソース電極膜とドレ
イン電極膜を備えるものであり、ガラスなどの絶縁基板
上に多数同時形成される場合が多い。
このようなＴＰＴを多数ガラス基板上に形成したＴＦＴ
アレイは、例えば、アクティブマトリク型の液晶表示装
置の電極基板に搭載され、各ＴＦＴでこのＴＦＴに結合
した表示画素電極に対する画像信号の供給を制御するた
めに利用されている（特開昭６２−１７８２９６号）。
アレイは、例えば、アクティブマトリク型の液晶表示装
置の電極基板に搭載され、各ＴＦＴでこのＴＦＴに結合
した表示画素電極に対する画像信号の供給を制御するた
めに利用されている（特開昭６２−１７８２９６号）。
アクティブマトリク型の液晶表示装置の電極基板に採用
されるＴＰＴには、アモルス７アス・シリコン半導体を
用いたものがあり、大面積のシリコン半導体膜、シリコ
ン酸化膜、シリコン窒化膜なとの底膜に有利なプラズマ
ＣＶＤ法の使用によって現実のものとなっている。
されるＴＰＴには、アモルス７アス・シリコン半導体を
用いたものがあり、大面積のシリコン半導体膜、シリコ
ン酸化膜、シリコン窒化膜なとの底膜に有利なプラズマ
ＣＶＤ法の使用によって現実のものとなっている。
而して、近年、アクティブマトリク型の液晶表示装置の
表示品質の向上の要望に答えるべく、例えば、高品位Ｔ
Ｖ用表示器への採用を日桁してＴＦＴのスイッチング時
間の短縮が課題とされている。このため、アモルスファ
ス・シリコン半導体に代えて、電子移動度の高速化を図
った多結晶半導体を用いたＴＰＴが開発されている。
表示品質の向上の要望に答えるべく、例えば、高品位Ｔ
Ｖ用表示器への採用を日桁してＴＦＴのスイッチング時
間の短縮が課題とされている。このため、アモルスファ
ス・シリコン半導体に代えて、電子移動度の高速化を図
った多結晶半導体を用いたＴＰＴが開発されている。
このような多結晶シリコンＴＰＴを得るには、従来から
、例えば、アモルスファス・シリコン膜の膜付は後に、
その後ゲート電極が形成されるべき表側から、チャンネ
ル位置のアモルスファス・シリコン膜にレーザを照射し
てアニール処理し、そしてこのチャンネル位置上にさら
にゲート絶縁膜、ゲート電極などが連続形成されるので
ある。
、例えば、アモルスファス・シリコン膜の膜付は後に、
その後ゲート電極が形成されるべき表側から、チャンネ
ル位置のアモルスファス・シリコン膜にレーザを照射し
てアニール処理し、そしてこのチャンネル位置上にさら
にゲート絶縁膜、ゲート電極などが連続形成されるので
ある。
しかしながら、斯る従来装置では、均質なチャンネルが
得られる有効なレーザアニール処理ができず、ＴＰＴの
特性に支障を来す惧れがあった。
得られる有効なレーザアニール処理ができず、ＴＰＴの
特性に支障を来す惧れがあった。
（ハ）発明が解決しようとする課題
本発明は均質なチャンネルが得られる有効なレーザアニ
ール処理を施してなるＴ Ｆ Ｔ ｔｌｌＩ造を提供す
るものである。
ール処理を施してなるＴ Ｆ Ｔ ｔｌｌＩ造を提供す
るものである。
（ニ）課題を解決するための手段
本発明のＴＰＴは、透光性絶縁基板上に、非単結晶半導
体材料からなる半導体膜とゲート絶縁膜とゲート電極膜
とソース電極膜とドレイン電極膜を備えるものであって
、上記ゲート絶縁膜位置に対応する上記半導体膜はゲー
ト電極位置とは反対側からレーザビームを照射して得た
多結晶化領域からなり、該多結晶化領域はレーザビーム
照射時にゲー）１極の熱伝導効果によって該ゲート電極
側に延在した安定多結晶層からなるチャンネル領域を備
えたことを特徴とする薄膜トランジスタ。
体材料からなる半導体膜とゲート絶縁膜とゲート電極膜
とソース電極膜とドレイン電極膜を備えるものであって
、上記ゲート絶縁膜位置に対応する上記半導体膜はゲー
ト電極位置とは反対側からレーザビームを照射して得た
多結晶化領域からなり、該多結晶化領域はレーザビーム
照射時にゲー）１極の熱伝導効果によって該ゲート電極
側に延在した安定多結晶層からなるチャンネル領域を備
えたことを特徴とする薄膜トランジスタ。
（ホ）作用
本発明によれば、アモルスファス・シリコンＴＰＴ構造
を得た状態で、透光性基板の裏面側から半導体膜のチャ
ンネル位置にスポット的にレーザビーム照射した時、こ
の半導体膜のゲート電極側がゲート電極の熱伝導効果に
よって、適度に均質に放熱されてアニール温度分布が均
質になるので、半導体膜のゲート電極側に均質な結晶粒
径のチャンネルを備えた多結晶半導体のＴＰＴ構造を実
現できる。
を得た状態で、透光性基板の裏面側から半導体膜のチャ
ンネル位置にスポット的にレーザビーム照射した時、こ
の半導体膜のゲート電極側がゲート電極の熱伝導効果に
よって、適度に均質に放熱されてアニール温度分布が均
質になるので、半導体膜のゲート電極側に均質な結晶粒
径のチャンネルを備えた多結晶半導体のＴＰＴ構造を実
現できる。
（へ）実施例
第１図に本発明の一実＃ｉ例のＴＰＴの断面構造を示す
。
。
同図のＴＰＴは、絶縁基板Ｂ上に半導体膜Ａを＃威した
ものであり、該半導体膜Ａ上のチャンネル領域Ｃ上には
ゲート絶縁膜Ｉを介してゲート電極膜Ｇが積層され、さ
らに上記半導体膜Ａのソース領域ＳＡ並びにドレイン領
域ＤＡには連続したゲート絶縁膜ｒののコンタクトホー
ルを介してンース電極ＭＳ並びにドレイン電極膜りがコ
ンタクトされている。
ものであり、該半導体膜Ａ上のチャンネル領域Ｃ上には
ゲート絶縁膜Ｉを介してゲート電極膜Ｇが積層され、さ
らに上記半導体膜Ａのソース領域ＳＡ並びにドレイン領
域ＤＡには連続したゲート絶縁膜ｒののコンタクトホー
ルを介してンース電極ＭＳ並びにドレイン電極膜りがコ
ンタクトされている。
同図実施例のＴＰＴに於いて本発明が特徴とするところ
は、半導体膜Ａのチャンネル領域Ｃが半導体ＩＪ５ｉＡ
の厚さ方向についてゲート電極のある表面近くに形成さ
れる均質な粒径の多結晶領域で形成されたところにある
。
は、半導体膜Ａのチャンネル領域Ｃが半導体ＩＪ５ｉＡ
の厚さ方向についてゲート電極のある表面近くに形成さ
れる均質な粒径の多結晶領域で形成されたところにある
。
次に、同図の本発明ＴＦＴＦＩＩＩ造を製造工程に従っ
て説明する。
て説明する。
まず、無アルカリのガラス基板Ｂ上に真性、あるいは若
干Ｐ型を呈するアモルファス・シリコン［ａ−３ｉ］の
半導体膜Ａをデポジションし、統いて、ＳｉＮｘやＳｉ
ｎｇのゲート絶縁膜Ｉをデポジションする。これらの連
続デポジションは常圧ＣＶＤ、減圧ＣＶＤ、ＥＣＲプラ
ズ？ＣＶＤ、プラズマＣＶＤ、スパッタリングなどを用
いて行われる。
干Ｐ型を呈するアモルファス・シリコン［ａ−３ｉ］の
半導体膜Ａをデポジションし、統いて、ＳｉＮｘやＳｉ
ｎｇのゲート絶縁膜Ｉをデポジションする。これらの連
続デポジションは常圧ＣＶＤ、減圧ＣＶＤ、ＥＣＲプラ
ズ？ＣＶＤ、プラズマＣＶＤ、スパッタリングなどを用
いて行われる。
その後、ソース領域ＳＡ、ドレイン領域ＳＤとなるべき
半導体膜Ａ位置上のゲート絶縁膜Ｉにコンタクトホール
を形成する。そしてこの状態で、燐イオンを電極側から
打ち込み、各コンタクトホール位置の半導体膜ＡにＮ型
ａ−Ｓｉからなるソース領域ＳＡ並びにドレイン領域Ｓ
Ｄを得る。
半導体膜Ａ位置上のゲート絶縁膜Ｉにコンタクトホール
を形成する。そしてこの状態で、燐イオンを電極側から
打ち込み、各コンタクトホール位置の半導体膜ＡにＮ型
ａ−Ｓｉからなるソース領域ＳＡ並びにドレイン領域Ｓ
Ｄを得る。
次に、アルミのごとき配線金属をデポジションして、こ
れをパターニングすることで、ソース領域ＳＡにコンタ
クトしたソース電極Ｓ、トレイン領域ＳＤにコンタクト
したドレイン電極Ｄ、並びにこれら両電極間で分離形成
されて後工程で得られるチャンネルＣ上に配置されるよ
うにゲートな極Ｇが形成される。
れをパターニングすることで、ソース領域ＳＡにコンタ
クトしたソース電極Ｓ、トレイン領域ＳＤにコンタクト
したドレイン電極Ｄ、並びにこれら両電極間で分離形成
されて後工程で得られるチャンネルＣ上に配置されるよ
うにゲートな極Ｇが形成される。
以上の工程で、従来のａ−５ｉＴＦＴが得られるが、本
発明では引き続きレーザビームＬにてアニール処理を行
う。
発明では引き続きレーザビームＬにてアニール処理を行
う。
即ち、ガラス基板Ｂ ｆｌｌ＋１から反対側のゲート電
極位置の半導体膜ＡにレーザビームＬ（ガラス基板Ｂを
透過できる波長３００〜１２００ｎｍが必要）を照射し
て、ゲート電極側表層にチャンネルＣを形成する。
極位置の半導体膜ＡにレーザビームＬ（ガラス基板Ｂを
透過できる波長３００〜１２００ｎｍが必要）を照射し
て、ゲート電極側表層にチャンネルＣを形成する。
この時、レーザとして、ＹＡＧ第２高調波（ＳＨＧ）レ
ーザを用いる場合の条件は以下の通りである。
ーザを用いる場合の条件は以下の通りである。
と二２５圧立ユｏ ’ ２Ｘ １０’−５Ｘ １０’
Ｗ／ ｃ ｍ ”レーザ波長λ’ ５３０ｎ ｍ パルス時間ｒ ： １０〜２００ｎ ｓ ｅ ｃビーム
形状：ドーナツ型または多峰型 ビーム径：１０〜１００μｍ（チャンネルＣサイズに対
応） 又、Ａｒレーザ使用な場合は、レーザ出力を１〜１０’
Ｗ／ ｃ ｍ ”とする。さらに、エキシマレーザ使
用の場合は、レーザ出力を０．１〜１００Ｊ／ｃｍ’波
長をガラス基板Ｂを透過させる為に必要な波長３００ｎ
ｍ （ＸｅＣｌエキシマレーザの波長に近い）程度を
選ぶ。
Ｗ／ ｃ ｍ ”レーザ波長λ’ ５３０ｎ ｍ パルス時間ｒ ： １０〜２００ｎ ｓ ｅ ｃビーム
形状：ドーナツ型または多峰型 ビーム径：１０〜１００μｍ（チャンネルＣサイズに対
応） 又、Ａｒレーザ使用な場合は、レーザ出力を１〜１０’
Ｗ／ ｃ ｍ ”とする。さらに、エキシマレーザ使
用の場合は、レーザ出力を０．１〜１００Ｊ／ｃｍ’波
長をガラス基板Ｂを透過させる為に必要な波長３００ｎ
ｍ （ＸｅＣｌエキシマレーザの波長に近い）程度を
選ぶ。
このようなレーザアニール処理によって、レーザビーム
ＬがｎＮ射されたガラス基板Ｂ側の半導体膜Ａ部分が不
均一な温度で強くアニールされてしまうが、ゲートｉ極
Ｇ側の半導体膜Ａ部分は良熱伝導体であるアルミの如き
金属であるため、この部分の温度分布が均一になり、結
果粒経の均一な多結晶シリコン［ｐ−５ｉ］の領域とな
り、ソース領域ＳＡとドレイン領域ＳＤとに跨るこの領
域がチャンネルＣとして働く。
ＬがｎＮ射されたガラス基板Ｂ側の半導体膜Ａ部分が不
均一な温度で強くアニールされてしまうが、ゲートｉ極
Ｇ側の半導体膜Ａ部分は良熱伝導体であるアルミの如き
金属であるため、この部分の温度分布が均一になり、結
果粒経の均一な多結晶シリコン［ｐ−５ｉ］の領域とな
り、ソース領域ＳＡとドレイン領域ＳＤとに跨るこの領
域がチャンネルＣとして働く。
斯して構成された本発明ＴＰＴは、そのチャンネルＣが
製造プロセスが比較的簡単なレーザアニール手法を使用
しながら、高速で特性（電子移動度が５０〜３００Ｃｍ
／Ｖ−８）の安定したものとなる。
製造プロセスが比較的簡単なレーザアニール手法を使用
しながら、高速で特性（電子移動度が５０〜３００Ｃｍ
／Ｖ−８）の安定したものとなる。
さらに、第２図に本発明ＴＰＴの他の実施例を示す。同
図のＴＰＴが第１図のそれと異なるところは、ガラス基
板Ｂ上にゲート電極膜Ｇを形成した後、ゲート絶縁膜Ｉ
、半導体膜Ａ、ソース領域ＳＡ並びにドレイン領域ＤＡ
、ソース電極膜Ｓ並びにドレイン電極膜Ｄ、を形成した
構造のに対して、レーザアニール処理したところにある
。この場合、レーザビームＬをゲート電極膜Ｇの反対側
である図の上方から半導体膜Ａに対して照射するもので
あるが、ゲート電極膜Ｇの熱伝導効果によって、ゲート
電極膜Ｇ側に第１図のＴＰＴと同様の均質のチャンネル
Ｃが得られる。
図のＴＰＴが第１図のそれと異なるところは、ガラス基
板Ｂ上にゲート電極膜Ｇを形成した後、ゲート絶縁膜Ｉ
、半導体膜Ａ、ソース領域ＳＡ並びにドレイン領域ＤＡ
、ソース電極膜Ｓ並びにドレイン電極膜Ｄ、を形成した
構造のに対して、レーザアニール処理したところにある
。この場合、レーザビームＬをゲート電極膜Ｇの反対側
である図の上方から半導体膜Ａに対して照射するもので
あるが、ゲート電極膜Ｇの熱伝導効果によって、ゲート
電極膜Ｇ側に第１図のＴＰＴと同様の均質のチャンネル
Ｃが得られる。
（ト）発明の効果
本発明のＴＰＴは、非晶質半導体ＴＰＴ構造を得た状態
で、透光性基板の裏面側から半導体膜のチャンネル位置
にスポット的にレーザビーム照射できるので、製造プロ
セスの負担が少なく、しかも、この半導体膜のゲート電
極側がゲート電極の熱伝導効果によって、アニール部分
の温度分布が均質になるので、半導体膜のゲート電極側
に均質な結晶粒経の多結晶化チャンネルを備えることが
できる。よって、本発明のよれば、高速で特性の安定し
たＴＰＴが得られるので、例えば、高品位のアクティブ
マトリクス型の液晶ＴＶ用高速動作ＴＦＴアレイの実現
に寄与できる。
で、透光性基板の裏面側から半導体膜のチャンネル位置
にスポット的にレーザビーム照射できるので、製造プロ
セスの負担が少なく、しかも、この半導体膜のゲート電
極側がゲート電極の熱伝導効果によって、アニール部分
の温度分布が均質になるので、半導体膜のゲート電極側
に均質な結晶粒経の多結晶化チャンネルを備えることが
できる。よって、本発明のよれば、高速で特性の安定し
たＴＰＴが得られるので、例えば、高品位のアクティブ
マトリクス型の液晶ＴＶ用高速動作ＴＦＴアレイの実現
に寄与できる。
第１図は本発明のＴＰＴの一実施例の断面構成図、第２
図は本発明ＴＰＴの異なる実施例の断面図である。 Ｂ・・・半導体膜、■・・・ゲート絶縁膜、Ｇ・・・ゲ
ート電極膜、Ｓ・・・ソース電極膜、Ｄ・・・ドレイン
電極膜、Ｃ・・・チャンネル領域、ＳＡ・・・ソース領
域、ＤＡ・・・ドレイン領域。
図は本発明ＴＰＴの異なる実施例の断面図である。 Ｂ・・・半導体膜、■・・・ゲート絶縁膜、Ｇ・・・ゲ
ート電極膜、Ｓ・・・ソース電極膜、Ｄ・・・ドレイン
電極膜、Ｃ・・・チャンネル領域、ＳＡ・・・ソース領
域、ＤＡ・・・ドレイン領域。
Claims (1)
- （１）透光性絶縁基板上に、非単結晶半導体材料からな
る半導体膜とゲート絶縁膜とゲート電極膜とソース電極
膜とドレイン電極膜を備える薄膜トランジスタに於て、 上記ゲート電極膜位置に対応する上記半導体膜はゲート
電極位置とは反対側からレーザビームを照射して得た多
結晶化領域からなり、該多結晶化領域はレーザビーム照
射時にゲート電極の熱伝導効果によって該ゲート電極側
に延在した安定多結晶層からなるチャンネル領域を備え
たことを特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19848189A JPH0362971A (ja) | 1989-07-31 | 1989-07-31 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19848189A JPH0362971A (ja) | 1989-07-31 | 1989-07-31 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0362971A true JPH0362971A (ja) | 1991-03-19 |
Family
ID=16391830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19848189A Pending JPH0362971A (ja) | 1989-07-31 | 1989-07-31 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0362971A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133583A (en) * | 1994-03-11 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| US6410374B1 (en) * | 1992-12-26 | 2002-06-25 | Semiconductor Energy Laborartory Co., Ltd. | Method of crystallizing a semiconductor layer in a MIS transistor |
| US6475839B2 (en) | 1993-11-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing of TFT device by backside laser irradiation |
| US6544825B1 (en) | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US6638800B1 (en) | 1992-11-06 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing apparatus and laser processing process |
| US6700133B1 (en) | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US6730550B1 (en) | 1999-08-13 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device |
| US7338913B2 (en) | 1999-08-18 | 2008-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
| US7456371B2 (en) | 1999-08-18 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus and laser annealing method |
| WO2009081775A1 (ja) * | 2007-12-25 | 2009-07-02 | Ulvac, Inc. | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
| US8080450B2 (en) | 2007-04-18 | 2011-12-20 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor thin film |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290769A (ja) * | 1985-06-19 | 1986-12-20 | Ricoh Co Ltd | 薄膜トランジスタの製造方法 |
| JPS6298774A (ja) * | 1985-10-25 | 1987-05-08 | Ricoh Co Ltd | 薄膜トランジスタの製造方法 |
-
1989
- 1989-07-31 JP JP19848189A patent/JPH0362971A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290769A (ja) * | 1985-06-19 | 1986-12-20 | Ricoh Co Ltd | 薄膜トランジスタの製造方法 |
| JPS6298774A (ja) * | 1985-10-25 | 1987-05-08 | Ricoh Co Ltd | 薄膜トランジスタの製造方法 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6638800B1 (en) | 1992-11-06 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing apparatus and laser processing process |
| US6410374B1 (en) * | 1992-12-26 | 2002-06-25 | Semiconductor Energy Laborartory Co., Ltd. | Method of crystallizing a semiconductor layer in a MIS transistor |
| US6544825B1 (en) | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US7351615B2 (en) | 1992-12-26 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US6475839B2 (en) | 1993-11-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing of TFT device by backside laser irradiation |
| US6617612B2 (en) | 1993-11-05 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a semiconductor integrated circuit |
| US6133583A (en) * | 1994-03-11 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| US6700133B1 (en) | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US7179698B2 (en) | 1999-08-13 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device |
| US6974731B2 (en) | 1999-08-13 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device |
| US6753212B2 (en) | 1999-08-13 | 2004-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device |
| US6730550B1 (en) | 1999-08-13 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device |
| US7473622B2 (en) | 1999-08-13 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Laser annealing method and manufacturing method of a semiconductor device |
| US7338913B2 (en) | 1999-08-18 | 2008-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
| US7456371B2 (en) | 1999-08-18 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus and laser annealing method |
| US8080450B2 (en) | 2007-04-18 | 2011-12-20 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor thin film |
| WO2009081775A1 (ja) * | 2007-12-25 | 2009-07-02 | Ulvac, Inc. | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
| JP4856252B2 (ja) * | 2007-12-25 | 2012-01-18 | 株式会社アルバック | 薄膜トランジスタの製造方法 |
| KR101133827B1 (ko) * | 2007-12-25 | 2012-04-06 | 가부시키가이샤 아루박 | 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 |
| US8673705B2 (en) | 2007-12-25 | 2014-03-18 | Ulvac, Inc. | Method of producing thin film transistor and thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376905B1 (ko) | 반도체 장치와 표시 장치 및 그들의 제조 방법 | |
| US5864150A (en) | Hybrid polysilicon/amorphous silicon TFT and method of fabrication | |
| KR100396966B1 (ko) | 박막트랜지스터장치의제조방법 | |
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JPS59208783A (ja) | 薄膜トランジスタ | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| JP2002184710A (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子 | |
| JPH0362971A (ja) | 薄膜トランジスタ | |
| US6458200B1 (en) | Method for fabricating thin-film transistor | |
| US6537864B1 (en) | Method of fabricating a thin film transistor using electromagnetic wave heating of an amorphous semiconductor film | |
| US20050085099A1 (en) | Method of manufacturing a semiconductor device and a process of a thin film transistor | |
| JP3122995B2 (ja) | 液晶表示装置 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JP3896624B2 (ja) | 薄膜半導体装置及びそれを用いた表示装置 | |
| JP2779492B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JPH10189999A (ja) | 表示用薄膜半導体装置 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JPH0677252A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPS6273658A (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JPH10189450A (ja) | 半導体装置の製造方法 | |
| JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
| JPS6269680A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0362972A (ja) | 薄膜トランジスタ | |
| JP3465772B2 (ja) | 半導体装置の製造方法 |