JPH09139506A - 薄膜半導体装置製造方法 - Google Patents
薄膜半導体装置製造方法Info
- Publication number
- JPH09139506A JPH09139506A JP31743195A JP31743195A JPH09139506A JP H09139506 A JPH09139506 A JP H09139506A JP 31743195 A JP31743195 A JP 31743195A JP 31743195 A JP31743195 A JP 31743195A JP H09139506 A JPH09139506 A JP H09139506A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gate electrode
- semiconductor thin
- transparent substrate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 半導体薄膜を非晶質から多結晶に転換する結
晶化アニールを効率化する。 【解決手段】 先ず成膜工程を行ない、ゲート絶縁膜２
を間にして互いに反対側に重ねられた非晶質性の半導体
薄膜３及び金属性のゲート電極４からなる薄膜トランジ
スタの基本構造を透明基板１上に形成する。次に加熱工
程を行ない、ゲート電極４側から熱線５を照射して金属
性のゲート電極４に吸収させ、ゲート絶縁膜２を介して
ゲート電極４に対向する半導体薄膜３の領域を局部的且
つ集中的に補助加熱する。この加熱工程と同時に結晶化
工程を行ない、ゲート電極４側と反対の半導体薄膜３側
からエネルギービーム６を照射して、補助加熱された領
域の半導体薄膜３を非晶質性から多結晶性に転換し薄膜
トランジスタの活性層３０とする。この後不純物注入工
程を行ない、活性層３０に隣接する半導体薄膜３の部分
に不純物７を注入して薄膜トランジスタ８のソース領域
Ｓ及びドレイン領域Ｄを形成する。
晶化アニールを効率化する。 【解決手段】 先ず成膜工程を行ない、ゲート絶縁膜２
を間にして互いに反対側に重ねられた非晶質性の半導体
薄膜３及び金属性のゲート電極４からなる薄膜トランジ
スタの基本構造を透明基板１上に形成する。次に加熱工
程を行ない、ゲート電極４側から熱線５を照射して金属
性のゲート電極４に吸収させ、ゲート絶縁膜２を介して
ゲート電極４に対向する半導体薄膜３の領域を局部的且
つ集中的に補助加熱する。この加熱工程と同時に結晶化
工程を行ない、ゲート電極４側と反対の半導体薄膜３側
からエネルギービーム６を照射して、補助加熱された領
域の半導体薄膜３を非晶質性から多結晶性に転換し薄膜
トランジスタの活性層３０とする。この後不純物注入工
程を行ない、活性層３０に隣接する半導体薄膜３の部分
に不純物７を注入して薄膜トランジスタ８のソース領域
Ｓ及びドレイン領域Ｄを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は透明基板上に成膜さ
れた半導体薄膜を活性層とする薄膜トランジスタが集積
的に形成された薄膜半導体装置の製造方法に関する。よ
り詳しくは、透明基板上に半導体薄膜を成膜した後その
結晶化を目的として行なわれるレーザ照射技術（結晶化
アニール）に関する。
れた半導体薄膜を活性層とする薄膜トランジスタが集積
的に形成された薄膜半導体装置の製造方法に関する。よ
り詳しくは、透明基板上に半導体薄膜を成膜した後その
結晶化を目的として行なわれるレーザ照射技術（結晶化
アニール）に関する。
【０００２】
【従来の技術】薄膜半導体装置の製造工程を低温プロセ
ス化する方法の一環として、レーザ光を用いた結晶化ア
ニールが開発されている。これは、透明基板上に成膜さ
れた非晶質シリコンや多結晶シリコン等非単結晶性の半
導体薄膜にエネルギービーム（レーザビーム）を照射し
て局部的に加熱した後、その冷却過程で半導体薄膜を結
晶化するものである。この結晶化した半導体薄膜を活性
層（チャネル領域）として薄膜トランジスタを集積形成
する。
ス化する方法の一環として、レーザ光を用いた結晶化ア
ニールが開発されている。これは、透明基板上に成膜さ
れた非晶質シリコンや多結晶シリコン等非単結晶性の半
導体薄膜にエネルギービーム（レーザビーム）を照射し
て局部的に加熱した後、その冷却過程で半導体薄膜を結
晶化するものである。この結晶化した半導体薄膜を活性
層（チャネル領域）として薄膜トランジスタを集積形成
する。
【０００３】
【発明が解決しようとする課題】薄膜半導体装置はアク
ティブマトリクス型表示パネルの駆動基板等に好適であ
り、近年盛んに開発が進められている。表示パネルに応
用する場合透明基板の大型化及び低コスト化が強く要求
されている。これを満たす為上述したレーザビームを利
用する結晶化アニールが注目を集めている。レーザ照射
により比較的低温度で半導体薄膜を結晶化できる為低融
点ガラス等比較的低コストの透明基板を採用できる。こ
の場合、ヒーター等を用いて絶縁基板を予備加熱し、レ
ーザビームを用いた結晶化アニールをアシストする技術
が提案されており、例えば（Ｅｘｔｅｎｄｅｄ Ａｂｓ
ｔｒａｃｔｓ ｏｆ ｔｈｅ １９９１ Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌ
ｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅ
ｒｉａｌｓ，Ｙｏｋｏｈａｍａ，１９９１，ｐｐ．６２
３−６２５）に記載されている。一般に、非晶質シリコ
ンを結晶化する為には６００℃以上の温度に昇温する必
要がある。そこで、基板の予備加熱を行なって予め基板
温度を４００℃程度に高めておけば、レーザビームのエ
ネルギー密度をその分節約でき、半導体薄膜の結晶性及
び均一性にも有利に作用する。基板予備加熱を併用して
結晶化アニールを行なえば、大粒径でより結晶性が優れ
た半導体薄膜が得られる。この膜で作成された薄膜トラ
ンジスタは高いキャリア移動度と優れたゲート電圧スイ
ング特性を有し高性能である事が分かっている。しかし
ながら、ヒーターを用いた予備加熱方式では透明基板を
所定の温度に昇温するまで相当な時間を要しスループッ
トに難点があった。例えば、通常ガラス等からなる透明
基板を４００℃まで昇温させる為には数分程度から十数
分程度の予備加熱時間が必要であった。
ティブマトリクス型表示パネルの駆動基板等に好適であ
り、近年盛んに開発が進められている。表示パネルに応
用する場合透明基板の大型化及び低コスト化が強く要求
されている。これを満たす為上述したレーザビームを利
用する結晶化アニールが注目を集めている。レーザ照射
により比較的低温度で半導体薄膜を結晶化できる為低融
点ガラス等比較的低コストの透明基板を採用できる。こ
の場合、ヒーター等を用いて絶縁基板を予備加熱し、レ
ーザビームを用いた結晶化アニールをアシストする技術
が提案されており、例えば（Ｅｘｔｅｎｄｅｄ Ａｂｓ
ｔｒａｃｔｓ ｏｆ ｔｈｅ １９９１ Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌ
ｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅ
ｒｉａｌｓ，Ｙｏｋｏｈａｍａ，１９９１，ｐｐ．６２
３−６２５）に記載されている。一般に、非晶質シリコ
ンを結晶化する為には６００℃以上の温度に昇温する必
要がある。そこで、基板の予備加熱を行なって予め基板
温度を４００℃程度に高めておけば、レーザビームのエ
ネルギー密度をその分節約でき、半導体薄膜の結晶性及
び均一性にも有利に作用する。基板予備加熱を併用して
結晶化アニールを行なえば、大粒径でより結晶性が優れ
た半導体薄膜が得られる。この膜で作成された薄膜トラ
ンジスタは高いキャリア移動度と優れたゲート電圧スイ
ング特性を有し高性能である事が分かっている。しかし
ながら、ヒーターを用いた予備加熱方式では透明基板を
所定の温度に昇温するまで相当な時間を要しスループッ
トに難点があった。例えば、通常ガラス等からなる透明
基板を４００℃まで昇温させる為には数分程度から十数
分程度の予備加熱時間が必要であった。
【０００４】ヒーター（電気炉）を用いた基板予備加熱
（ファースネアニール）に代えてランプからの光源光を
基板に一括照射して予備加熱を行なう所謂ランプアニー
ルも提案されている。一般に、ランプアニールでは赤外
光等の熱線を大量に含むハロゲンランプを用いている
が、これは通常のＩＣ製造に用いるシリコンウェハを効
率良く加熱できる一方、ガラス等の透明基板に形成され
た半導体薄膜は殆ど赤外光を吸収せず昇温しない為、効
率が悪く実用的でない。
（ファースネアニール）に代えてランプからの光源光を
基板に一括照射して予備加熱を行なう所謂ランプアニー
ルも提案されている。一般に、ランプアニールでは赤外
光等の熱線を大量に含むハロゲンランプを用いている
が、これは通常のＩＣ製造に用いるシリコンウェハを効
率良く加熱できる一方、ガラス等の透明基板に形成され
た半導体薄膜は殆ど赤外光を吸収せず昇温しない為、効
率が悪く実用的でない。
【０００５】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明によ
れば薄膜半導体装置は以下の工程により製造される。先
ず成膜工程を行ない、ゲート絶縁膜を間にして互いに反
対側に重ねられた非晶質性の半導体薄膜及び金属性のゲ
ート電極からなる薄膜トランジスタの基本構造を透明基
板に形成する。次に加熱工程を行ない、ゲート電極側か
ら熱線を照射して金属性のゲート電極に吸収させゲート
絶縁膜を介して該ゲート電極に対向する半導体薄膜の領
域を補助加熱する。この加熱工程と同時に結晶化工程を
行ない、該ゲート電極側と反対の半導体薄膜側からエネ
ルギービームを照射して少なくとも該補助加熱された領
域の半導体薄膜を非晶質性から多結晶性に転換し薄膜ト
ランジスタの活性層とする。最後に不純物注入工程を行
ない、該活性層に隣接する半導体薄膜の部分に不純物を
注入して薄膜トランジスタのソース領域及びドレイン領
域を形成する。
題を解決する為以下の手段を講じた。即ち、本発明によ
れば薄膜半導体装置は以下の工程により製造される。先
ず成膜工程を行ない、ゲート絶縁膜を間にして互いに反
対側に重ねられた非晶質性の半導体薄膜及び金属性のゲ
ート電極からなる薄膜トランジスタの基本構造を透明基
板に形成する。次に加熱工程を行ない、ゲート電極側か
ら熱線を照射して金属性のゲート電極に吸収させゲート
絶縁膜を介して該ゲート電極に対向する半導体薄膜の領
域を補助加熱する。この加熱工程と同時に結晶化工程を
行ない、該ゲート電極側と反対の半導体薄膜側からエネ
ルギービームを照射して少なくとも該補助加熱された領
域の半導体薄膜を非晶質性から多結晶性に転換し薄膜ト
ランジスタの活性層とする。最後に不純物注入工程を行
ない、該活性層に隣接する半導体薄膜の部分に不純物を
注入して薄膜トランジスタのソース領域及びドレイン領
域を形成する。
【０００６】具体的には、前記成膜工程は透明基板の表
面にゲート電極、ゲート絶縁膜及び半導体薄膜を下から
順に重ねてボトムゲート型薄膜トランジスタの基本構造
を形成し、前記加熱工程はゲート電極側となる透明基板
の裏面から熱線を照射し、前記結晶化工程は半導体薄膜
側となる透明基板の表面からエネルギービームを照射す
る。あるいは、前記成膜工程は透明基板の表面に半導体
薄膜、ゲート絶縁膜及びゲート電極を下から順に重ねて
トップゲート型薄膜トランジスタの基本構造を形成し、
前記加熱工程はゲート電極側となる透明基板の表面から
熱線を照射し、前記結晶化工程は半導体薄膜側となる透
明基板の裏面からエネルギービームを照射する。
面にゲート電極、ゲート絶縁膜及び半導体薄膜を下から
順に重ねてボトムゲート型薄膜トランジスタの基本構造
を形成し、前記加熱工程はゲート電極側となる透明基板
の裏面から熱線を照射し、前記結晶化工程は半導体薄膜
側となる透明基板の表面からエネルギービームを照射す
る。あるいは、前記成膜工程は透明基板の表面に半導体
薄膜、ゲート絶縁膜及びゲート電極を下から順に重ねて
トップゲート型薄膜トランジスタの基本構造を形成し、
前記加熱工程はゲート電極側となる透明基板の表面から
熱線を照射し、前記結晶化工程は半導体薄膜側となる透
明基板の裏面からエネルギービームを照射する。
【０００７】好ましくは前記成膜工程は７００nm以下の
厚みでゲート絶縁膜を形成する。又、前記不純物注入工
程は非晶質性に保たれた半導体薄膜の部分に不純物のイ
オンを電界加速して注入する。応用例では、該薄膜トラ
ンジスタを層間絶縁膜で被覆した後、その上にソース領
域と接続する信号電極及びドレイン領域と接続する画素
電極をパタニング形成する配線工程を行なう。
厚みでゲート絶縁膜を形成する。又、前記不純物注入工
程は非晶質性に保たれた半導体薄膜の部分に不純物のイ
オンを電界加速して注入する。応用例では、該薄膜トラ
ンジスタを層間絶縁膜で被覆した後、その上にソース領
域と接続する信号電極及びドレイン領域と接続する画素
電極をパタニング形成する配線工程を行なう。
【０００８】本発明によれば、熱線を効率良く吸収する
金属性のゲート電極側からハロゲンランプ等を用いて補
助加熱を行なっている。金属性のゲート電極は熱線の一
種である赤外線等のランプ光を効率良く吸収し、その上
のゲート絶縁膜を集中的且つ局部的に昇温する。この熱
は直ちに半導体薄膜に伝導し、短時間で半導体薄膜を４
００℃〜６００℃まで昇温できる。なお、６００℃を超
えると固相結晶化が始まる為、補助加熱温度はこれより
低く４００℃程度が好適である。従来、シリコン等から
なる半導体薄膜では不可能もしくは極めて困難であった
ランプによる補助加熱が可能となり、スループット（処
理時間）が向上する。この補助加熱に合わせてレーザビ
ーム等のエネルギービームを照射して結晶化アニールを
行なう事により均一で結晶性の優れた大粒径の多結晶性
半導体薄膜が得られる。これを活性層として形成された
薄膜トランジスタは高いキャリア移動度と小さいスイン
グ特性（即ち低い閾値特性）等の高性能を有する。この
補助加熱を用いた結晶化アニールで大面積の低融点ガラ
ス等からなる透明基板上に薄膜トランジスタが集積形成
できる。この薄膜トランジスタは高性能でありアクティ
ブマトリクス型液晶表示パネルの駆動基板に応用でき
る。薄膜トランジスタは画素電極のスイッチング素子と
なるばかりでなく、周辺駆動回路を構成するデバイスに
も用いる事が可能である。
金属性のゲート電極側からハロゲンランプ等を用いて補
助加熱を行なっている。金属性のゲート電極は熱線の一
種である赤外線等のランプ光を効率良く吸収し、その上
のゲート絶縁膜を集中的且つ局部的に昇温する。この熱
は直ちに半導体薄膜に伝導し、短時間で半導体薄膜を４
００℃〜６００℃まで昇温できる。なお、６００℃を超
えると固相結晶化が始まる為、補助加熱温度はこれより
低く４００℃程度が好適である。従来、シリコン等から
なる半導体薄膜では不可能もしくは極めて困難であった
ランプによる補助加熱が可能となり、スループット（処
理時間）が向上する。この補助加熱に合わせてレーザビ
ーム等のエネルギービームを照射して結晶化アニールを
行なう事により均一で結晶性の優れた大粒径の多結晶性
半導体薄膜が得られる。これを活性層として形成された
薄膜トランジスタは高いキャリア移動度と小さいスイン
グ特性（即ち低い閾値特性）等の高性能を有する。この
補助加熱を用いた結晶化アニールで大面積の低融点ガラ
ス等からなる透明基板上に薄膜トランジスタが集積形成
できる。この薄膜トランジスタは高性能でありアクティ
ブマトリクス型液晶表示パネルの駆動基板に応用でき
る。薄膜トランジスタは画素電極のスイッチング素子と
なるばかりでなく、周辺駆動回路を構成するデバイスに
も用いる事が可能である。
【０００９】
【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は本発明にかかる薄
膜半導体装置製造方法の第１実施形態を示す工程図であ
る。先ず（Ａ）に示す様に、透明基板１の上に薄膜トラ
ンジスタの基本構造を形成する成膜工程を行なう。透明
基板１は低融点で低コストのガラス（例えばホヤガラス
製のＮＡ−３５）を用いる。薄膜トランジスタの基本構
造はゲート絶縁膜２を間にして互いに反対側に重ねられ
た非晶質性の半導体薄膜３及び金属性のゲート電極４か
らなる。本例では透明基板１の表面にゲート電極４、ゲ
ート絶縁膜２、半導体薄膜３を下から順に重ねてボトム
ゲート型薄膜トランジスタの基本構造を形成している。
具体的には、先ず透明基板１の上にＭｏ又はＣｒをスパ
ッタリングで成膜し、所定の形状にパタニングしてゲー
ト電極４としている。なお、ゲート電極４の材料は金属
に限られるものではなく、シリサイドやポリサイドを用
いても良い。シリサイドは金属とシリコンの共晶合金で
あり、ポリサイドは多結晶シリコンの表面にシリサイド
を形成した積層構造である。重要な事は、ゲート電極４
が金属性であり熱線を効率良く吸収可能である事であ
る。なお、ゲート電極４の厚みは例えば２００nm程度で
ある。次に、ＣＶＤ法でＳｉＯ2 を例えば８０nmの厚み
で堆積しゲート絶縁膜２にしている。さらに、ＬＰＣＶ
Ｄ法で非晶質シリコンを４０nmの厚みで堆積し、半導体
薄膜３としている。
な実施形態を詳細に説明する。図１は本発明にかかる薄
膜半導体装置製造方法の第１実施形態を示す工程図であ
る。先ず（Ａ）に示す様に、透明基板１の上に薄膜トラ
ンジスタの基本構造を形成する成膜工程を行なう。透明
基板１は低融点で低コストのガラス（例えばホヤガラス
製のＮＡ−３５）を用いる。薄膜トランジスタの基本構
造はゲート絶縁膜２を間にして互いに反対側に重ねられ
た非晶質性の半導体薄膜３及び金属性のゲート電極４か
らなる。本例では透明基板１の表面にゲート電極４、ゲ
ート絶縁膜２、半導体薄膜３を下から順に重ねてボトム
ゲート型薄膜トランジスタの基本構造を形成している。
具体的には、先ず透明基板１の上にＭｏ又はＣｒをスパ
ッタリングで成膜し、所定の形状にパタニングしてゲー
ト電極４としている。なお、ゲート電極４の材料は金属
に限られるものではなく、シリサイドやポリサイドを用
いても良い。シリサイドは金属とシリコンの共晶合金で
あり、ポリサイドは多結晶シリコンの表面にシリサイド
を形成した積層構造である。重要な事は、ゲート電極４
が金属性であり熱線を効率良く吸収可能である事であ
る。なお、ゲート電極４の厚みは例えば２００nm程度で
ある。次に、ＣＶＤ法でＳｉＯ2 を例えば８０nmの厚み
で堆積しゲート絶縁膜２にしている。さらに、ＬＰＣＶ
Ｄ法で非晶質シリコンを４０nmの厚みで堆積し、半導体
薄膜３としている。
【００１０】次に（Ｂ）に示す様に加熱工程を行ない、
ゲート電極４側から熱線５を照射して金属性のゲート電
極４に吸収させ、ゲート絶縁膜２を介してゲート電極４
に対向する半導体薄膜３の領域を補助加熱する。具体的
にはゲート電極４側となる透明基板１の裏面から熱線５
を照射する。例えば熱線の一種である赤外光を大量に放
射するハロゲンランプを用いて加熱工程を行ない、半導
体薄膜３の温度が約４００℃になる様にランプ出力を調
節する。メタルゲート電極４が加熱され、熱伝導で間接
的に半導体薄膜３の領域が４００℃程度に速やかに昇温
する。熱の伝導効率から考えるとゲート絶縁膜２の厚み
は７００nm以下が望ましい。
ゲート電極４側から熱線５を照射して金属性のゲート電
極４に吸収させ、ゲート絶縁膜２を介してゲート電極４
に対向する半導体薄膜３の領域を補助加熱する。具体的
にはゲート電極４側となる透明基板１の裏面から熱線５
を照射する。例えば熱線の一種である赤外光を大量に放
射するハロゲンランプを用いて加熱工程を行ない、半導
体薄膜３の温度が約４００℃になる様にランプ出力を調
節する。メタルゲート電極４が加熱され、熱伝導で間接
的に半導体薄膜３の領域が４００℃程度に速やかに昇温
する。熱の伝導効率から考えるとゲート絶縁膜２の厚み
は７００nm以下が望ましい。
【００１１】この加熱工程と同時に結晶化工程（結晶化
アニール）を行なう。即ち、ゲート電極４側と反対の半
導体薄膜３側からエネルギービーム６を照射して補助加
熱された領域の半導体薄膜３を非晶質性から多結晶性に
転換し薄膜トランジスタの活性層３０とする。即ち、こ
の結晶化工程は半導体薄膜３側となる透明基板１の表面
からエネルギービーム６を照射する。この様にして得ら
れた活性層３０は平面的にみてゲート電極４とほぼ整合
しており、ボトムゲート型薄膜トランジスタのチャネル
領域となる。このチャネル領域外の部分では半導体薄膜
３は十分に補助加熱されていない為非晶質から多結晶へ
の転換は十分に行なわれてはいない。エネルギービーム
６としては例えばエキシマレーザビームを用いる事がで
きる。面状の断面を有するエキシマレーザビームをワン
ショットで一括照射して非晶質のシリコンを多結晶のシ
リコンに転換できる。この場合、例えば２５０mJ／cm2
のエネルギー密度で均一に整形した面状のエキシマレー
ザビームを照射する。場合によっては、線状のエキシマ
レーザビームを部分的にオーバーラップさせながらマル
チスキャンショットしても良い。例えば３０８nmの波長
を有するＸｅＣｌエキシマレーザビームを線状に成形し
て高速で繰り返しパルス照射する。レーザビームは例え
ば３００mm×０．５mmの線状に整形され、照射エネルギ
ー密度は３５０mJ／cm2 に設定される。レーザビームの
パルス幅は例えば４０nsec程度であり、１５０Hz程度の
繰り返し周波数でパルス照射する。この際、線状のレー
ザビームは２０％程度のオーバーラップ状態でパルス照
射する。一方、ハロゲンランプの出力は半導体薄膜のピ
ーク温度が例えば４００℃程度になる様に設定してお
く。
アニール）を行なう。即ち、ゲート電極４側と反対の半
導体薄膜３側からエネルギービーム６を照射して補助加
熱された領域の半導体薄膜３を非晶質性から多結晶性に
転換し薄膜トランジスタの活性層３０とする。即ち、こ
の結晶化工程は半導体薄膜３側となる透明基板１の表面
からエネルギービーム６を照射する。この様にして得ら
れた活性層３０は平面的にみてゲート電極４とほぼ整合
しており、ボトムゲート型薄膜トランジスタのチャネル
領域となる。このチャネル領域外の部分では半導体薄膜
３は十分に補助加熱されていない為非晶質から多結晶へ
の転換は十分に行なわれてはいない。エネルギービーム
６としては例えばエキシマレーザビームを用いる事がで
きる。面状の断面を有するエキシマレーザビームをワン
ショットで一括照射して非晶質のシリコンを多結晶のシ
リコンに転換できる。この場合、例えば２５０mJ／cm2
のエネルギー密度で均一に整形した面状のエキシマレー
ザビームを照射する。場合によっては、線状のエキシマ
レーザビームを部分的にオーバーラップさせながらマル
チスキャンショットしても良い。例えば３０８nmの波長
を有するＸｅＣｌエキシマレーザビームを線状に成形し
て高速で繰り返しパルス照射する。レーザビームは例え
ば３００mm×０．５mmの線状に整形され、照射エネルギ
ー密度は３５０mJ／cm2 に設定される。レーザビームの
パルス幅は例えば４０nsec程度であり、１５０Hz程度の
繰り返し周波数でパルス照射する。この際、線状のレー
ザビームは２０％程度のオーバーラップ状態でパルス照
射する。一方、ハロゲンランプの出力は半導体薄膜のピ
ーク温度が例えば４００℃程度になる様に設定してお
く。
【００１２】続いて（Ｃ）に示す様に不純物注入工程を
行ない、活性層３０に連接する半導体薄膜３の部分に不
純物７を注入して薄膜トランジスタ８のソース領域Ｓ及
びドレイン領域Ｄを形成する。具体的にはゲート電極４
に整合するマスク９を半導体薄膜３の上に形成し、これ
を介してイオンシャワードーピングにより不純物７を注
入する。マスク９は例えばゲート電極４を介した裏面露
光によりセルフアライメントでパタニングできる。この
様にすると先に結晶化アニールで多結晶化された活性層
３０が略マスク９により被覆される事になる。その直下
は不純物７が注入されないので薄膜トランジスタ８のチ
ャネル領域Ｃｈとなる。一方、非晶質に保たれた半導体
薄膜３の部分に不純物７のイオンが電界加速により打ち
込まれソース領域Ｓ及びドレイン領域Ｄとなる。これら
の領域はイオンシャワードーピングを受けるので元々結
晶化する必要はない。仮に、結晶化したとしてもイオン
シャワードーピングを行なうとそれが保存されるとは限
らない。
行ない、活性層３０に連接する半導体薄膜３の部分に不
純物７を注入して薄膜トランジスタ８のソース領域Ｓ及
びドレイン領域Ｄを形成する。具体的にはゲート電極４
に整合するマスク９を半導体薄膜３の上に形成し、これ
を介してイオンシャワードーピングにより不純物７を注
入する。マスク９は例えばゲート電極４を介した裏面露
光によりセルフアライメントでパタニングできる。この
様にすると先に結晶化アニールで多結晶化された活性層
３０が略マスク９により被覆される事になる。その直下
は不純物７が注入されないので薄膜トランジスタ８のチ
ャネル領域Ｃｈとなる。一方、非晶質に保たれた半導体
薄膜３の部分に不純物７のイオンが電界加速により打ち
込まれソース領域Ｓ及びドレイン領域Ｄとなる。これら
の領域はイオンシャワードーピングを受けるので元々結
晶化する必要はない。仮に、結晶化したとしてもイオン
シャワードーピングを行なうとそれが保存されるとは限
らない。
【００１３】最後に（Ｄ）に示す様に、ボトムゲート型
薄膜トランジスタ８を層間絶縁膜１０で被覆する。この
層間絶縁膜１０は例えばＰＳＧをＣＶＤにより堆積して
得られる。この層間絶縁膜１０にエッチングでコンタク
トホールを開口した後、アルミニウム等をスパッタリン
グで成膜し所定の形状にパタニングして信号電極１１に
加工する。この信号電極１１はコンタクトホールを介し
て薄膜トランジスタ８のソース領域Ｓに電気接続してい
る。又、ＩＴＯ等からなる透明導電膜をスパッタリング
で成膜した後所定の形状にパタニングして画素電極１２
に加工する。この画素電極１２はコンタクトホールを介
して薄膜トランジスタ８のドレイン領域Ｄに電気接続し
ている。かかる構成を有する薄膜半導体装置はアクティ
ブマトリクス型表示パネルの駆動基板に好適である。
薄膜トランジスタ８を層間絶縁膜１０で被覆する。この
層間絶縁膜１０は例えばＰＳＧをＣＶＤにより堆積して
得られる。この層間絶縁膜１０にエッチングでコンタク
トホールを開口した後、アルミニウム等をスパッタリン
グで成膜し所定の形状にパタニングして信号電極１１に
加工する。この信号電極１１はコンタクトホールを介し
て薄膜トランジスタ８のソース領域Ｓに電気接続してい
る。又、ＩＴＯ等からなる透明導電膜をスパッタリング
で成膜した後所定の形状にパタニングして画素電極１２
に加工する。この画素電極１２はコンタクトホールを介
して薄膜トランジスタ８のドレイン領域Ｄに電気接続し
ている。かかる構成を有する薄膜半導体装置はアクティ
ブマトリクス型表示パネルの駆動基板に好適である。
【００１４】本実施形態ではボトムゲート型の薄膜トラ
ンジスタ８を作成している。ボトムゲート構造ではゲー
ト電極４をメタル化する事が容易で、且つチャネル領域
に対する光シールドも自動的にできる。透明基板１上に
ボトムゲート型薄膜トランジスタ８を形成する途中で、
非晶質シリコン等の半導体薄膜を堆積した後、エキシマ
レーザビームを照射し、非晶質シリコンを多結晶シリコ
ンに転換している。この時レーザ照射と同時に補助加熱
として透明基板１の裏面からランプ光を照射し、非晶質
シリコンが約４００℃になる様に調節する。レーザ照射
時にランプ照射を併用する事で透明基板の加熱が容易に
なり、従来数分間を要した処理時間が秒単位のオーダー
に短縮できる。これにより生産性が著しく向上する。
又、多結晶シリコンの結晶粒も大きくなり、ボトムゲー
トという性能上作成困難な薄膜トランジスタにおいても
良好な動作特性が得られ、液晶表示パネルの高精度化が
可能になる。
ンジスタ８を作成している。ボトムゲート構造ではゲー
ト電極４をメタル化する事が容易で、且つチャネル領域
に対する光シールドも自動的にできる。透明基板１上に
ボトムゲート型薄膜トランジスタ８を形成する途中で、
非晶質シリコン等の半導体薄膜を堆積した後、エキシマ
レーザビームを照射し、非晶質シリコンを多結晶シリコ
ンに転換している。この時レーザ照射と同時に補助加熱
として透明基板１の裏面からランプ光を照射し、非晶質
シリコンが約４００℃になる様に調節する。レーザ照射
時にランプ照射を併用する事で透明基板の加熱が容易に
なり、従来数分間を要した処理時間が秒単位のオーダー
に短縮できる。これにより生産性が著しく向上する。
又、多結晶シリコンの結晶粒も大きくなり、ボトムゲー
トという性能上作成困難な薄膜トランジスタにおいても
良好な動作特性が得られ、液晶表示パネルの高精度化が
可能になる。
【００１５】図２は本発明にかかる薄膜半導体装置製造
方法の第２実施形態を示しており、ボトムゲート構造に
変えトップゲート構造の薄膜トランジスタを集積形成し
ている。一般に、ゲート電極が下にあるボトムゲート構
造に比べゲート電極が上にあるトップゲート構造の方が
作成しやすく且つ高性能なトランジスタ特性が得られや
すい。先ず（Ａ）に示す様に成膜工程を行ない、透明基
板１の表面に非晶質性の半導体薄膜３、ゲート絶縁膜２
及び金属性のゲート電極４を下から順に重ねてトップゲ
ート型薄膜トランジスタの基本構造を形成する。次に
（Ｂ）に示す様に加熱工程を行ないゲート電極４側とな
る透明基板１の表面から熱線５を照射する。これにより
熱線５は金属性のゲート電極４に吸収され、ゲート絶縁
膜２を介してゲート電極４に対向する半導体薄膜３の領
域を集中的且つ局部的に補助加熱する。この加熱工程と
同時に結晶化工程を行ない、半導体薄膜３側となる透明
基板１の裏面からエネルギービーム６を照射する。これ
により補助加熱された領域の半導体薄膜３を非晶質性か
ら多結晶性に転換し薄膜トランジスタの活性層３０とす
る。次に（Ｃ）に示す様に、活性層３０に隣接する半導
体薄膜３の部分に不純物７をイオンドーピングによりゲ
ート電極４をマスクとしてセルフアライメントで注入
し、薄膜トランジスタ８のソース領域Ｓ及びドレイン領
域Ｄを形成する。最後に（Ｄ）に示す様に、ゲート絶縁
膜２をゲート電極４に合わせてカッティングすると共
に、半導体薄膜３を個々の薄膜トランジスタ８の素子領
域に合わせてカッティングする。この後薄膜トランジス
タ８を層間絶縁膜１０で被覆し、ソース領域Ｓ及びドレ
イン領域Ｄに連通するコンタクトホールをエッチングで
開口する。層間絶縁膜１０の上に信号電極１１及び画素
電極１２をパタニング形成する。
方法の第２実施形態を示しており、ボトムゲート構造に
変えトップゲート構造の薄膜トランジスタを集積形成し
ている。一般に、ゲート電極が下にあるボトムゲート構
造に比べゲート電極が上にあるトップゲート構造の方が
作成しやすく且つ高性能なトランジスタ特性が得られや
すい。先ず（Ａ）に示す様に成膜工程を行ない、透明基
板１の表面に非晶質性の半導体薄膜３、ゲート絶縁膜２
及び金属性のゲート電極４を下から順に重ねてトップゲ
ート型薄膜トランジスタの基本構造を形成する。次に
（Ｂ）に示す様に加熱工程を行ないゲート電極４側とな
る透明基板１の表面から熱線５を照射する。これにより
熱線５は金属性のゲート電極４に吸収され、ゲート絶縁
膜２を介してゲート電極４に対向する半導体薄膜３の領
域を集中的且つ局部的に補助加熱する。この加熱工程と
同時に結晶化工程を行ない、半導体薄膜３側となる透明
基板１の裏面からエネルギービーム６を照射する。これ
により補助加熱された領域の半導体薄膜３を非晶質性か
ら多結晶性に転換し薄膜トランジスタの活性層３０とす
る。次に（Ｃ）に示す様に、活性層３０に隣接する半導
体薄膜３の部分に不純物７をイオンドーピングによりゲ
ート電極４をマスクとしてセルフアライメントで注入
し、薄膜トランジスタ８のソース領域Ｓ及びドレイン領
域Ｄを形成する。最後に（Ｄ）に示す様に、ゲート絶縁
膜２をゲート電極４に合わせてカッティングすると共
に、半導体薄膜３を個々の薄膜トランジスタ８の素子領
域に合わせてカッティングする。この後薄膜トランジス
タ８を層間絶縁膜１０で被覆し、ソース領域Ｓ及びドレ
イン領域Ｄに連通するコンタクトホールをエッチングで
開口する。層間絶縁膜１０の上に信号電極１１及び画素
電極１２をパタニング形成する。
【００１６】最後に図３を参照して、本発明に従って製
造された薄膜半導体装置を駆動基板として用いたアクテ
ィブマトリクス型表示パネルの一例を簡潔に説明する。
本表示パネルは駆動基板１０１と対向基板１０２と両者
の間に保持された電気光学物質１０３とを備えている。
電気光学物質１０３としては液晶材料等が広く用いられ
ている。駆動基板１０１は大面積化が可能であり且つ比
較的低コストのガラス基板を用いる事ができる。駆動基
板１０１には画素アレイ部１０４と駆動回路部とが集積
形成されており、モノリシック構造を採用できる。即
ち、画素アレイ部１０４に加え周辺の駆動回路部を一体
的に内蔵する事ができる。駆動回路部は垂直駆動回路１
０５と水平駆動回路１０６とに分かれている。又、駆動
基板１０１の周辺部上端には外部接続用の端子部１０７
が形成されている。端子部１０７は配線１０８を介して
垂直駆動回路１０５及び水平駆動回路１０６に接続して
いる。一方、対向基板１０２の内表面には対向電極（図
示せず）が全面的に形成されている。画素アレイ部１０
４には行状のゲート配線１０９と列状の信号配線１１０
が形成されている。ゲート配線１０９は垂直駆動回路１
０５に接続し、信号配線１１０は水平駆動回路１０６に
接続する。両配線の交差部には画素電極１１１とこれを
駆動する薄膜トランジスタ１１２が集積形成されてい
る。又、垂直駆動回路１０５及び水平駆動回路１０６に
も薄膜トランジスタが集積形成されている。
造された薄膜半導体装置を駆動基板として用いたアクテ
ィブマトリクス型表示パネルの一例を簡潔に説明する。
本表示パネルは駆動基板１０１と対向基板１０２と両者
の間に保持された電気光学物質１０３とを備えている。
電気光学物質１０３としては液晶材料等が広く用いられ
ている。駆動基板１０１は大面積化が可能であり且つ比
較的低コストのガラス基板を用いる事ができる。駆動基
板１０１には画素アレイ部１０４と駆動回路部とが集積
形成されており、モノリシック構造を採用できる。即
ち、画素アレイ部１０４に加え周辺の駆動回路部を一体
的に内蔵する事ができる。駆動回路部は垂直駆動回路１
０５と水平駆動回路１０６とに分かれている。又、駆動
基板１０１の周辺部上端には外部接続用の端子部１０７
が形成されている。端子部１０７は配線１０８を介して
垂直駆動回路１０５及び水平駆動回路１０６に接続して
いる。一方、対向基板１０２の内表面には対向電極（図
示せず）が全面的に形成されている。画素アレイ部１０
４には行状のゲート配線１０９と列状の信号配線１１０
が形成されている。ゲート配線１０９は垂直駆動回路１
０５に接続し、信号配線１１０は水平駆動回路１０６に
接続する。両配線の交差部には画素電極１１１とこれを
駆動する薄膜トランジスタ１１２が集積形成されてい
る。又、垂直駆動回路１０５及び水平駆動回路１０６に
も薄膜トランジスタが集積形成されている。
【００１７】
【発明の効果】以上説明した様に、本発明によれば、例
えばメタル系の材料で作られるボトムゲート構造の製造
プロセス中、ガラス等の透明基板の裏側からハロゲンラ
ンプ等を用いて補助加熱しておき、透明基板の表面側か
ら半導体薄膜に対しエキシマレーザビームを照射する。
これにより、スループット良く結晶性の優れた大粒径の
半導体薄膜が得られ、薄膜トランジスタを高性能化でき
る。従来、一括大面積のレーザアニールでは３分程度の
処理時間を要していたものが、数十秒で完了でき、生産
性が著しく向上する。又、結晶性の改善により薄膜トラ
ンジスタのキャリア移動度が高くなり十分に大きなオン
電流が確保できると共に、スイング特性（逆反転特性）
が鋭くなる。これにより、薄膜トランジスタを微細化で
き、アクティブマトリクス液晶表示パネル等に応用した
場合その高精細化が可能になる。
えばメタル系の材料で作られるボトムゲート構造の製造
プロセス中、ガラス等の透明基板の裏側からハロゲンラ
ンプ等を用いて補助加熱しておき、透明基板の表面側か
ら半導体薄膜に対しエキシマレーザビームを照射する。
これにより、スループット良く結晶性の優れた大粒径の
半導体薄膜が得られ、薄膜トランジスタを高性能化でき
る。従来、一括大面積のレーザアニールでは３分程度の
処理時間を要していたものが、数十秒で完了でき、生産
性が著しく向上する。又、結晶性の改善により薄膜トラ
ンジスタのキャリア移動度が高くなり十分に大きなオン
電流が確保できると共に、スイング特性（逆反転特性）
が鋭くなる。これにより、薄膜トランジスタを微細化で
き、アクティブマトリクス液晶表示パネル等に応用した
場合その高精細化が可能になる。
【図１】本発明にかかる薄膜半導体装置製造方法の第１
実施形態を示す工程図である。
実施形態を示す工程図である。
【図２】本発明にかかる薄膜半導体装置製造方法の第２
実施形態を示す工程図である。
実施形態を示す工程図である。
【図３】本発明に従って製造された薄膜半導体装置を駆
動基板として組み込んだアクティブマトリクス表示パネ
ルの一例を示す斜視図である。
動基板として組み込んだアクティブマトリクス表示パネ
ルの一例を示す斜視図である。
１ 透明基板 ２ ゲート絶縁膜 ３ 半導体薄膜 ４ ゲート電極 ５ 熱線 ６ エネルギービーム ７ 不純物 ８ 薄膜トランジスタ １０ 層間絶縁膜 １１ 信号電極 １２ 画素電極 ３０ 活性層
Claims (6)
- 【請求項１】 ゲート絶縁膜を間にして互いに反対側に
重ねられた非晶質性の半導体薄膜及び金属性のゲート電
極からなる薄膜トランジスタの基本構造を透明基板に形
成する成膜工程と、 ゲート電極側から熱線を照射して金属性のゲート電極に
吸収させゲート絶縁膜を介して該ゲート電極に対向する
半導体薄膜の領域を補助加熱する加熱工程と、 該ゲート電極側と反対の半導体薄膜側からエネルギービ
ームを照射して少なくとも該補助加熱された領域の半導
体薄膜を非晶質性から多結晶性に転換し薄膜トランジス
タの活性層とする結晶化工程と、 該活性層に隣接する半導体薄膜の部分に不純物を注入し
て薄膜トランジスタのソース領域及びドレイン領域を形
成する不純物注入工程とを行なう薄膜半導体装置製造方
法。 - 【請求項２】 前記成膜工程は透明基板の表面にゲート
電極、ゲート絶縁膜及び半導体薄膜を下から順に重ねて
ボトムゲート型薄膜トランジスタの基本構造を形成し、
前記加熱工程はゲート電極側となる透明基板の裏面から
熱線を照射し、前記結晶化工程は半導体薄膜側となる透
明基板の表面からエネルギービームを照射する請求項１
記載の薄膜半導体装置製造方法。 - 【請求項３】 前記成膜工程は透明基板の表面に半導体
薄膜、ゲート絶縁膜及びゲート電極を下から順に重ねて
トップゲート型薄膜トランジスタの基本構造を形成し、
前記加熱工程はゲート電極側となる透明基板の表面から
熱線を照射し、前記結晶化工程は半導体薄膜側となる透
明基板の裏面からエネルギービームを照射する請求項１
記載の薄膜半導体装置製造方法。 - 【請求項４】 前記成膜工程は７００nm以下の厚みでゲ
ート絶縁膜を形成する請求項１記載の薄膜半導体装置製
造方法。 - 【請求項５】 前記不純物注入工程は非晶質性に保たれ
た半導体薄膜の部分に不純物のイオンを電界加速して注
入する請求項１記載の薄膜半導体装置製造方法。 - 【請求項６】 該薄膜トランジスタを層間絶縁膜で被覆
した後、その上にソース領域と接続する信号電極及びド
レイン領域と接続する画素電極をパタニング形成する配
線工程を含む請求項１記載の薄膜半導体装置製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31743195A JP3402030B2 (ja) | 1995-11-10 | 1995-11-10 | 薄膜半導体装置製造方法 |
| US08/745,284 US5817548A (en) | 1995-11-10 | 1996-11-08 | Method for fabricating thin film transistor device |
| KR1019960053038A KR100396966B1 (ko) | 1995-11-10 | 1996-11-09 | 박막트랜지스터장치의제조방법 |
| US09/083,926 US5943593A (en) | 1995-11-10 | 1998-05-22 | Method for fabricating thin film transistor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31743195A JP3402030B2 (ja) | 1995-11-10 | 1995-11-10 | 薄膜半導体装置製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09139506A true JPH09139506A (ja) | 1997-05-27 |
| JP3402030B2 JP3402030B2 (ja) | 2003-04-28 |
Family
ID=18088149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31743195A Expired - Lifetime JP3402030B2 (ja) | 1995-11-10 | 1995-11-10 | 薄膜半導体装置製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402030B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0886319A2 (en) * | 1997-06-19 | 1998-12-23 | Sony Corporation | Method for making a thin film transistor |
| JP2007123861A (ja) * | 2005-09-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2009290192A (ja) * | 2008-05-26 | 2009-12-10 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機電界発光表示装置 |
| JP2011014595A (ja) * | 2009-06-30 | 2011-01-20 | Casio Computer Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| JP2011035416A (ja) * | 1999-01-14 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2011119751A (ja) * | 2005-09-29 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR101116093B1 (ko) * | 2009-06-26 | 2012-02-21 | 가시오게산키 가부시키가이샤 | 반도체장치 및 그 제조방법과 표시장치 |
| WO2012073918A1 (en) * | 2010-11-30 | 2012-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| WO2012090974A1 (en) * | 2010-12-28 | 2012-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2013232548A (ja) * | 2012-04-27 | 2013-11-14 | Panasonic Corp | 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置 |
| US9129997B2 (en) | 2010-12-28 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN107564801A (zh) * | 2017-08-31 | 2018-01-09 | 长江存储科技有限责任公司 | 一种退火方法 |
-
1995
- 1995-11-10 JP JP31743195A patent/JP3402030B2/ja not_active Expired - Lifetime
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0886319A3 (en) * | 1997-06-19 | 2000-01-12 | Sony Corporation | Method for making a thin film transistor |
| KR100561991B1 (ko) * | 1997-06-19 | 2006-05-25 | 소니 가부시끼 가이샤 | 박막트랜지스터를형성하기위한방법 |
| EP0886319A2 (en) * | 1997-06-19 | 1998-12-23 | Sony Corporation | Method for making a thin film transistor |
| JP2011035416A (ja) * | 1999-01-14 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2011101029A (ja) * | 1999-01-14 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2011049572A (ja) * | 1999-01-14 | 2011-03-10 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2016131247A (ja) * | 2005-09-29 | 2016-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10304962B2 (en) | 2005-09-29 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2016195277A (ja) * | 2005-09-29 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2011119751A (ja) * | 2005-09-29 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2007123861A (ja) * | 2005-09-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2017201717A (ja) * | 2005-09-29 | 2017-11-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9099562B2 (en) | 2005-09-29 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2012156521A (ja) * | 2005-09-29 | 2012-08-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2020074480A (ja) * | 2005-09-29 | 2020-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2012248861A (ja) * | 2005-09-29 | 2012-12-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8283671B2 (en) | 2008-05-26 | 2012-10-09 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same |
| JP2009290192A (ja) * | 2008-05-26 | 2009-12-10 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機電界発光表示装置 |
| KR101116093B1 (ko) * | 2009-06-26 | 2012-02-21 | 가시오게산키 가부시키가이샤 | 반도체장치 및 그 제조방법과 표시장치 |
| JP2011014595A (ja) * | 2009-06-30 | 2011-01-20 | Casio Computer Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| CN103229304A (zh) * | 2010-11-30 | 2013-07-31 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| WO2012073918A1 (en) * | 2010-11-30 | 2012-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9281358B2 (en) | 2010-11-30 | 2016-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9634082B2 (en) | 2010-11-30 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| WO2012090974A1 (en) * | 2010-12-28 | 2012-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9911858B2 (en) | 2010-12-28 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9129997B2 (en) | 2010-12-28 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2013232548A (ja) * | 2012-04-27 | 2013-11-14 | Panasonic Corp | 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置 |
| CN107564801A (zh) * | 2017-08-31 | 2018-01-09 | 长江存储科技有限责任公司 | 一种退火方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3402030B2 (ja) | 2003-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3326654B2 (ja) | 表示用半導体チップの製造方法 | |
| JP3503427B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5767003A (en) | Thin film semiconductor device manufacturing method | |
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| US5817548A (en) | Method for fabricating thin film transistor device | |
| JP3254072B2 (ja) | 半導体装置の作製方法 | |
| JPH07249779A (ja) | 半導体装置の作製方法 | |
| US20020055207A1 (en) | Method for fabricating thin-film transistor | |
| JP3402030B2 (ja) | 薄膜半導体装置製造方法 | |
| JP3409576B2 (ja) | 半導体装置の製造方法 | |
| JPH0691032B2 (ja) | 半導体装置の製造方法 | |
| JP3840697B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 | |
| JP3249508B2 (ja) | 半導体装置の作製方法 | |
| JP2000133810A (ja) | 薄膜トランジスタの製造方法及びアニール装置 | |
| JP2001320056A (ja) | 薄膜トランジスタの製造方法及び薄膜半導体装置 | |
| JP3380527B2 (ja) | 半導体装置の作製方法 | |
| JPS6232653A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
| JPH0553143A (ja) | 液晶表示パネル及びその製造方法 | |
| JP3413709B2 (ja) | 表示用薄膜半導体装置の製造方法 | |
| JP3465772B2 (ja) | 半導体装置の製造方法 | |
| JP3380953B2 (ja) | 加熱式レーザ処理装置 | |
| JP2003133328A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3290973B2 (ja) | 半導体装置 | |
| JP2000036464A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |