JPH0691032B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0691032B2 JPH0691032B2 JP14139685A JP14139685A JPH0691032B2 JP H0691032 B2 JPH0691032 B2 JP H0691032B2 JP 14139685 A JP14139685 A JP 14139685A JP 14139685 A JP14139685 A JP 14139685A JP H0691032 B2 JPH0691032 B2 JP H0691032B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- impurity
- film
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 本発明半導体装置の製造方法を以下の項目に従って説明
する。
する。
A.産業上の利用分野 B.発明の概要 C.従来技術［第４図］ D.発明が解決しようとする問題点［第４図］ E.問題点を解決するための手段 F.実施例［第１図乃至第３図］ a.製造方法［第１図乃至第３図］ b.作用 Ｇ発明の効果 （A.産業上の利用分野） 本発明は新規な半導体装置の製造方法、特に、透明基板
上の半導体層にその半導体層表面に形成された不純物含
有層内の導電性不純物をエネルギービームにより加熱す
ることによって選択的にドープする半導体装置の製造方
法に関するものである。
上の半導体層にその半導体層表面に形成された不純物含
有層内の導電性不純物をエネルギービームにより加熱す
ることによって選択的にドープする半導体装置の製造方
法に関するものである。
（B.発明の概要） 本発明半導体装置の製造方法は、透明基板上に形成され
た半導体層にその表面に形成された不純物含有層内の導
電性不純物をレーザービーム等のエネルギービームによ
る加熱によってドーピングする半導体装置の製造方法に
おいて、上記半導体層への不純物のドーピングと、半導
体層を不純物をドーピングしない領域を含めて熱処理す
ることとを一つの工程で同時に行うようにするために、
透明基板の表面上に半導体層及びマスク層を形成し、更
に不純物含有層を半導体層呼びマスク層上に形成し、そ
の後、上記透明基板の裏側から上記半導体層にレーザビ
ーム等のエネルギービームを照射することにより半導体
層を不純物をドーピングする領域及びドーピングをしな
い領域を含め加熱するものである。
た半導体層にその表面に形成された不純物含有層内の導
電性不純物をレーザービーム等のエネルギービームによ
る加熱によってドーピングする半導体装置の製造方法に
おいて、上記半導体層への不純物のドーピングと、半導
体層を不純物をドーピングしない領域を含めて熱処理す
ることとを一つの工程で同時に行うようにするために、
透明基板の表面上に半導体層及びマスク層を形成し、更
に不純物含有層を半導体層呼びマスク層上に形成し、そ
の後、上記透明基板の裏側から上記半導体層にレーザビ
ーム等のエネルギービームを照射することにより半導体
層を不純物をドーピングする領域及びドーピングをしな
い領域を含め加熱するものである。
（C.従来技術）［第４図］ MOSトランジスタ等のデバイスにおいて寄生容量を減少
させるためのセルフアライメントゲートの形成にはイオ
ン注入による不純物ドーピング法が一般に用いられてい
る。
させるためのセルフアライメントゲートの形成にはイオ
ン注入による不純物ドーピング法が一般に用いられてい
る。
しかし、製造プロセスを簡単にするうえでは導電性不純
物を含有したPSG膜あるいはBSG膜等の不純物含有層を半
導体基板上に形成し、該不純物含有層内のリンＰあるい
はホウ素Ｂ等の導電性不純物をシリコン半導体基板表面
に拡散させるドーピング法が望ましいといえる。ところ
で、リンＰあるいはホウ素Ｂ等をシリコン半導体基板中
へ拡散させるには800℃以上の温度で加熱することが必
要である。従って、このような不純物ドーピング法は低
融点のガラス基板上に半導体素子を形成するデバイス
（多結晶SiTFT、SOIデバイス、アモルファスSiTFT等）
の製造のためのドーピングには用いることは難しかっ
た。
物を含有したPSG膜あるいはBSG膜等の不純物含有層を半
導体基板上に形成し、該不純物含有層内のリンＰあるい
はホウ素Ｂ等の導電性不純物をシリコン半導体基板表面
に拡散させるドーピング法が望ましいといえる。ところ
で、リンＰあるいはホウ素Ｂ等をシリコン半導体基板中
へ拡散させるには800℃以上の温度で加熱することが必
要である。従って、このような不純物ドーピング法は低
融点のガラス基板上に半導体素子を形成するデバイス
（多結晶SiTFT、SOIデバイス、アモルファスSiTFT等）
の製造のためのドーピングには用いることは難しかっ
た。
しかし、レーザビームで局部加熱することによりデバイ
スに対してもその不純物ドーピング法を適用する技術が
開発され、例えば、特開昭52−36468号公報等により紹
介されている。第４図（Ａ）乃至（Ｄ）はその不純物ド
ーピング法を用いたMOSトランジスタの製造方法を工程
順に示す断面図である。
スに対してもその不純物ドーピング法を適用する技術が
開発され、例えば、特開昭52−36468号公報等により紹
介されている。第４図（Ａ）乃至（Ｄ）はその不純物ド
ーピング法を用いたMOSトランジスタの製造方法を工程
順に示す断面図である。
（Ａ）ガラス基板ａの表面に多結晶シリコン膜ｂを形成
し、該多結晶シリコン膜ｂを単結晶化した後、該シリコ
ン膜ｂ表面上にゲート絶縁膜ｃとアルミニウムからなる
ゲート電極ｄとを形成する。第４図（Ａ）はゲート絶縁
膜ｃ及びゲート電極ｄを形成した後の状態を示す。
し、該多結晶シリコン膜ｂを単結晶化した後、該シリコ
ン膜ｂ表面上にゲート絶縁膜ｃとアルミニウムからなる
ゲート電極ｄとを形成する。第４図（Ａ）はゲート絶縁
膜ｃ及びゲート電極ｄを形成した後の状態を示す。
（Ｂ）次に、ガラス基板ａの表面上に例えばPSG膜（Ｎ
チャンネルの場合）ｅをコーティングする。第４図
（Ｂ）はPSG膜ｅのコーティング後の状態を示す。
チャンネルの場合）ｅをコーティングする。第４図
（Ｂ）はPSG膜ｅのコーティング後の状態を示す。
（Ｃ）次に、第４図（Ｃ）に示すように基板ａ表面にレ
ーザビームを照射してPSG膜ｅを加熱することによりPSG
膜ｅ内の導電性不純物たるリンＰをシリコン膜ｂ内に拡
散させる。すると、ゲート電極ｄがマスクとなり、シリ
コン膜ｂのゲート電極ｄ下の部分を除く領域の表面部に
リンＰが拡散され、ソース領域ｆ、ドレイン領域ｇが形
成される。
ーザビームを照射してPSG膜ｅを加熱することによりPSG
膜ｅ内の導電性不純物たるリンＰをシリコン膜ｂ内に拡
散させる。すると、ゲート電極ｄがマスクとなり、シリ
コン膜ｂのゲート電極ｄ下の部分を除く領域の表面部に
リンＰが拡散され、ソース領域ｆ、ドレイン領域ｇが形
成される。
（Ｄ）その後、PSG膜ｅにコンタクトホールｈ、ｈを形
成し、しかる後、アルミニウムからなるソース電極ｉ及
びドレイン電極ｊを形成する。第４図（Ｄ）はソース電
極ｉ及びドレイン電極ｊを形成した後の状態を示す。
成し、しかる後、アルミニウムからなるソース電極ｉ及
びドレイン電極ｊを形成する。第４図（Ｄ）はソース電
極ｉ及びドレイン電極ｊを形成した後の状態を示す。
このようなMOSトランジスタの製造方法によれば、ガラ
ス基板ａ表面のPSG膜ｅ、半導体層ｂをきわめて局部的
にしかも高温に加熱することができるので、低融点基板
であるガラス基板ａを溶融させることなく半導体層ｂを
拡散に必要な温度にして不純物拡散を行ないソース領域
ｆ及びドレイン領域ｇを形成することができる。従っ
て、PSG膜あるいはBSG膜等の不純物含有層を形成し、該
不純物含有層から半導体層に導電性不純物を拡散させて
必要な半導体領域を形成するというドーピング法を多結
晶SiTFT等低融点材料を基板とするデバイスの製造に適
用することができる。
ス基板ａ表面のPSG膜ｅ、半導体層ｂをきわめて局部的
にしかも高温に加熱することができるので、低融点基板
であるガラス基板ａを溶融させることなく半導体層ｂを
拡散に必要な温度にして不純物拡散を行ないソース領域
ｆ及びドレイン領域ｇを形成することができる。従っ
て、PSG膜あるいはBSG膜等の不純物含有層を形成し、該
不純物含有層から半導体層に導電性不純物を拡散させて
必要な半導体領域を形成するというドーピング法を多結
晶SiTFT等低融点材料を基板とするデバイスの製造に適
用することができる。
（D.発明が解決しようとする問題点）［第４図］ ところで、第４図に示した従来のドーピング法による低
融点材料を基板とするデバイスの製造方法によれば、レ
ーザビームをガラス基板ａに対してその表面側から照射
するので多結晶シリコン膜ｂのチャンネル（即ち、ゲー
ト電極ｄの下側の領域）へ向うレーザビームがゲート電
極ｄによって遮られ、拡散時にそのチャンネルの部分が
加熱されない。従って、ガラス基板ａ上に多結晶シリコ
ン膜ｂを形成した後ゲート電極ｄ、ゲート絶縁膜ｃを形
成する前にその多結晶シリコン膜ｂを単結晶化するため
の前述の工程［工程（Ａ）参照］を必要とする。しか
し、製造工程数を少なくし、MOSトランジスタ等のデバ
イスの製造コストの低減を図ることが要請されているの
に単にガラス基板ａ上に形成した多結晶シリコン膜ｂの
単結晶化を図るためだけに特別の工程を設けることは好
ましいことではない。
融点材料を基板とするデバイスの製造方法によれば、レ
ーザビームをガラス基板ａに対してその表面側から照射
するので多結晶シリコン膜ｂのチャンネル（即ち、ゲー
ト電極ｄの下側の領域）へ向うレーザビームがゲート電
極ｄによって遮られ、拡散時にそのチャンネルの部分が
加熱されない。従って、ガラス基板ａ上に多結晶シリコ
ン膜ｂを形成した後ゲート電極ｄ、ゲート絶縁膜ｃを形
成する前にその多結晶シリコン膜ｂを単結晶化するため
の前述の工程［工程（Ａ）参照］を必要とする。しか
し、製造工程数を少なくし、MOSトランジスタ等のデバ
イスの製造コストの低減を図ることが要請されているの
に単にガラス基板ａ上に形成した多結晶シリコン膜ｂの
単結晶化を図るためだけに特別の工程を設けることは好
ましいことではない。
本発明はこのような問題点を解決すべく為されたもの
で、透明基板上の半導体層への不純物のドーピングと、
半導体層を不純物をドーピングしない領域を含めて熱処
理することとを一つの工程で同時に行うことができ、従
って、製造工程が少なくて済む新規な半導体装置の製造
方法を提供することを目的とする。
で、透明基板上の半導体層への不純物のドーピングと、
半導体層を不純物をドーピングしない領域を含めて熱処
理することとを一つの工程で同時に行うことができ、従
って、製造工程が少なくて済む新規な半導体装置の製造
方法を提供することを目的とする。
（E.問題点を解決するための手段） 本発明半導体装置の製造方法は、上記問題点を解決する
ため、透明基板の表面上に半導体層及びマスク層を形成
し、更に不純物含有層を半導体層及びマスク層上に形成
した後、上記透明基板の裏側から上記半導体層にレーザ
ビーム等のエネルギービームを照射することにより半導
体層を不純物をドーピングする領域及びドーピングをし
ない領域を含め加熱するものである。
ため、透明基板の表面上に半導体層及びマスク層を形成
し、更に不純物含有層を半導体層及びマスク層上に形成
した後、上記透明基板の裏側から上記半導体層にレーザ
ビーム等のエネルギービームを照射することにより半導
体層を不純物をドーピングする領域及びドーピングをし
ない領域を含め加熱するものである。
従って、本発明半導体装置の製造方法によれば、不純物
ドーピング時に半導体層がエネルギービームにより透明
基板の裏側から照射されるので、半導体層はマスク層と
対応する領域もマスク層と対応しない領域と同様に加熱
され、熱処理される。従って、半導体層に対する不純物
ドーピングと熱処理とを同一工程で同時に行うことがで
きる。依って、透明基板上の半導体層を結晶化のための
熱処理をするためだけに特別の工程を設ける必要がな
く、透明基板上に形成するMOSトランジスタ等のデバイ
スの製造工数の低減を図ることができる。
ドーピング時に半導体層がエネルギービームにより透明
基板の裏側から照射されるので、半導体層はマスク層と
対応する領域もマスク層と対応しない領域と同様に加熱
され、熱処理される。従って、半導体層に対する不純物
ドーピングと熱処理とを同一工程で同時に行うことがで
きる。依って、透明基板上の半導体層を結晶化のための
熱処理をするためだけに特別の工程を設ける必要がな
く、透明基板上に形成するMOSトランジスタ等のデバイ
スの製造工数の低減を図ることができる。
（F.実施例）［第１図乃至第３図］ 以下に、本発明半導体装置の製造方法を添附図面に示し
た実施例に従って詳細に説明する。
た実施例に従って詳細に説明する。
（a.製造方法）［第１図乃至第３図］ 第１図（Ａ）乃至（Ｃ）は本発明半導体装置の製造方法
をMOSトランジスタの製造に適用した一つの実施例を工
程順に示すものである。
をMOSトランジスタの製造に適用した一つの実施例を工
程順に示すものである。
（Ａ）ガラス基板１の表面に多結晶シリコン膜２を形成
し、次いで、該多結晶シリコン膜２上にゲート絶縁膜を
成すシリコン酸化膜３を形成する。次いで、シリコン酸
化膜３上にアルミニウムからなるゲート電極４を形成
し、シリコン酸化膜３のゲート電極５下以外の部分を除
去する。その後、多結晶シリコン膜２及びゲート電極４
上にPSG膜５を形成する。尚、上記ガラス基板１上には
多結晶ではなく、アモルファスのシリコン膜を形成する
ようにしても良い。第１図（Ａ）はPSG膜５の形成後の
状態を示す。
し、次いで、該多結晶シリコン膜２上にゲート絶縁膜を
成すシリコン酸化膜３を形成する。次いで、シリコン酸
化膜３上にアルミニウムからなるゲート電極４を形成
し、シリコン酸化膜３のゲート電極５下以外の部分を除
去する。その後、多結晶シリコン膜２及びゲート電極４
上にPSG膜５を形成する。尚、上記ガラス基板１上には
多結晶ではなく、アモルファスのシリコン膜を形成する
ようにしても良い。第１図（Ａ）はPSG膜５の形成後の
状態を示す。
（Ｂ）ガラス基板１の裏面にレーザビームを照射するこ
とによりPSG膜５と多結晶シリコン膜２との界面を加熱
する。それにはレーザビームの波長をシリコン光吸収係
数が大きい（103cm-1以上）700nm以下にする。これによ
り、ガラス基板１をその溶融温度（800℃）以下（例え
ば700℃）に保ちつつPSG膜５から多結晶シリコン膜２内
へ導電性（Ｎ型）不純物たるリンＰが拡散され、N+型の
ソース領域６及びドレイン領域７が形成される。しか
し、チャンネルの部分への不純物ドーピングはゲート電
極４により遮ることができる。そして、ソース領域６及
びドレイン領域７を形成する際多結晶シリコン膜２は全
体的に、即ち、ゲート電極４下であるなしに関係なくレ
ーザビームによって加熱され、結晶化される。
とによりPSG膜５と多結晶シリコン膜２との界面を加熱
する。それにはレーザビームの波長をシリコン光吸収係
数が大きい（103cm-1以上）700nm以下にする。これによ
り、ガラス基板１をその溶融温度（800℃）以下（例え
ば700℃）に保ちつつPSG膜５から多結晶シリコン膜２内
へ導電性（Ｎ型）不純物たるリンＰが拡散され、N+型の
ソース領域６及びドレイン領域７が形成される。しか
し、チャンネルの部分への不純物ドーピングはゲート電
極４により遮ることができる。そして、ソース領域６及
びドレイン領域７を形成する際多結晶シリコン膜２は全
体的に、即ち、ゲート電極４下であるなしに関係なくレ
ーザビームによって加熱され、結晶化される。
尚、ここで、レーザビームを利用した加熱によって不純
物ドーピングでき、活性化することができることを裏付
ける試験結果が得られているので、その試験結果につい
て説明する。第２図は試験対象を示す断面図で、同図に
おいて11はガラス基板、12はガラス基板11上に形成され
たアモルファスシリコン膜（ａ−Si＝Ｈ、膜厚1000Å）
で、プラズマCVDにより形成されている。13はシリコン
膜12上に形成されたPSG膜（膜厚3000Å、Ｎ型不純物で
あるリンＰの濃度1atomic％）である。そして、このガ
ラス基板11上のアモルファスシリコン膜12、PSG膜13に
対してXeClエキシマレーザ（波長308nm、照射時間35n s
ec、レーザエネルギー180mJ/cm2）を照射した場合の上
記アモルファスシリコン膜12の導電率の変化を第３図に
示す。その試験の結果、導電率が10-4（Ωcm）-1から0.
5（Ωcm）-1まで上昇し、アモルファスシリコン膜12が
レーザビームによる不純物ドーピングによってPSG膜13
から拡散された導電性不純物により導電性を付与される
ことが判明した。
物ドーピングでき、活性化することができることを裏付
ける試験結果が得られているので、その試験結果につい
て説明する。第２図は試験対象を示す断面図で、同図に
おいて11はガラス基板、12はガラス基板11上に形成され
たアモルファスシリコン膜（ａ−Si＝Ｈ、膜厚1000Å）
で、プラズマCVDにより形成されている。13はシリコン
膜12上に形成されたPSG膜（膜厚3000Å、Ｎ型不純物で
あるリンＰの濃度1atomic％）である。そして、このガ
ラス基板11上のアモルファスシリコン膜12、PSG膜13に
対してXeClエキシマレーザ（波長308nm、照射時間35n s
ec、レーザエネルギー180mJ/cm2）を照射した場合の上
記アモルファスシリコン膜12の導電率の変化を第３図に
示す。その試験の結果、導電率が10-4（Ωcm）-1から0.
5（Ωcm）-1まで上昇し、アモルファスシリコン膜12が
レーザビームによる不純物ドーピングによってPSG膜13
から拡散された導電性不純物により導電性を付与される
ことが判明した。
しかして、このレーザビームによる加熱によって行う不
純物ドーピングでゲート電極４をマスクとしたセルフア
ライメントによりソース領域６及びドレイン領域７を形
成することができるのであり、そして、多結晶のシリコ
ン膜２はチャンネルの部分を含めて全体的にレーザビー
ムにより加熱されて結晶化される。第１図（Ｂ）はソー
ス領域６及びドレイン領域７）の形成及びシリコン膜２
の結晶化が終了したときの状態を示す。
純物ドーピングでゲート電極４をマスクとしたセルフア
ライメントによりソース領域６及びドレイン領域７を形
成することができるのであり、そして、多結晶のシリコ
ン膜２はチャンネルの部分を含めて全体的にレーザビー
ムにより加熱されて結晶化される。第１図（Ｂ）はソー
ス領域６及びドレイン領域７）の形成及びシリコン膜２
の結晶化が終了したときの状態を示す。
（Ｃ）その後、PSG膜５に対する選択的エッチングによ
りコンタクトホール８、８を形成し、その後、例えばア
ルミニウムからなるソース電極９、ドレイン電極10を形
成する。第１図（Ｃ）はソース電極９、ドレイン電極10
の形成後の状態を示す。
りコンタクトホール８、８を形成し、その後、例えばア
ルミニウムからなるソース電極９、ドレイン電極10を形
成する。第１図（Ｃ）はソース電極９、ドレイン電極10
の形成後の状態を示す。
尚、上記実施例においては不純物含有層としてPSG膜が
形成されているが、ＰチャンネルMOSトランジスタを製
造する場合には、不純物含有層として例えばBSG膜等Ｐ
型不純物を含んだシリコン酸化膜等絶縁膜を形成しなけ
ればならない。そして、PSG膜あるいはBSG膜のリンＰあ
るいはホウ素Ｂの不純物濃度は0.01〜10atomic％が好ま
しい。また、加熱用エネルギービームとしてXeClエキシ
マレーザビームが用いられているが、それに代えて例え
ばアルゴンレーザビーム（濃度480nm）を用いても良い
し、また電子ビームを用いても良く、透明基板を透過す
るビームであれば各種エネルギービームを使用でき、上
記実施例に限定されるものではない。
形成されているが、ＰチャンネルMOSトランジスタを製
造する場合には、不純物含有層として例えばBSG膜等Ｐ
型不純物を含んだシリコン酸化膜等絶縁膜を形成しなけ
ればならない。そして、PSG膜あるいはBSG膜のリンＰあ
るいはホウ素Ｂの不純物濃度は0.01〜10atomic％が好ま
しい。また、加熱用エネルギービームとしてXeClエキシ
マレーザビームが用いられているが、それに代えて例え
ばアルゴンレーザビーム（濃度480nm）を用いても良い
し、また電子ビームを用いても良く、透明基板を透過す
るビームであれば各種エネルギービームを使用でき、上
記実施例に限定されるものではない。
（b.作用） 上述したMOSトランジスタの製造方法によれば、レーザ
ビームの照射によりPSG膜５から多結晶シリコン膜２の
表面部へ導電性不純物がゲート電極４をマスクとして拡
散される。従って、その導電性不純物のゲート電極４を
マスクとする拡散によってセルアライメントでソース領
域６、７を形成することができる。そして、レーザビー
ムの照射をガラス基板１の裏側から行うので、多結晶シ
リコン膜２はゲート電極４によって遮られることなくソ
ース領域６、ドレイン領域７及びチャンネル領域が全体
的にレーザビームの照射を受けて加熱され、延いては結
晶化され、単結晶シリコン膜２となる。依って、結晶化
のためだけの熱処理工程を特別に設ける必要がなく、１
つの熱処理工程でソース領域６、ドレイン領域７を形成
するための導電性不純物のドーピング及び活性化と、多
結晶シリコン膜２のチャンネル部を含む結晶化とを同時
に行うことができ、延いてはガラス基板上に形成するMO
Sトランジスタの製造工程数を低減することができる。
ビームの照射によりPSG膜５から多結晶シリコン膜２の
表面部へ導電性不純物がゲート電極４をマスクとして拡
散される。従って、その導電性不純物のゲート電極４を
マスクとする拡散によってセルアライメントでソース領
域６、７を形成することができる。そして、レーザビー
ムの照射をガラス基板１の裏側から行うので、多結晶シ
リコン膜２はゲート電極４によって遮られることなくソ
ース領域６、ドレイン領域７及びチャンネル領域が全体
的にレーザビームの照射を受けて加熱され、延いては結
晶化され、単結晶シリコン膜２となる。依って、結晶化
のためだけの熱処理工程を特別に設ける必要がなく、１
つの熱処理工程でソース領域６、ドレイン領域７を形成
するための導電性不純物のドーピング及び活性化と、多
結晶シリコン膜２のチャンネル部を含む結晶化とを同時
に行うことができ、延いてはガラス基板上に形成するMO
Sトランジスタの製造工程数を低減することができる。
（G.発明の効果） 以上に述べたところから明らかなように、本発明半導体
装置の製造方法は、透明基板の表面上に半導体層を形成
する工程と、上記半導体層上に選択的にマスク層を形成
する工程と、上記マスク層及び半導体層の表面を覆う不
純物含有層を形成する工程と、上記透明基板の裏面側か
ら上記半導体層にエネルギービームを照射することによ
り上記半導体層を熱処理すると共に上記不純物含有層か
らそれに含有された不純物を上記半導体層内へ拡散させ
る工程と、からなることを特徴とする。
装置の製造方法は、透明基板の表面上に半導体層を形成
する工程と、上記半導体層上に選択的にマスク層を形成
する工程と、上記マスク層及び半導体層の表面を覆う不
純物含有層を形成する工程と、上記透明基板の裏面側か
ら上記半導体層にエネルギービームを照射することによ
り上記半導体層を熱処理すると共に上記不純物含有層か
らそれに含有された不純物を上記半導体層内へ拡散させ
る工程と、からなることを特徴とする。
従って、本発明半導体装置の製造方法によれば、不純物
ドーピング時に半導体層がエネルギービームにより透明
基板の裏側から照射されるので、半導体層はマスク層と
対応する領域もマスク層と対応しない領域と同様に加熱
され、熱処理される。従って、半導体層に対する不純物
と熱処理とを同一工程で同時に行うことができる。依っ
て、透明基板上の半導体層を結晶化等のための熱処理を
するためだけに特別の工程を設ける必要がなく、透明基
板上に形成するMOSトランジスタ等のデバイスの製造工
数の低減を図ることができる。
ドーピング時に半導体層がエネルギービームにより透明
基板の裏側から照射されるので、半導体層はマスク層と
対応する領域もマスク層と対応しない領域と同様に加熱
され、熱処理される。従って、半導体層に対する不純物
と熱処理とを同一工程で同時に行うことができる。依っ
て、透明基板上の半導体層を結晶化等のための熱処理を
するためだけに特別の工程を設ける必要がなく、透明基
板上に形成するMOSトランジスタ等のデバイスの製造工
数の低減を図ることができる。
第１図（Ａ）乃至（Ｃ）は本発明半導体装置の製造方法
の実施の一例を工程順に示す断面図、第２図はエネルギ
ービームによる不純物ドーピングの試験対象を示す断面
図、第３図は試験結果を示す図、第４図（Ａ）乃至
（Ｄ）は従来例の一を工程順に示す断面図である。 符号の説明 １……透明基板、２……半導体層、 ３、４……マスク層、 ５……不純物含有層
の実施の一例を工程順に示す断面図、第２図はエネルギ
ービームによる不純物ドーピングの試験対象を示す断面
図、第３図は試験結果を示す図、第４図（Ａ）乃至
（Ｄ）は従来例の一を工程順に示す断面図である。 符号の説明 １……透明基板、２……半導体層、 ３、４……マスク層、 ５……不純物含有層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (1)
- 【請求項１】透明基板の表面上に半導体層を形成する工
程と、 上記半導体層上に選択的にマスク層を形成する工程と、 上記マスク層及び半導体層の表面上に不純物含有層を形
成する工程と、 上記透明基板の裏面側から上記半導体層にエネルギービ
ームを照射することにより上記半導体層を熱処理すると
共に上記不純物含有層からそれに含有された不純物を上
記半導体層内へ拡散させる工程と、 からなることを特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14139685A JPH0691032B2 (ja) | 1985-06-27 | 1985-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14139685A JPH0691032B2 (ja) | 1985-06-27 | 1985-06-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS622531A JPS622531A (ja) | 1987-01-08 |
| JPH0691032B2 true JPH0691032B2 (ja) | 1994-11-14 |
Family
ID=15291018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14139685A Expired - Lifetime JPH0691032B2 (ja) | 1985-06-27 | 1985-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691032B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2605268B2 (ja) * | 1987-01-30 | 1997-04-30 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2734587B2 (ja) * | 1988-12-28 | 1998-03-30 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| JPH0391932A (ja) * | 1989-09-04 | 1991-04-17 | Canon Inc | 半導体装置の製造方法 |
| JPH05137742A (ja) * | 1991-11-14 | 1993-06-01 | Takumi Hino | 人体補装具用継手および人体補装具 |
| JP3173854B2 (ja) | 1992-03-25 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JP3173926B2 (ja) | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 |
| JP4651249B2 (ja) * | 2001-11-09 | 2011-03-16 | シャープ株式会社 | 半導体薄膜の製造装置およびその製造方法ならびに表示装置 |
| RU2476955C2 (ru) * | 2011-05-06 | 2013-02-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" | Способ формирования легированных областей полупроводникового прибора |
| JP5853333B2 (ja) * | 2011-08-12 | 2016-02-09 | 株式会社ブイ・テクノロジー | レーザードーピング方法及びレーザードーピング装置 |
| JP6357730B2 (ja) * | 2013-02-05 | 2018-07-18 | 株式会社リコー | 加熱方法、圧電膜及び圧電素子の製造方法 |
| US9620667B1 (en) * | 2013-12-10 | 2017-04-11 | AppliCote Associates LLC | Thermal doping of materials |
-
1985
- 1985-06-27 JP JP14139685A patent/JPH0691032B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS622531A (ja) | 1987-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3326654B2 (ja) | 表示用半導体チップの製造方法 | |
| US6323069B1 (en) | Method of manufacturing a thin film transistor using light irradiation to form impurity regions | |
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| KR970018635A (ko) | 다결정 실리콘층의 형성방법, 이 다결정 실리콘층을 포함하는 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를 포함하는 액정표시장치. | |
| US5786241A (en) | Method for forming a thin film semiconductor device utilizing a gate and gate side walls as masks | |
| JPH0691032B2 (ja) | 半導体装置の製造方法 | |
| JPH09139506A (ja) | 薄膜半導体装置製造方法 | |
| US6127210A (en) | Manufacturing method of CMOS thin film semiconductor device and CMOS thin film semiconductor device manufactured thereby | |
| JP3840697B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 | |
| JP4312741B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JP3284899B2 (ja) | 半導体素子及びその製造方法 | |
| US5923967A (en) | Method for producing a thin film semiconductor device | |
| JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JP2720779B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2534980B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JP3465772B2 (ja) | 半導体装置の製造方法 | |
| JPH11204800A (ja) | 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置 | |
| JP2771812B2 (ja) | 半導体装置の製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP3413699B2 (ja) | 半導体装置およびその製造方法 | |
| JP2500484B2 (ja) | 薄膜トランジスタの製法 | |
| JPH0897432A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |