JP3409576B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、特に
は液晶デバイスの製造方法に関するものである。

【０００２】

【従来の技術】最近、コストダウン等の観点から安価な
ホウケイ酸ガラスに水素を含むアモルファスシリコン膜
を形成し、パルスのエキシマレーザ光を照射して加熱ア
ニールすることで、多結晶シリコン薄膜へ結晶化すると
ともに結晶性の向上による高性能な薄膜トランジスタ特
性を得る研究開発が各社で鋭意推進されている。

【０００３】従来の薄膜トランジスタの製造方法では、
ガラス基板上にアルカリ金属イオン防止膜を形成し、そ
の表面上に薄膜トランジスタを形成していた。そして薄
膜トランジスタに用いる多結晶シリコン膜は、ガラス基
板上にプラズマ化学的気相成長（以下、化学的気相成長
をＣＶＤと記す、ＣＶＤはChemical Vapour Deposition
の略）法により成膜した厚さが約３０ｎｍの水素を含む
アモルファスシリコン膜にキセノン塩素エキシマレーザ
光を照射して、上記アモルファスシリコン膜を溶融し、
それを自然冷却して固化させて多結晶シリコン膜を得て
いた。

【０００４】上記エキシマレーザ光の照射によってアニ
ールできるシリコン膜の深さは１００ｎｍ以下に限られ
ており、またエキシマレーザ光は強力なパルス紫外線で
あるために、アモルファスシリコン表面の約２０ｎｍの
深さで吸収されていた。そのため、アモルファスシリコ
ン表面部分の温度を上昇させて、シリコンを溶融させる
温度である１５００℃前後に加熱していた。一方、その
時のガラス基板の温度は３００℃以下に保持されてい
た。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
エキシマレーザ光によるアニーリングは、熱伝導率の低
いガラス基板上に形成した水素を含むアモルファスシリ
コン膜に光照射してそれを溶融させた後、自然冷却して
いるため、冷却の不均一性による多結晶シリコン結晶粒
界の方位の不揃いが発生していた。そのため、上記多結
晶シリコン膜を用いて形成した薄膜トランジスタでは、
電界効果移動度のばらつき、Ｖthのばらつき等の特性の
不均一と劣化を引き起こしていた。

【０００６】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法である。

【０００７】すなわち、本発明の製造方法で製造される
半導体装置は、ガラス基板上に電気絶縁性を有するアル
カリ金属イオン阻止膜が形成されていて、このアルカリ
金属イオン阻止膜上に多結晶シリコン膜が形成されてい
るとともに、この多結晶シリコン膜をアクティブ領域に
用いた薄膜トランジスタが形成されているものであっ
て、ガラス基板上のほぼ全面にわたって、かつこのガラ
ス基板と上記アルカリ金属イオン阻止膜との間に、ガラ
ス基板より熱伝導率の高い電気伝導膜が形成されている
ものである。

【０００８】上記半導体装置では、ガラス基板上のほぼ
全面にわたって電気伝導膜が形成されていることから、
例えば、プロジェクタのような強い入射光による熱や駆
動回路から発生する熱は、上記電気伝導膜によって効率
よく放熱される。そのため、発熱による半導体装置の特
性の劣化が抑えられる。言い換えれば、この電気伝導膜
を形成していない半導体装置と比較して良好な特性が得
られる。また薄膜トランジスタの裏面側からの反射光に
よる薄膜トランジスタへの光リークが抑えられるのでコ
ントラストの低下が防止される。

【０００９】また、この半導体装置は液晶デバイスであ
って、上記電気伝導膜は、液晶デバイスの画素部上を除
くガラス基板上の全面に形成され、かつガラス基板に形
成された液晶デバイスの駆動用回路のアース電位に接続
されているものである。このような半導体装置の構成で
は、ガラス基板上での帯電は上記電気伝導膜を通してア
ース電位に逃がされるので、この半導体装置の静電気耐
性は高いものになる。

【００１０】さらに上記電気伝導膜は、金属膜、電気伝
導性を有する金属窒化膜、電気伝導性を有する金属酸化
膜のうちの１種類からなる単層膜、または複数種類から
なる積層膜によって構成されているものである。このよ
うな電気伝導膜を有する半導体装置の構成では、電気伝
導膜もアルカリ金属イオン阻止膜と同様にアルカリ金属
イオンを阻止するので、ガラス基板から薄膜トランジス
タへのアルカリ金属イオンの拡散防止が確実に行える。

【００１１】本発明の半導体装置の製造方法は、ガラス
基板上に電気絶縁性を有するアルカリ金属イオン阻止膜
を形成する工程と、このアルカリ金属イオン阻止膜上に
アモルファスシリコン膜を成膜した後、アニーリングに
よって上記アモルファスシリコン膜を結晶化して多結晶
シリコン膜を生成する工程と、この多結晶シリコン膜を
アクティブ領域に用いた薄膜トランジスタを形成する工
程を備えた方法であって、アルカリ金属イオン阻止膜を
形成する前に、ガラス基板上の全面にわたってこのガラ
ス基板より熱伝導率の高い電気伝導膜を形成する方法で
ある。

【００１２】上記製造方法では、ガラス基板上に電気絶
縁性を有するアルカリ金属イオン阻止膜を形成する前
に、このガラス基板上の全面にわたってガラス基板より
熱伝導率の高い電気伝導膜を形成することから、アニー
リング（例えばレーザアニーリング）の際に各素子部の
上記アモルファスシリコン膜が溶融してなる溶融シリコ
ンはほぼ均一に冷却固化される。すなわち、上記ガラス
基板の面内において上記溶融シリコンから発生する熱
は、上記電気伝導膜によってほぼ均一に放熱される。そ
のため、溶融シリコンが冷却固化される際には、不純物
偏析が低減され、特定の方位（例えばガラス基板側から
上方に向かう方位）を持つ結晶核の多結晶シリコンが得
られる。その結果、上記のようにして形成される多結晶
シリコン膜を用いることで高い電界効果移動度とＶthば
らつきの少ない良好な薄膜トランジスタが形成されるこ
とになる。

【００１３】また上記電気伝導膜は、金属膜、電気伝導
性を有する金属窒化膜、電気伝導性を有する金属酸化膜
のうちの１種類からなる単層膜、または複数種類からな
る積層膜によって形成されるこのような構成では、電気
伝導膜はアルカリ金属イオン阻止膜とともに、ガラス基
板中のアルカリ金属イオンの薄膜トランジスタへの拡散
を防ぐ。これによって薄膜トランジスタの特性の劣化を
防止する。

【００１４】さらにアニーリングを行う前に、このアニ
ーリングの際に上記ガラス基板がクランプによって押圧
される領域の上記電気伝導膜上に形成されている膜を除
去してこの電気伝導膜を露出させ、かつこのアニーリン
グの際に、上記電気伝導膜の露出した部分に電気伝導性
および熱伝導性を有するクランプを押し当ててガラス基
板を保持台に固定する。このような製造方法では、電気
伝導膜中を伝導した熱はクランプを通して放熱される。
そのため、電気伝導膜は高温にならないので、半導体装
置も高温にならない。そのため、半導体装置の劣化が防
止される。さらにクランプによって電気伝導膜がアース
電位になるので、アニーリング時の静電気ダメージが防
止される。

【００１５】またさらに、保持台にはその内部に冷却器
を備えたものを用い、上記アニーリングの際にその保持
台によってガラス基板を冷却する。このような製造方法
では、上記電気伝導膜からの放熱は促進され、ガラス基
板が高温になることが避けられる。

【００１６】

【発明の実施の形態】本発明の半導体装置の製造方法で
形成される半導体装置に係わる第１実施形態の一例を、
図１の概略構成断面図によって説明する。図では半導体
装置の一例として、液晶デバイスの逆スタガー型Ｎチャ
ネルＭＯＳ薄膜トランジスタ１を示す。

【００１７】図１に示すように、ガラス基板１１上には
ほぼ全面にわたって、このガラス基板１１より熱伝導率
の高い電気伝導膜（高熱伝導膜）１２が形成されてい
る。上記ガラス基板１１は、例えばホウケイ酸ガラス基
板からなる。また上記電気伝導膜１２は、金属膜、電気
伝導性を有する金属窒化膜、電気伝導性を有する金属酸
化膜のうちの１種類からなる単層膜、または複数種類か
らなる積層膜によって構成される。例えば、上記金属膜
には、モリブデン（Ｍｏ）膜、タンタル（Ｔａ）膜、チ
タン（Ｔｉ）膜、クロム（Ｃｒ）膜、タングステン
（Ｗ）膜、アルミニウム（Ａｌ）膜等がある。また上記
金属窒化膜には、窒化チタン（ＴｉＮ）、窒化タングス
テン（ＷＮ）、窒化タンタル（ＴａＮ）等がある。さら
に上記金属酸化物には、ＩＴＯ（Indium Tin Oxcide の
略），アンチモン（Ｓｂ）を含む酸化すず（ＳｎＯ₂ ）
等がある。この第１実施形態では、一例として、Ｔａ膜
とＭｏ膜とからなる厚さが２００ｎｍの積層膜を上記電
気伝導膜１２とした。

【００１８】上記電気伝導膜１２上には電気絶縁性を有
するアルカリ金属イオン阻止膜１３が形成されている。
このアルカリ金属イオン阻止膜１３は、例えば膜厚が３
００ｎｍの窒化シリコン（ＳｉＮ）膜で形成されてい
る。またはＳｉＮ膜を例えば３００ｎｍの厚さに形成
し、さらに酸化シリコン（ＳｉＯ₂ ）膜を例えば２００
ｎｍの厚さに形成してもよく、また逆に積層して形成し
てもよい。

【００１９】さらに上記アルカリ金属イオン阻止膜１３
上には、ゲート電極１４が形成されている。このゲート
電極１４は、例えばＴａ膜とＭｏ膜とからなる厚さが３
００ｎｍの積層膜をからなる。または上記ゲート電極１
４は、例えばＣｒ膜で形成することも可能である。

【００２０】さらに上記ゲート電極１４を被覆する状態
にゲート絶縁膜１５が形成されている。このゲート絶縁
膜１５は、例えば、厚さが３０ｎｍのＳｉＮ膜１６と、
厚さが２０ｎｍのＳｉＯ₂ 膜１７とからなる。また、ゲ
ート絶縁膜１５上には、アクティブ領域を形成するため
の多結晶シリコン膜１８が形成されている。この多結晶
シリコン膜１８は、例えば厚さが３０ｍのアモルファス
シリコン膜をレーザアニーリングによって結晶化して形
成したものである。そして上記多結晶シリコン膜１８は
結晶方位が揃ったものになっている。例えば｛１００｝
方位に揃った多結晶シリコン膜をアクティブ領域に用い
た薄膜トランジスタは、電界効果移動度が大きく、しき
い値電圧Ｖthが低いものになる。

【００２１】さらに上記ゲート電極１４の上方における
上記多結晶シリコン膜１８上には、厚さが２０ｎｍのＳ
ｉＯ₂ 膜１９、厚さが３０ｎｍのＳｉＮ膜２０が形成さ
れている。上記ゲート電極１４の側方かつ上方の上記多
結晶シリコン膜１８には、ＬＤＤ（ＬＤＤはLightly Do
ped Drain の略）２１，２２が形成され、さらに上記Ｌ
ＤＤ２１，２２を介してソース・ドレイン２３，２４が
形成されている。すなわち、上記ゲート電極１４の上方
の多結晶シリコン膜１８がチャネル形成領域となり、そ
の両側方にＬＤＤ２１，２２を介してソース・ドレイン
２３，２４が形成される。

【００２２】さらに、上記窒化シリコン膜２０を覆う状
態に上記多結晶シリコン膜１８上には、リンシリケート
ガラス（ＰＳＧ）膜２５が例えば３００ｎｍの膜厚に形
成され、その上面にはＳｉＮ膜２６が例えば２００ｎｍ
に膜厚に形成されている。

【００２３】そして、上記ソース・ドレイン２３，２４
上のＰＳＧ膜２５とＳｉＮ膜２６とには開口部２７，２
８が形成され、この開口部２７，２８にはソース・ドレ
イン２３，２４に接続するソース・ドレイン電極２９，
３０が形成されている。上記の如くに、薄膜トランジス
タ１は構成されている。

【００２４】上記薄膜トランジスタ１では、ガラス基板
１１上のほぼ全面にわたって電気伝導膜１２が形成され
ていることから、例えば、プロジェクタのような強い入
射光による熱や駆動回路から発生する熱は、上記電気伝
導膜１２によって効率よく放熱される。そのため、発熱
による薄膜トランジスタ１の特性の劣化が抑えられる。
言い換えれば、この電気伝導膜１２を形成していない半
導体装置と比較して、上記構成の薄膜トランジスタ１は
高い特性が得られる。さらに上記薄膜トランジスタ１
は、アクティブ領域となる多結晶シリコン膜１８の結晶
方位が揃ったものになっている。そのため、薄膜トラン
ジスタ１の電界効果移動度は大きく、しきい値電圧Ｖth
は低いものになっている。また、電気伝導膜１２は、ア
ルカリ金属イオン阻止膜１３とともにガラス基板１１中
のアルカリ金属イオンの薄膜トランジスタ１への拡散を
防止する。

【００２５】次に、上記逆スタガー型薄膜トランジスタ
の製造方法を、図２，図３の各製造工程図によって説明
する。図２，図３では、前記図１で説明したのと同様の
構成部品には同一符号を付す。

【００２６】図２の（１）に示すように、スパッタリン
グによって、ガラス基板１１の表面にＴａ膜とＭｏ膜と
を積層して、このガラス基板１１よりも熱伝導率の高い
電気伝導性膜（高熱伝導膜）１２を、例えば２００ｎｍ
の厚さに形成する。さらにＣＶＤ法によって、アルカリ
金属イオン阻止膜１３を、例えばＳｉＮ膜によって形成
する。このアルカリ金属イオン阻止膜１３は、例えば３
００ｎｍの厚さに形成される。

【００２７】次に、図２に（２）に示すように、スパッ
タリングによって、上記アルカリ金属イオン阻止膜１３
上にＴａ膜とＭｏ膜とを積層して、ゲート電極を形成す
るための電極形成膜を例えば３００ｎｍの厚さに形成す
る。次いで感光性レジストを塗布してレジスト膜を形成
した後、このレジスト膜に対してマスク露光を行い、露
光したレジスト膜を現像し、さらにポストベークを行っ
て、レジストパターンを形成する。そのレジストパター
ンをマスクに用いたエッチング、例えばエッチングガス
にテトラフルオロメタン（ＣＦ₄ ）を用いたドライエッ
チングによって、上記電極形成膜をパターニングしてゲ
ート電極１４を形成する。その際、ゲート電極１４は３
０°程度のテーパ形状にパターニングすることが望まし
い。

【００２８】次に、図２の（３）に示すように、プラズ
マＣＶＤ法によって、上記ゲート電極１４を覆う状態に
して上記アルカリ金属イオン阻止膜１３上に連続成膜を
行う。このときの成膜温度は、例えば約３００℃に設定
した。まず、モノシラン（ＳｉＨ₄ ）、アンモニア（Ｎ
Ｈ₃ ）および窒素（Ｎ₂ ）を成膜ガスに用いてＳｉＮ膜
１６を例えば３０ｎｍの厚さに形成し、続いてＳｉＨ₄
および酸素（Ｏ₂ ）を成膜ガスに用いてＳｉＯ₂ 膜１７
を例えば２０ｎｍの厚さに形成し、ゲート絶縁膜１５を
形成する。引き続いてＳｉＨ₄ を成膜ガスに用いてアモ
ルファスシリコン膜１８ａを例えば３０ｎｍの厚さに形
成し、次いでＳｉＨ₄ およびＯ₂ を成膜ガスに用いてＳ
ｉＯ₂ 膜１９を例えば２０ｎｍの厚さに形成し、さらに
ＳｉＨ₄、ＮＨ₃ およびＮ₂ を成膜ガスに用いてＳｉＮ
膜２０を例えば３０ｎｍの厚さに形成する。

【００２９】次いで図２の（４）に示すように、感光性
レジストを塗布してレジスト膜を形成した後、このレジ
スト膜に対してマスク露光を行い、露光したレジスト膜
を現像し、さらにポストベークを行って、上記ゲート電
極１４の上方にレジストパターン５１を形成する。その
レジストパターン５１をマスクに用いたエッチング、例
えばＣＦ₄ をエッチングガスに用いたドライエッチング
によって上記ＳｉＮ膜２０をエッチングし、さらに、例
えばフッ酸水溶液（ＨＦ：Ｈ₂ Ｏ＝１：５）をエッチン
グ液に用いたウエットエッチングによって、上記ＳｉＯ
₂ 膜１９をエッチングする。その後、上記レジストパタ
ーン５１をマスクにしたイオンドーピングによって、上
記アモルファスシリコン膜１８ａにリンイオンをドーピ
ングし、ＬＤＤ２１，２２を形成する。その際のドーズ
量は、例えば１×１０¹²／ｃｍ² 〜１×１０ ¹³／ｃｍ²
に設定した。

【００３０】続いて図３の（１）に示すように、感光性
レジストを塗布してレジスト膜を形成した後、このレジ
スト膜に対してマスク露光を行い、露光したレジスト膜
を現像し、さらにポストベークを行って、上記ＬＤＤ２
１，２２のゲート電極１４側の部分を覆う状態にレジス
トパターン５２を形成する。このレジストパターン５２
は、上記パターニングしたＳｉＮ膜２０およびＳｉＯ₂
膜１９の両側に残すことになるＬＤＤ２１，２２が確保
されるように形成される。その後、上記レジストパター
ン５２をマスクにしたイオンドーピングによって、上記
アモルファスシリコン膜１８ａにリンイオンをドーピン
グし、ソース・ドレイン２３，２４を形成する。その際
のドーズ量は、例えば１×１０¹⁴／ｃｍ²〜１×１０¹⁵
／ｃｍ² に設定した。その後上記レジストパターン５
１，５２を除去する。

【００３１】次いで図３の（２）に示すように、アニー
リング（ここではパルスのエキシマレーザアニーリン
グ）によって、アモルファスシリコン膜１８ａ（ＬＤＤ
２１，２２およびソース・ドレイン２３，２４を形成し
た部分も含む）の脱水素、結晶化、活性化を行う。エキ
シマレーザには波長が３０８ｎｍのキセノン塩素エキシ
マレーザ光を用い、そのエネルギーは空気中で約２５０
ｍＪ／ｃｍ² とした。上記エキシマレーザ光の照射は、
最初は溶融エネルギー（２２０ｍＪ／ｃｍ² ）より低い
エネルギーで行ってアモルファスシリコン膜１８ａ中か
ら水素を追い出し、その後照射エネルギーを高めてアモ
ルファスシリコン膜１８ａを溶融させる。その後エキシ
マレーザ光の照射を停止し、溶融シリコンを固化する。
その結果、アモルファスシリコン膜１８ａは結晶化して
多結晶シリコン膜１８になる。

【００３２】なお、上記パルスのエキシマレーザ光の照
射では、ガラス基板１１上に成膜したアモルファスシリ
コン膜１８ａの溶融しきい値エネルギーは約１３０ｍＪ
／ｃｍ² である。一方、膜厚全体が溶融するには約２２
０ｍＪ／ｃｍ² が必要であり、溶融固化するまでの時間
は約７０ｎｓが必要である。また、エキシマレーザ光の
照射によってアニールできるシリコン膜の深さは１００
ｎｍ以下になっている。そしてエキシマレーザ光は強力
なパルス紫外線であるために、アモルファスシリコン膜
１８ａの表面から約２０ｎｍの深さまでで吸収されてそ
の部分の温度を上昇させる。この時、ゲート電極１４上
のアモルファスシリコン膜１８ａの一部にはＳｉＮ膜２
０とＳｉＯ₂ 膜１９とが形成されているので、この部分
ではエキシマレーザ光の反射が低減されて、より効率の
高い溶融が実現できる。そして、アモルファスシリコン
膜１８ａを溶融させる温度である１５００℃前後にな
る。一方、その時のガラス基板１１の温度は３００℃以
下に保持される。

【００３３】続いてＲＴＡ（ＲＴＡはRapid Thermal An
nealing の略）によってポストアニーリングを行う。こ
のポストアニーリングは、一例として、Ｎ₂ 雰囲気中
で、７５０℃〜８００℃の範囲内の所定温度で１０分間
行って、多結晶シリコン膜１８の結晶性を回復させる。

【００３４】次に図３の（３）に示すように、成膜温度
が約６００℃の常圧ＣＶＤ法によって、上記ＳｉＮ膜２
０を覆う状態にして上記多結晶シリコン膜１８上にＰＳ
Ｇ膜２５（リン濃度が４ｗｔ％〜５ｗｔ％）を例えば３
００ｎｍの厚さに形成し、さらにＳｉＮ膜２６を例えば
２００ｎｍの厚さに形成する。上記ＰＳＧ膜２５の成膜
では、成膜ガスにＳｉＨ₄ （２０％）、ホスフィン（Ｐ
Ｈ₃ ）（１％）およびＯ₂ を用いた。そして流量比をＳ
ｉＨ₄ ＋ＰＨ₃ ：Ｏ₂ ＝１：１５とした。また上記Ｓｉ
Ｎ膜２６の成膜では、キャリアガスにＮ₂ を用い、成膜
ガスにＳｉＨ₄およびＮＨ₃ を用いた。

【００３５】次いで水素化アニーリングを行う。このア
ニーリングは、フォーミングガス中で４００℃、３時間
〜４時間の条件にて行い、水素でダングリングボンドを
切ることで、電界効果移動度を向上させ、リークを低減
し、薄膜トランジスタの特性を向上させる。

【００３６】その後図３の（４）に示すように、感光性
レジストを塗布してレジスト膜を形成した後、このレジ
スト膜に対してマスク露光を行い、露光したレジスト膜
を現像し、さらにポストベークを行って、ソース・ドレ
イン２３，２４上にレジスト開口部を設けたレジストパ
ターン（図示省略）を形成する。そしてこのレジストパ
ターンをマスクに用いたエッチングによって上記ＳｉＮ
膜２６と上記ＳｉＯ₂膜２５とをエッチングして開口部
２７，２８を形成する。次いで上記レジストパターンを
除去する。

【００３７】続いてスパッタリングによって、アルミニ
ウム（１％シリコン入り）を例えば１μｍの厚さに堆積
してアルミニウム膜を形成する。次いで感光性レジスト
を塗布してレジスト膜を形成した後、このレジスト膜に
対してマスク露光を行い、露光したレジスト膜を現像
し、さらにポストベークを行って、ソース・ドレイン２
３，２４上にレジストパターン（図示省略）を形成す
る。そしてこのレジストパターンをマスクに用いたエッ
チングによって上記アルミニウム膜をパターニングし
て、ソース・ドレイン２３，２４に接続するアルミニウ
ム電極２９，３０を形成する。このエッチングは、例え
ばリン酸（Ｈ₃ ＰＯ₄ ）：酢酸（ＣＨ₃ ＣＯＯＨ）：硝
酸（ＨＮＯ₃ ）＝７０：１０：３の割合のエッチング液
を用いて行った。その後、上記レジストパターンを除去
した。さらにフォーミングガス中でアルミニウムシンタ
ー処理を行う。この処理条件としては、一例として、処
理温度を３５０℃とし、処理時間を１時間とした。

【００３８】当然のことながら、図示はしていないが、
液晶デバイスの画素開口部の上記電気伝導膜１２は、透
明な平坦化膜を形成する前にエッチングによって除去す
る。

【００３９】上記製造方法では、ガラス基板１１上に電
気絶縁性を有するアルカリ金属イオン阻止膜１３を形成
する前に、このガラス基板１１上のほぼ全面にわたって
ガラス基板１１より熱伝導率の高い電気伝導膜１２を形
成することから、エキシマレーザアニーリングの際に上
記アモルファスシリコン膜１８ａが溶融してなる溶融シ
リコンはほぼ均一に冷却固化される。すなわち、上記ガ
ラス基板１１の面内において上記溶融シリコンから発生
する熱は、上記電気伝導膜１２によってほぼ均一化され
て放熱される。そのため、溶融シリコンが冷却固化する
際には、不純物偏析が低減され、特定の方位（例えばガ
ラス基板１１側から上方に向かう方位）を持つ結晶核の
多結晶シリコン膜１８が得られる。また、上記のように
して製造された結晶方位の揃った多結晶シリコン膜１８
を用いて形成される薄膜トランジスタ１は高い電界効果
移動度が得られる。

【００４０】次に第２実施形態の一例を、図４の概略構
成断面図によって説明する。図では半導体装置の一例と
してスタガー型ＮチャネルＭＯＳ薄膜トランジスタを示
す。なお、前記第１実施形態で説明した薄膜トランジス
タ１と同様の構成部品には同一符号を付す。

【００４１】図４に示すように、ガラス基板１１上には
ほぼ全面にわたって、このガラス基板１１より熱伝導率
の高い電気伝導膜１２が形成されている。さらに上記電
気伝導膜１２上には電気絶縁性を有するアルカリ金属イ
オン阻止膜１３が形成されている。そして上記ガラス基
板１１、上記電気伝導膜１２および上記アルカリ金属イ
オン阻止膜１３は、前記図１によって説明した第１実施
形態と同様の材料で形成されている。

【００４２】上記アルカリ金属イオン阻止膜１３上に
は、酸化シリコン膜６１が形成され、さらにアクティブ
領域を形成するための多結晶シリコン膜１８が積層状態
に形成されている。この多結晶シリコン膜１８は、例え
ば厚さが３０ｍのアモルファスシリコン膜をレーザアニ
ーリングによって結晶化して形成したものである。そし
て上記多結晶シリコン膜１８上の所定の位置にはゲート
絶縁膜１５が形成されている。このゲート絶縁膜１５
は、例えば、厚さが２０ｎｍのＳｉＯ₂ 膜６２と、厚さ
が３０ｎｍのＳｉＮ膜６３とを積層した状態に形成され
ている。

【００４３】上記ゲート絶縁膜１５の側方かつ下方にお
ける上記多結晶シリコン膜１８には、ゲート絶縁膜１５
側よりＬＤＤ２１，２２が形成され、かつＬＤＤ２１，
２２を介してソース・ドレイン２３，２４が形成されて
いる。すなわち、上記ゲート電極１４の下方の多結晶シ
リコン膜１８がチャネル形成領域となり、その両側方に
ＬＤＤ２１，２２を介してソース・ドレイン２３，２４
が形成される。

【００４４】さらに、上記ゲート絶縁膜１５を覆う状態
にして上記多結晶シリコン膜１８（ＬＤＤ２１，２２と
ソース・ドレイン２３，２４を含む）上にＰＳＧ膜２５
が例えば３００ｎｍの膜厚に形成されていて、さらにＳ
ｉＮ膜２６が例えば２００ｎｍに膜厚に形成されてい
る。

【００４５】そして、上記ソース・ドレイン２３，２４
上とゲート電極の形成予定領域上とのＰＳＧ膜２５とＳ
ｉＮ膜２６とには開口部２７，２８，６２が形成されて
いる。上記開口部２７，２８にはソース・ドレイン電極
２９，３０が形成されていて、上記開口部６４にはゲー
ト電極１４が形成されている。上記の如くに、薄膜トラ
ンジスタ２は構成されている。

【００４６】上記薄膜トランジスタ２では、ガラス基板
１１上のほぼ全面にわたって電気伝導膜１２が形成され
ていることから、例えば、プロジェクタのような強い入
射光による熱や駆動回路から発生する熱は、上記電気伝
導膜１２によって効率よく放熱される。そのため、発熱
による薄膜トランジスタ２の特性の劣化が抑えられる。
言い換えれば、この電気伝導膜１２を形成していない薄
膜トランジスタと比較して、上記構成の薄膜トランジス
タ２は高い特性が得られる。また、電気伝導膜１２は、
アルカリ金属イオン阻止膜１３とともにガラス基板１１
中のアルカリ金属イオンの薄膜トランジスタ２への拡散
を防止する。

【００４７】次に上記スタガー型ＮチャネルＭＯＳ薄膜
トランジスタの製造方法の一例を、前記図４を参照しな
がら説明する。

【００４８】まずスパッタリングによって、ガラス基板
１１の表面にＴａ膜とＭｏ膜とを積層することで、この
ガラス基板１１よりも熱伝導率の高い電気伝導膜１２を
例えば２００ｎｍの厚さに形成する。次にプラズマＣＶ
Ｄ法によって、連続成膜を行う。このときの成膜温度
は、例えば約３００℃に設定した。まず、ＳｉＨ₄ 、Ｎ
Ｈ₃ およびＮ₂ を成膜ガスに用いてアルカリ金属イオン
阻止膜１３となるＳｉＮ膜を例えば３００ｎｍの厚さに
形成し、続いてＳｉＨ₄ およびＯ₂ を成膜ガスに用いて
ＳｉＯ₂ 膜６１を例えば２００ｎｍの厚さに形成する。
続けてＳｉＨ₄ を成膜ガスに用いてアモルファスシリコ
ン膜１８ａを例えば３０ｎｍの厚さに形成する。さらに
連続してＳｉＨ₄およびＯ₂ を成膜ガスに用いてＳｉＯ
₂ 膜１９を例えば２０ｎｍの厚さに形成し、さらにＳｉ
Ｈ₄ 、ＮＨ₃ およびＮ₂ を成膜ガスに用いてＳｉＮ膜２
０を例えば３０ｎｍの厚さに形成する。

【００４９】次いで感光性レジストを塗布してレジスト
膜を形成した後、このレジスト膜に対してマスク露光を
行い、露光したレジスト膜を現像し、さらにポストベー
クを行って、レジストパターン（図示省略）を形成す
る。そのレジストパターンをマスクに用いたエッチング
によって上記ＳｉＮ膜２０と上記ＳｉＯ₂ 膜１９とをエ
ッチングしてゲート絶縁膜１５を形成する。その後、イ
オンドーピングによって、上記アモルファスシリコン膜
１８ａにリンイオンをドーピングし、ＬＤＤ２１，２２
を形成する。その際のドーズ量は、例えば１×１０¹²／
ｃｍ² 〜１×１０¹³／ｃｍ² に設定した。

【００５０】次に感光性レジストを塗布してレジスト膜
を形成した後、このレジスト膜に対してマスク露光を行
い、露光したレジスト膜を現像し、さらにポストベーク
を行って、レジストパターン（図示省略）を形成する。
このレジストパターンは、上記パターニングしたゲート
絶縁膜１５の両側に残すことになるＬＤＤ２１，２２が
確保されるように形成される。その後、上記レジストパ
ターンをマスクにしたイオンドーピングによって、上記
アモルファスシリコン膜１８ａにリンイオンをドーピン
グし、ソース・ドレイン２３，２４を形成する。その際
のドーズ量は、例えば１×１０¹⁴／ｃｍ² 〜１×１０¹⁵
／ｃｍ² に設定した。その後上記各レジストパターンを
除去する。

【００５１】次いで、エキシマレーザアニーリングによ
って、脱水素、結晶化、活性化を行う。エキシマレーザ
には波長が３０８ｎｍのキセノン塩素エキシマレーザ光
を用い、そのエネルギーは空気中で約２５０ｍＪ／ｃｍ
² とした。上記エキシマレーザ光の照射は、最初は溶融
エネルギー（２２０ｍＪ／ｃｍ² ）より低いエネルギー
で行ってアモルファスシリコン膜１８ａ中から水素を追
い出してから、照射エネルギーを高めて溶融させる。そ
の後エキシマレーザ光の照射を停止して固化を行って、
アモルファスシリコン膜１８ａの結晶化を行う。

【００５２】続いて、Ｎ₂ 雰囲気中のＲＴＡによってポ
ストアニーリングを行う。このポストアニーリングは、
７５０℃〜８００℃の範囲内の所定温度で例えば１０分
間行う。

【００５３】次いで成膜温度が約６００℃の常圧ＣＶＤ
法によって、ＰＳＧ膜２５（リン濃度が４ｗｔ％〜５ｗ
ｔ％）を例えば３００ｎｍの厚さに形成し、さらにＳｉ
Ｎ膜２６を例えば２００ｎｍの厚さに形成する。上記Ｐ
ＳＧ膜２５および上記ＳｉＮ膜２６の各成膜は、前記第
１実施形態で説明したのと同様である。

【００５４】次いで水素化アニーリングを行う。このア
ニーリングは、フォーミングガス中で４００℃、３時間
〜４時間の条件にて行う。

【００５５】その後感光性レジストを塗布してレジスト
膜を形成した後、このレジスト膜に対してマスク露光を
行い、露光したレジスト膜を現像し、さらにポストベー
クを行って、ソース・ドレイン２３，２４上およびゲー
ト形成領域上に開口部を設けたレジストパターンを形成
する。そのレジストパターンをマスクに用いたエッチン
グによって上記ＳｉＮ膜２０と上記ＳｉＯ₂ 膜１９とを
エッチングしてソース・ドレイン領域２３，２４が露出
される開口部２７，２８を形成するとともに、上記Ｓｉ
Ｎ膜２６、ＰＳＧ膜２５、ＳｉＮ膜２０および上記Ｓｉ
Ｏ₂ 膜１９をエッチングしてゲート絶縁膜１５が露出さ
れる開口部６４を形成する。次いで上記レジストパター
ンを除去する。

【００５６】その後、スパッタリングによって、アルミ
ニウム（１％シリコン入り）を例えば１μｍの厚さに堆
積してアルミニウム膜を形成する。次いで感光性レジス
トを塗布してレジスト膜を形成した後、このレジスト膜
に対してマスク露光を行い、露光したレジスト膜を現像
し、さらにポストベークを行って、ソース・ドレイン２
３，２４上およびゲート形成領域上にレジストパターン
を形成する。そのレジストパターンをマスクに用いたエ
ッチングによって上記アルミニウム膜をパターニングし
て、ソース・ドレイン２３，２４に接続するアルミニウ
ム電極２９，３０を形成するとともに上記ゲート絶縁膜
１５上にゲート電極１４を形成する。このエッチング
は、例えばＨ₃ ＰＯ₄ ：ＣＨ₃ ＣＯＯＨ：ＨＮＯ₃ ＝７
０：１０：３の割合のエッチング液を用いて行った。そ
の後、上記レジストパターンを除去した。さらにフォー
ミングガス中でアルミニウムシンター処理を行う。この
処理条件としては、処理温度を例えば３５０℃とし、処
理時間を例えば１時間とした。

【００５７】当然のことながら、図示はしていないが画
素開口部の電気伝導膜１２はエッチングによって除去し
ておく。

【００５８】上記第２実施形態のおける製造方法では、
第１実施形態で説明した製造方法と同様の作用効果が得
られる。すなわち、上記ガラス基板１１の面内において
上記溶融シリコンから発生する熱は、上記電気伝導膜１
２によってほぼ均一に放熱されるため、アニーリング
（例えばレーザアニーリング）の際に上記アモルファス
シリコン膜１８ａが溶融してなる溶融シリコンはほぼ均
一に冷却固化される。そのため、溶融シリコンが冷却固
化される際には、不純物偏析が低減され、特定の方位
（例えばガラス基板１１側から上方に向かう方位）を持
つ結晶核の多結晶シリコン膜１８が得られる。その結
果、上記のようにして形成される多結晶シリコン膜１８
を用いることで高い電界効果移動度の薄膜トランジスタ
１が形成されることになる。

【００５９】次に、上記第１実施形態および上記第２実
施形態において、アモルファスシリコン膜１８ａを結晶
化するためのアニーリング時におけるガラス基板１１の
固定方法およびその保持台を図５によって説明する。

【００６０】図５に示すように、アモルファスシリコン
膜１８ａを結晶化するアニーリングの際に前記ガラス基
板１１がクランプ８１によって押圧される領域の前記電
気伝導膜１２上に形成されている膜、例えば前記第１実
施形態で説明した逆スタガー型薄膜トランジスタが形成
される場合であれば、アルカリ金属イオン阻止膜１３、
窒化シリコン膜１６、酸化シリコン膜１７、アモルファ
スシリコン膜１８ａ等を除去して該電気伝導膜１２を露
出させる。また前記第２実施形態で説明したスタガー型
ＮチャネルＭＯＳ薄膜トランジスタが形成される場合で
あれば、アルカリ金属イオン阻止膜１３、酸化シリコン
膜６１、アモルファスシリコン膜１８ａ等を除去して該
電気伝導膜１２を露出させる。この図面では除去した状
態を示し、上記各膜の説明においては前記第１，第２実
施形態で説明した際に用いた符号を付記した。その後、
上記アニーリングの際に、電気伝導膜１２の露出した部
分に電気伝導性および熱伝導性を有するクランプ８１を
押し当ててガラス基板１１を保持台８２に固定する。な
お、上記クランプ８１は、電気伝導膜１２と同程度また
はそれ以上の電気伝導性および熱伝導性を有しているこ
とが望ましい。また、アニーリングの際には、前記保持
台８２によって前記ガラス基板１１を冷却する。

【００６１】次に保持台８２の冷却器を説明する。上記
保持台８２の内部には、冷媒（例えば冷水、窒素ガス
等）を流すことが可能な流路８３がこの保持台８２の表
面にそって形成されていて、この流路８３が冷却器とな
る。具体的には、上記流路８３は、この保持台８２のガ
ラス基板１１を載置する表面側がほぼ均一に冷却される
ように設けられていて、例えば保持台８２に表面にそっ
て複数回折り返す状態に１本または複数本の流路で形成
されている、または渦巻き状に１本または複数本の流路
で形成されている。なお、流路８３の形態は、ここで説
明した形態に限定されることはなく、保持台８２のガラ
ス基板１１を載置する表面側がほぼ均一に冷却される構
成であればいかなる形態であってもよい。

【００６２】上記説明したように、電気伝導膜１２にク
ランプ８１が直接に接触してガラス基板１１を保持台８
２に押し当てて、このガラス基板１１を保持台８２に固
定し、エキシマレーザ光を照射してアニーリングを行う
製造方法では、アニーリングによって加えられた熱は、
電気伝導膜１２中を伝導してクランプ８１から放熱され
る。そのため、電気伝導膜１２は高温になることはな
く、またガラス基板１１上に形成される半導体装置も高
温にならない。したがって、アニーリングによる半導体
装置の特性の劣化が防止される。またさらに、上記アニ
ーリングの際に保持台８２によってガラス基板１１を冷
却することから、上記電気伝導膜１２からの放熱はさら
に促進され、ガラス基板１１が高温になることが避けら
れる。さらにクランプ８１によって電気伝導膜１２がア
ース電位になるので、アニーリング時の静電気ダメージ
が防止される。

【００６３】次に、上記電気伝導膜１２をＬＣＤ（ＬＣ
ＤはLiquid Crystal Device の略）駆動用回路のアース
電位と接続した構成例を、図６によって説明する。図で
は、一例として、逆スタガー型ＮチャネルＭＯＳ薄膜ト
ランジスタを搭載した液晶パネルを示す。

【００６４】図６に示すように、半導体装置は液晶デバ
イスであって、ガラス基板１１上に形成されている電気
伝導膜１２は、液晶デバイスの駆動用回路のアース電位
９１に接続されている。

【００６５】ここで図６に示した他の構成部品を簡単に
説明する。上記ガラス基板１１上には、電気伝導膜１２
が形成され、さらにアルカリ金属イオン阻止膜１３が形
成されている。このアルカリ金属イオン阻止膜１３上に
は逆スタガー型の薄膜トランジスタ１が形成されてい
る。そして上記薄膜トランジスタ１を覆う状態にＰＳＧ
膜２５とＳｉＮ膜２６が形成されている。さらに薄膜ト
ランジスタ１のソース・ドレイン２３，２４に接続する
ソース・ドレイン電極２９，３０が形成されている。一
方、画素部９２上の上記電気伝導膜１２、アルカリ金属
イオン阻止膜１３等の膜は除去され、開口部９３が形成
されている。さらに上記薄膜トランジスタ１および画素
部９２を覆う状態に、上記ガラス基板１１上には透明な
平坦化膜９４が形成されている。また、ＩＴＯからなる
透明電極９５が画素部９２上の透明な平坦化膜９４上か
らドレイン電極２９に接続する状態に形成されている。
さらに、上記透明な平坦化膜９４の周辺上にはシール剤
９６、コモン剤９７を介して液晶が封入される空間９８
を確保した状態にカラーフィルタ基板９９が設けられて
いる。

【００６６】上記のように電気伝導膜１２をアース電位
９１に接続した構成では、ガラス基板１１上での帯電は
上記電気伝導膜１２を通じてアース電位９１に逃がされ
るので、静電気耐性は高いものになる。

【００６７】

【発明の効果】以上、説明したように本発明の半導体装
置の製造方法によれば、製造された半導体装置は、ガラ
ス基板上のほぼ全面にわたって電気伝導膜が形成されて
いるので、強い入射光による熱や駆動回路から発生する
熱は電気伝導膜によって効率よく放熱される。そのた
め、発熱による半導体装置の特性の劣化が抑えられるの
で、例えばこの半導体装置が搭載されるＬＣＤではその
特性の向上が図れる。

【００６８】また、画素開口部を除くガラス基板上の全
面に電気伝導膜が設けられ、この電気伝導膜がＬＣＤの
駆動用回路のアース電位に接続されているものによれ
ば、ガラス基板上での帯電は電気伝導膜を通してアース
電位に逃がされるので、ＬＣＤの静電気耐性を向上させ
ることができる。

【００６９】さらに電気伝導膜は、金属膜、電気伝導性
を有する金属窒化膜、電気伝導性を有する金属酸化膜の
うちの１種類からなる単層膜、または複数種類からなる
積層膜によって構成されているので、電気伝導膜もアル
カリ金属イオン阻止膜と同様にアルカリ金属イオンを阻
止することができる。したがって、ガラス基板から薄膜
トランジスタへのアルカリ金属イオンの拡散防止が確実
に行うことができる。よって、アルカリ金属イオンによ
る薄膜トランジスタ特性の劣化は起こらない。またさら
に、画素開口部以外が不透明な膜で形成されている場合
（ＩＴＯ膜、ＳｉＯ₂ 膜等は除く）には、ガラス基板の
裏面からの反射光によるリーク電流を防止できる。すな
わち薄膜トランジスタへの光リークを防止できるので、
コントラストの低下を防止することができる。

【００７０】本発明の半導体装置の製造方法によれば、
ガラス基板上の全面にわたってガラス基板より熱伝導率
の高い電気伝導膜を形成したので、その後のアニーリン
グによってアモルファスシリコン膜を溶融して結晶化す
る際に、溶融シリコンから発生する熱は電気伝導膜によ
ってほぼ均一に放熱されるので、この溶融シリコンはほ
ぼ均一に冷却固化することができる。そのため、溶融シ
リコンの冷却固化の際に生じる不純物偏析を低減するこ
とができて、特定の方位を持つ結晶核の多結晶シリコン
を得ることができる。よって、上記製造方法によって得
た多結晶シリコン膜を薄膜トランジスタに用いること
で、高い移動度の薄膜トランジスタを製造することが可
能になる。

【図面の簡単な説明】

【図１】本発明の半導体装置に係わる第１実施形態の概
略構成断面図である。

【図２】本発明の製造方法に係わる第１実施形態の製造
工程図である。

【図３】第１実施形態の製造工程図（続き）である。

【図４】本発明の半導体装置に係わる第２実施形態の概
略構成断面図である。

【図５】アニーリング時のガラス基板の固定方法および
その保持台の説明図である。

【図６】電気伝導膜（高熱伝導膜）を設けた液晶パネル
の説明図である。

【符号の説明】

１ 薄膜トランジスタ １１ ガラス基板 １２ 電気伝導膜（高熱伝導膜） １３ アルカリ金
属イオン阻止膜 １８ 多結晶シリコン膜

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/336 H01L 21/20 H01L 21/268 H01L 29/786

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 ガラス基板上の全面にわたって該ガラス
   基板より熱伝導率の高い電気伝導膜を形成した後に前記
   電気伝導膜上に電気絶縁性を有するアルカリ金属イオン
   阻止膜を形成する工程と、 前記アルカリ金属イオン阻止膜上にアモルファスシリコ
   ン膜を成膜した後、アニーリングによって該アモルファ
   スシリコン膜を結晶化して多結晶シリコン膜を生成する
   工程と、 前記多結晶シリコン膜をアクティブ領域に用いた薄膜ト
   ランジスタを形成する工程とを備えた半導体装置の製造
   方法であって、 前記アニーリングを行う前に、該アニーリングの際に前
   記ガラス基板がクランプによって押圧される領域の前記
   電気伝導膜上に形成されている膜を除去して該電気伝導
   膜を露出させ、 かつ前記アニーリングの際に、前記電気伝導膜の露出し
   た部分に熱伝導性および電気伝導性を有するクランプを
   押し当てて前記ガラス基板を保持台に固定することを特
   徴とする半導体装置の製造方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて、前記電気伝導膜は、金属膜、電気伝導性を有する金属窒
   化膜、電気伝導性を有する金属酸化膜のうちの１種類か
   らなる単層膜、または複数種類からなる積層膜によって
   形成される ことを特徴とする半導体装置の製造方法。
3. 【請求項３】 請求項１記載の半導体装置の製造方法に
   おいて、 前記保持台にはその内部に冷却器を備えたものを用い、 前記アニーリングの際に前記保持台によって前記ガラス
   基板を冷却することを特徴とする半導体装置の製造方
   法。
4. 【請求項４】 請求項２記載の半導体装置の製造方法に
   おいて、 前記保持台にはその内部に冷却器を備えたものを用い、 前記アニーリングの際に前記保持台によって前記ガラス
   基板を冷却することを特徴とする半導体装置の製造方
   法。