JP3645755B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP3645755B2
JP3645755B2 JP26363599A JP26363599A JP3645755B2 JP 3645755 B2 JP3645755 B2 JP 3645755B2 JP 26363599 A JP26363599 A JP 26363599A JP 26363599 A JP26363599 A JP 26363599A JP 3645755 B2 JP3645755 B2 JP 3645755B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
region
cooling
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26363599A
Other languages
English (en)
Other versions
JP2001085699A (ja
Inventor
浩 田邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26363599A priority Critical patent/JP3645755B2/ja
Priority to US09/656,631 priority patent/US6512246B1/en
Priority to KR10-2000-0053772A priority patent/KR100396227B1/ko
Priority to TW089119085A priority patent/TWI248546B/zh
Publication of JP2001085699A publication Critical patent/JP2001085699A/ja
Priority to US10/272,071 priority patent/US6667188B2/en
Priority to US10/693,395 priority patent/US6797535B2/en
Application granted granted Critical
Publication of JP3645755B2 publication Critical patent/JP3645755B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ディスプレイ、センサ、プリンティングデバイスなどの機能機器や、メモリ、CPUなどの半導体デバイスに使用され、特に、絶縁体上に形成された薄膜トランジスタおよびその製造方法に関する。
【0002】
【従来の技術】
従来、ガラス基板などの絶縁基板上に薄膜トランジスタ(適宜、TFTと略称する。)を形成する代表的な技術として、水素化アモルファスシリコンTFT技術や多結晶シリコンTFT技術が開発され実用に供されてきた。
【0003】
水素化アモルファスシリコンTFT技術は、作製プロセスにおける最高温度が約300℃であり、移動度が約1cm/Vsecのキャリア移動を実現している。
このため、当該技術は、アクティブマトリクス型液晶ディスプレイ(適宜、AM−LCDと略称する。)における各画素のスイッチングトランジスタとして用いられ、かかる場合には、薄膜トランジスタは、画面周辺に配置されたドライバー集積回路(ICまたは単結晶シリコン基板上に形成されたLSI)によって駆動される。
また、AM−LCDは、各画素毎にスイッチング素子としてTFTが形成されているため、周辺ドライバ回路から液晶駆動用の電気信号を送るパッシブマトリクス型LCDに比べ、クロストークなどが低減され良好な画像品質を得られるという特徴を有している。
【0004】
一方、多結晶シリコンTFT技術は、例えば、石英基板を用いた作製プロセスにおける最高温度が約1000℃のLSIと類似した高温プロセスを用いることで、移動度が約30〜100cm/Vsecの高いキャリア移動を実現している。
このため、当該技術を例えば液晶ディスプレイに応用した場合には、各画素を駆動する画素TFTとその周辺駆動回路部を、同一ガラス基板上に同時に形成することができる。
また、液晶ディスプレイの小型化、高解像度化に伴い、AM−LCD基板と周辺ドライバー集積回路の接続ピッチが狭小化し、タブ接続やワイヤボンディング法では対処しきれないといった問題があったが、この技術によって解決され、製造プロセスのコストを低減し、さらに、製品を小型化することができた。
【0005】
ところが、多結晶シリコンTFT技術は、上述したような高温プロセスを用いる場合、水素化アモルファスシリコンTFT技術のプロセスで用いられる安価な低軟化点ガラスを用いることができない。
このため、多結晶シリコンTFTの作製プロセスの最高温度を低くするために、レーザ結晶化技術を応用した多結晶シリコン膜の低温形成技術が研究・開発されている。
【0006】
一般に、このレーザ結晶化技術は、図11に示す構成からなるパルスレーザ照射装置により実現される。
パルスレーザ光源から照射されるエネルギービームとしてのレーザ光は、ミラーや光強度の空間的な均一化を行うビームホモジナイザなどの光学素子群によって規定される光路を経由し、被照射体であるガラス基板5上のシリコン薄膜に到達する。
通常、レーザ光の照射範囲は、ガラス基板より小さいため、ガラス基板は、xyステージを移動させることによって、任意の位置へのレーザ照射が行われている。なお、xyステージの代わりに、上述の光学素子群を移動させることや、光学素子群とステージを双方移動させる方法も採られている。
【0007】
このように、レーザ照射によって形成されたレーザ結晶化多結晶シリコン膜は、図12に示すような薄膜トランジスタに用いられる。
同図に示す薄膜トランジスタは、基板コート層19でカバーされたガラス基板5上に、チャネル領域7,ソース領域8,ドレイン領域9及びLDD(Lightly doped drain)領域14が形成され、ゲート絶縁膜を介してゲート電極10が形成されている。そして、さらに、二酸化シリコン4を積層し、コンタクトホールに形成された金属11によって配線される。
【0008】
この薄膜トランジスタは、多結晶シリコン半導体中の結晶粒界に存在する高密度のトラップ準位によって、キャリアが移動しオフリーク電流が流れることを、オフセットゲート領域としてのLDD領域14を形成することによって防止している。
【0009】
【発明が解決しようとする課題】
ところが、上述したレーザ結晶化多結晶シリコン薄膜は、照射するレーザの強度、パルス幅、パルス数などに応じて結晶粒径が数n(ナノ)m〜数μmの結晶粒径を有する膜となり、これらの結晶粒を所望の場所にかつ均一に形成することは困難であった。特にエキシマレーザを用いたレーザ結晶化法では、レーザの吸収による加熱再結晶化過程において、結晶核発生がナノ秒オーダの極めて短い時間に生じるため、結晶粒を所望の場所にかつ均一に形成することは非常に困難であった。
なお、レーザ結晶化多結晶シリコン薄膜に限らず、固相成長による多結晶シリコン薄膜や、直接ガラス基板上に多結晶シリコン薄膜を堆積形成するような方法においても同様である。
【0010】
このため、各薄膜トランジスタは、結晶粒界の状態が均一でないために、各オフリーク電流がばらつき、LDD領域によって均一にオフセットしても、各薄膜トランジスタのオフリーク電流のばらつきは改善されず、結果的にオフリーク電流を精度良く低減することができないといった問題があった。
【0011】
なお、上記課題に関連する技術として、特許2525707号にて開示された、チャネル領域に低濃度のオフセットゲート領域(LDD領域)を設けることにより、オフリーク電流を低減することのできる薄膜トランジスタを有する半導体集積回路が提案されている。
この技術は、上述したように、各薄膜トランジスタの結晶粒界の状態が均一でないために、オフリーク電流を精度良く低減することができず、特に、エキシマレーザを用いたレーザ結晶化法では、結晶化過程において発生する結晶核の状態をコントロールすることはできず、上記課題を解決することはできない。
【0012】
同じく、上記課題に関連する技術として、特開平9−293870号にて開示された、ガラス基板と電気絶縁性を有するアルカリ金属イオン阻止膜との間に、熱伝導率の高い電気伝導膜が形成された半導体装置が提案されている。
この技術は、溶融シリコンがほぼ均一に冷却固化し、特定の方位を持つ結晶核の多結晶シリコンを得ることによって、高い移動度の薄膜トランジスタを製造することができる技術であるものの、オフリーク電流の低減および結晶核の位置制御を精度良く行なうことはできず、上記課題を解決することはできない。
【0013】
なお、この技術は、TFTの積層構成が、・・・熱伝導率の高い電気伝導膜/絶縁膜/ゲート電極/絶縁膜/シリコン膜・・・としてあり、本発明の構成(・・・熱伝導率の高い電気伝導膜/絶縁膜/シリコン膜/絶縁膜/ゲート電極・・・)と異なっており、さらに、本発明と目的および効果も異なっている。
【0014】
本発明は、上記の問題を解決すべくなされたものであり、結晶粒界のトラップ準位によるオフリーク電流を、シリコン薄膜の単結晶化によって結晶粒界を排除することにより根本的に低減するとともに、これらの結晶粒を所望の場所にかつ均一に形成することにより、各薄膜トランジスタのオフリーク電流のばらつきを低減し、より精度良くオフリーク電流を低減する薄膜トランジスタおよびその製造方法の提供を目的とする。
【0015】
【課題を解決するための手段】
上記目的を達成するために、本発明における請求項1記載の薄膜トランジスタの製造方法は、基板上に、熱伝導性の高い冷却膜を形成する工程と、この冷却膜上に、冷却膜より熱伝導率の小さい絶縁体膜を形成する工程と、この絶縁体膜上において薄膜トランジスタのドレイン領域,チャネル領域及びソース領域が形成されるべき領域の一部に対応した前記絶縁体膜の領域を局所的に薄膜化する工程と、この局所的に薄膜化された絶縁体膜上の、前記薄膜トランジスタの活性領域となる領域に半導体薄膜を形成する工程と、この半導体薄膜にパルス状のエネルギービームを照射し、前記局所的に薄膜化された絶縁体膜上の半導体薄膜で核を発生させ結晶成長させる工程と、を含み、複数の薄膜トランジスタのオフリーク電流のばらつきを低減することを特徴とする製造方法である。
【0016】
この製造方法によれば、絶縁体上に形成されたシリコン薄膜に、エキシマレーザを照射して結晶性シリコン薄膜を製作する場合に、冷却膜と局所的に接近した半導体の活性領域(ドレイン領域,チャネル領域及びソース領域)の一部に結晶核が形成され、この結晶核を中心に再結晶化が始まり、冷却が遅れた部分に向かって固化が進行する。したがって、結晶核近傍にシリコン薄膜をエピタキシャル成長させることにより、単結晶または均一の結晶粒界からなるシリコン薄膜を形成することができる。この製造方法により形成されたシリコン薄膜を薄膜トランジスタに用いることによって、薄膜トランジスタは、結晶粒界のトラップ準位によるオフリーク電流を根本的に低減するとともに、各薄膜トランジスタのオフリーク電流をより精度良く低減することができる。
【0017】
請求項2記載の発明は、上記請求項1に記載の薄膜トランジスタの製造方法により形成された薄膜トランジスタであって、基板上に絶縁体を介して形成され、前記基板と前記絶縁体との間に、前記絶縁体より熱伝導性の高い材料からなる冷却膜を備え、前記薄膜トランジスタの少なくとも一部は上記冷却膜上に配置され、前記冷却膜は、前記絶縁体上に形成されたドレイン領域,チャネル領域及びソース領域からなる領域の一部と局所的に接近したことを特徴とする。
これにより、薄膜トランジスタは、絶縁体上に形成されたシリコン薄膜に、エキシマレーザを照射して結晶性シリコン薄膜を製作する場合に、冷却膜と局所的に接近した半導体の活性領域(ドレイン領域,チャネル領域及びソース領域)の一部に結晶核が形成され、この結晶核を中心に再結晶化が始まり、冷却が遅れた部分に向かって固化が進行する。したがって、結晶核近傍にシリコン薄膜をエピタキシャル成長させることにより、単結晶または均一の結晶粒界からなるシリコン薄膜を形成することができ、このシリコン薄膜を薄膜トランジスタに用いることによって、薄膜トランジスタは、結晶粒界のトラップ準位によるオフリーク電流を根本的に低減するとともに、各薄膜トランジスタのオフリーク電流をより精度良く低減することができる。
【0018】
請求項3に記載の発明は、上記請求項2記載の薄膜トランジスタにおいて、前記ドレイン領域,チャネル領域及びソース領域の少なくとも一つの領域、または前記冷却膜の少なくともいずれか一方が、他方に接近した構成としてある。
このように、薄膜トランジスタは、冷却膜および半導体の活性領域(ドレイン領域,チャネル領域及びソース領域)の構造についての選択肢が多いので、設計の自由度が大きくなり、最適設計を行なうことができる。
【0019】
請求項記載の発明は、上記請求項2または3記載の薄膜トランジスタにおいて、前記チャネル領域上にゲート電極が形成されるとともに、前記ドレイン領域が前記冷却膜と接近した構成としてある。
【0020】
これにより、薄膜トランジスタは、ドレイン領域の近傍、つまり、チャネル領域に単結晶または均一の結晶粒界が形成されるので、効果的にオフリーク電流を低減することができる。
具体的には、薄膜トランジスタのドレイン端付近に単結晶シリコンが形成されるように設計することで、多結晶シリコンに特有なドレイン領域におけるフリーク電流を低減することができる。
【0021】
請求項記載の発明は、上記請求項〜請求項のいずれかに記載の薄膜トランジスタにおいて、前記冷却膜が遮光性を有する構成としてある。
【0022】
これにより、薄膜トランジスタは、光照射条件下においてもシリコン中の光キャリアの発生を抑え、誤動作を防ぐことができる。具体的には、例えば、強光に曝される液晶プロジェクタに用いられるライトバルブ、特に、液晶画素を駆動する薄膜トランジスタにおいてその効果が大きく好適である。
【0027】
【発明の実施の形態】
以下、本発明の各実施形態および各実施例に係る薄膜トランジスタ及びその製造方法について、図面を参照して説明する。
先ず、本発明の第一実施形態に係る薄膜トランジスタについて説明する。
<第一実施形態>
図1は、第一実施形態に係る薄膜トランジスタの概略図であり、(a)は途中工程における概略上面図を、(b)はA−A断面における概略断面図を、(c)は最終工程後の概略断面図を示している。
【0028】
同図(a)において、薄膜トランジスタは、途中工程としてシリコン薄膜1〜3が形成してあり、具体的には、同図(b)に示すように、ガラス基板5上に、冷却膜であるタングステンシリサイド6,絶縁体である二酸化シリコン4及びシリコン薄膜1〜3を順次積層してある。
【0029】
タングステンシリサイド6は、二酸化シリコン4よりも熱伝導率の大きい材料であり、ガラス基板5の上面のほぼ全面に積層してある。
このため、タングステンシリサイド6は、シリコン薄膜1〜3にレーザ光を照射して結晶化させる際、効率良くこの熱を伝達し冷却効果を発揮する。
なお、タングステンシリサイド6は、冷却膜としての一例であり、冷却膜をタングステンシリサイド6に限定するものではない。
【0030】
二酸化シリコン4は、タングステンシリサイド6の上面のほぼ全面に積層してあり、また、上面には、底面がほぼ正方形の凹部が形成してある。
このため、凹部の底面は、冷却膜であるタングステンシリサイド6との距離が凹部を除く上面より接近しているので、レーザ光の照射終了後、熱が効率良くタングステンシリサイド6に伝達され早く冷える。
【0031】
シリコン薄膜1〜3は、二酸化シリコン4の上面のほぼ全面に、また、凹部については、凹部を覆うように薄膜状に形成されている。
このような構造を有するガラス基板5に、エキシマレーザをシリコン層1〜3が溶融するような条件で照射すると、シリコン層1〜3が再結晶化する際に、熱伝導率の大きいタングステンシリサイド6に近接する領域から順に固化する。
つまり、凹部に積層されたシリコン薄膜2は、冷却膜であるタングステンシリサイド6に最も近いので、レーザ光の照射終了後、熱が効率良くタングステンシリサイド6に伝達され、他のシリコン薄膜1、3より早く冷え早く固化する。
【0032】
より具体的には、凹部底面に積層されたシリコン薄膜2は、周辺に比べ早く冷却されるためインキュベーションタイムt1、核発生密度n1で固化し、第一の多結晶シリコン領域を形成する。
そして、シリコン薄膜3は、この第一の多結晶シリコン領域で固化(結晶化)を開始したシリコン薄膜2が核となり、凹部の側面および外周へ向かって結晶成長する。
【0033】
このときの結晶成長距離は、インキュベーションタイムt2(t1<t2)、核発生密度n2(n1n2)で固化する第二の多結晶シリコン領域の結晶化領域1と衝突する点で決まる(結晶成長時間:t3=t2-t1)。
したがって、シリコン薄膜3は、第一の多結晶シリコン領域2を核として結晶生長し、第二の多結晶シリコン領域の結晶化領域(シリコン薄膜1)と衝突するまでに、単結晶シリコンとして形成される。
【0034】
このように、薄膜トランジスタは、エキシマレーザによる再結晶化工程において、シリコン薄膜1〜3が均一に冷却され、所定のインキュベーション時間を経た後、ランダムに結晶核が形成され、この核を中心に結晶粒がランダムに成長し、結晶粒界がランダムに発生することを防止することができる。
つまり、薄膜トランジスタは、再結晶化工程において特定の場所(凹部の底面)から固化(再結晶化)させ、冷却が遅れた部分に向かって固化を進行させることができるので、結晶が、凹部の底面を核として外周方向にエピタキシャル成長し、単結晶として成長する。
【0035】
このように形成されるシリコン薄膜1〜3を薄膜トランジスタ(TFT)に用いた場合のTFT構造を図1(C)に示す。
薄膜トランジスタは、引き続いて、チャネル領域7、ソース領域8、ドレイン領域9、がそれぞれ形成され、ゲート絶縁膜12を介してゲート10、金属11配線、層間絶縁膜13がそれぞれ形成してある。
【0036】
ここで、ドレイン領域9をシリコン薄膜2の位置に合わせて形成することにより、チャネル領域7は、単結晶層で形成される。
ここで、シリコン薄膜3は、凹部底面の各辺から結晶成長し対角線上に結晶粒界が発生する場合が考えられるが、ドレイン領域,チャネル領域及びソース領域を、幅の狭い長方形状とすることにより、結晶粒界を含まないようにすることができる。
【0037】
このため、薄膜トランジスタは、チャネル領域7の粒界数が削減されているので、多結晶シリコン特有の粒界トラップによるリーク電流を低減することができる。
このように、インキュベーションタイムt2、t1を調整し、結晶成長時間(t3=t2-t1)を長くして、シリコン薄膜3を大きく成長させることにより、単結晶からなる(結晶粒界の存在しない)チャネル領域7を形成することができる。
【0038】
上述したように、第一実施形態における薄膜トランジスタは、シリコン層であるドレイン領域,チャネル領域及びソース領域の一部が、熱伝導率の大きい材料からなる冷却膜と局所的に接近しているので、レーザ光による加熱後再結晶化する際に、その部分が核となって周辺に向かって単結晶として結晶が成長する。
これにより、薄膜トランジスタは、粒界トラップによるリーク電流を根本的に低減することができる。
【0039】
また、薄膜トランジスタは、エキシマレーザを用いたレーザ結晶化法による加熱再結晶化過程において、結晶核発生がナノ秒オーダの極めて短い時間に生じるが、結晶核を凹部の底面に形成し、この結晶核の周辺に、単結晶または均一の結晶粒界からなるシリコン薄膜を形成することができ、薄膜トランジスタのオフリーク電流をより精度良く低減することができる。
【0040】
また、本発明の第一実施形態における薄膜トランジスタの説明は、その製造方法についても説明したものであり、この薄膜トランジスタの製造方法は、冷却膜を形成することによって、単結晶または均一の結晶粒界からなるシリコン薄膜を形成し、結晶粒界のトラップ準位によるオフリーク電流を根本的に低減するとともに、各薄膜トランジスタのオフリーク電流をより精度良く低減することができる。
【0041】
また、第一実施形態における薄膜トランジスタは、ドレイン領域,チャネル領域及びソース領域の一部を、熱伝導率の高い材料からなる冷却膜と局所的に接近させる構造において、上述した構造に限定するものではなく、様々な構造とすることができる。
次に、これらの構造について、第一実施形態における応用例として、図面を参照して説明する。
【0042】
[第一応用例]
図2は、第一応用例に係る薄膜トランジスタの概略図であり、(a)は途中工程における概略断面図を、(b)は最終工程後の概略断面図を示している。
同図(a)において、薄膜トランジスタは、途中工程として、ガラス基板5上に、冷却膜であるタングステンシリサイド6,絶縁体である二酸化シリコン4及びシリコン薄膜1〜3を順次積層してある。
ここで、二酸化シリコン4の上面には、溝部が形成されており、溝部の底面には、シリコン薄膜2が積層されている。
したがって、シリコン薄膜2は、タングステンシリサイド6に最も近いので、冷却効率が高くなっている。
【0043】
このような構造を有するガラス基板5に、エキシマレーザをシリコン層1〜3が溶融するような条件で照射すると、シリコン層1〜3が再結晶化する際に、第一実施形態の薄膜トランジスタと同様に、タングステンシリサイド6に近いシリコン薄膜2から固化し、単結晶または均一の結晶粒界からなるシリコン薄膜3を形成する。
【0044】
引き続いて、薄膜トランジスタは、この単結晶シリコン薄膜3の領域内に、チャネル領域7,ソース領域8及びドレイン領域9がそれぞれ形成され、絶縁性を有する二酸化シリコン4を介してゲート10、配線としての金属11がそれぞれ形成してある。
【0045】
これにより、薄膜トランジスタは、ドレイン領域9およびその近傍(チャネル領域7)に単結晶または均一の結晶粒界が形成されるので、多結晶シリコンに特有なドレイン領域9におけるフリーク電流を効果的に低減することができる。
ここで、好ましくは、チャネル領域7の両端にLDD領域14を形成すると良い。このようにすることにより、各チャネル領域7に、例えば、二、三本の結晶粒界が均一に発生している場合に、この分をオフセットすることにより、非常に精度良くリーク電流の発生を防止することができる。
その他の構造および作用は、第一実施形態における薄膜トランジスタと同様としてある。
【0046】
このように、第一応用例における薄膜トランジスタは、ドレイン領域9,チャネル領域7及びソース領域8が単結晶層で形成されるため、多結晶シリコン特有の粒界トラップによるリーク電流を精度良く低減することができる。
【0047】
[第二応用例]
図3は、第二応用例に係る薄膜トランジスタの概略図であり、(a)は途中工程における概略断面図を、(b)は最終工程後の概略断面図を示している。
同図(a)において、薄膜トランジスタは、途中工程として、ガラス基板5上に、冷却膜であるタングステンシリサイド6,絶縁体である二酸化シリコン4及びシリコン薄膜1〜3を順次積層してある。
ここで、二酸化シリコン4の上面には、ストライプ状に二本の溝部が形成されており、この二本の溝部を含む二酸化シリコン4上に、シリコン薄膜1〜3が積層されている。
したがって、この溝部底面は、タングステンシリサイド6に最も近いので、冷却効率が高くなっている。
【0048】
このような構造を有するガラス基板5に、エキシマレーザをシリコン層1〜3が溶融するような条件で照射すると、シリコン層1〜3が再結晶化する際に、第一実施形態と同様に、タングステンシリサイド6に近い溝部底面に積層されたシリコン薄膜2から固化し、単結晶または均一の結晶粒界からなるシリコン薄膜3を形成する。
ここで、好ましくは、各溝部に挟まれた凸部上面の幅を狭くすると良い。このようにすることにより、多結晶からなるシリコン薄膜1が形成される前に、各溝から成長形成するシリコン薄膜3が凸部上面で衝突すると、結晶粒界の少ないチャネル領域7を形成することができる。
【0049】
引き続いて、薄膜トランジスタは、この単結晶シリコン薄膜3の領域内に、チャネル領域7,ソース領域8及びドレイン領域9がそれぞれ形成され、絶縁性を有する二酸化シリコン4を介してゲート10、金属11配線がそれぞれ形成してある。
【0050】
このようにすることにより、薄膜トランジスタは、単結晶シリコン3領域内に、ソース領域8とドレイン領域9を形成し、チャネル領域7は単結晶を含む均一な結晶粒界からなるシリコン薄膜3を形成するため、例えば、液晶ディスプレイの画素駆動素子として用いた場合においても、多結晶シリコン特有の粒界トラップによるリーク電流がなくなり、コントラストが向上する。
その他の構造および作用は、第一応用例における薄膜トランジスタと同様としてある。
【0051】
[第三応用例]
図4は、第三応用例に係る薄膜トランジスタの概略図であり、(a)は途中工程における概略断面図を、(b)は最終工程後の概略断面図を示している。
同図(a)において、薄膜トランジスタは、途中工程として、ガラス基板5上に、冷却膜であるタングステンシリサイド6,絶縁体である二酸化シリコン4及びシリコン薄膜1〜3を順次積層してある。
ここで、二酸化シリコン4の上面には、一本の溝部が形成されており、この一本の溝部を含む二酸化シリコン4上に、シリコン薄膜1〜3が積層されている。したがって、この溝部底面は、タングステンシリサイド6に最も近いので、冷却効率が高くなっている。
【0052】
このような構造を有するガラス基板5に、エキシマレーザをシリコン層1〜3が溶融するような条件で照射すると、シリコン層1〜3が再結晶化する際に、第一実施形態と同様に、タングステンシリサイド6に近い溝部底面に積層されたシリコン薄膜2から固化し、溝部の両側に、単結晶または均一な結晶粒界からなるシリコン薄膜3を形成する。
ここで、好ましくは、溝部の幅を狭くすると良い。このようにすることにより、多結晶からなるシリコン薄膜1が形成される領域を減少させ、単結晶または均一な結晶粒界からなるシリコン薄膜3を増加させるので、結果的に、結晶粒界の少ないチャネル領域7を形成することができる。
【0053】
引き続いて、薄膜トランジスタは、この単結晶シリコン薄膜3の領域内に、チャネル領域7、ソース領域8、ドレイン領域9がそれぞれ形成され、絶縁性を有する二酸化シリコン4を介してゲート10、金属11配線がそれぞれ形成してある。
その他の構造および作用は、第一応用例における薄膜トランジスタと同様としてある。
【0054】
[第四応用例]
図5は、第四応用例に係る薄膜トランジスタを用いた相補型MOS(CMOS)の概略図であり、(a)は途中工程における概略断面図を、(b)は最終工程後の概略断面図を示している。
同図(a)において、CMOSは、途中工程として、ストライプ状に凸部を形成したガラス基板5上に、厚さが一定のタングステンシリサイド6,上面が平坦な二酸化シリコン4及びシリコン薄膜1〜3を順次積層してある。
したがって、この凸部上方のシリコン薄膜2は、タングステンシリサイド6に最も近いので、冷却効率が高くなっている。
【0055】
ここで、この凸部は、予め、ガラス基板に段差を設け、その段差を覆うようにタングステンシリサイド6を形成する。
なお、この凸部は、基板材料自体の加工に限定するものではなく、酸化膜、窒化膜などの膜を堆積した後に、パターニングしても良いし、タングステンシリサイド6に凸部を設けても良い。
【0056】
このような構造を有するガラス基板5に、エキシマレーザをシリコン層1〜3が溶融するような条件で照射すると、シリコン層1〜3が再結晶化する際に、第一実施形態と同様に、タングステンシリサイド6に近い凸部上面に積層されたシリコン薄膜2から固化し、シリコン薄膜2の両側に単結晶または均一な結晶粒界からなるシリコン薄膜3を形成することができる。
【0057】
次に、このように形成されるシリコン薄膜1〜3を用いるCMOSは、図6に示すように、ゲート絶縁膜12、ゲート電極10を形成した後、イオン注入により、チャネル領域7,ソース領域8及びドレイン領域9が形成される。
また、レジストを用いることによって、リンとホウ素を注入し分けることにより、n+領域15とp+領域16を作り分け、相補型MOS(CMOS)回路を形成してある。
そして、図5(b)に示すように、層間絶縁膜13を形成し、コンタクトホールを形成した後に、金属層11により配線する。
なお、n+領域15とp+領域16が接する部分は多結晶で構成されているが、単結晶の方が好ましいことは、勿論である。
【0058】
このように、第一実施形態における薄膜トランジスタを用いたCMOS回路は、チャネル領域7が単結晶領域に形成することができるので、リーク電流を低減することができ、結果的に、消費電流を低減することができる。
【0059】
各応用例を挙げて上述したように、本発明における薄膜トランジスタは、冷却膜および半導体の活性領域(ドレイン領域,チャネル領域及びソース領域)の構造についての選択肢が多いので、設計の自由度が大きくなり、最適設計を行なうことができ、結果的に、優れた性能の薄膜トランジスタを提供することができる。
【0060】
また、本発明における薄膜トランジスタの製造方法は、上述した薄膜トランジスタの製造方法の応用例として、半導体薄膜の上方に冷却膜を形成およびパターン化して、半導体薄膜および冷却膜にエネルギービームを照射し、冷却膜の下方の半導体薄膜に結晶核を先に形成する製造方法とすることもできる。
この薄膜トランジスタの製造方法によっても、薄膜トランジスタは、同様の作用(単結晶または均一な結晶粒界からなるシリコン薄膜3を形成する。)を得ることができ、オフリーク電流を根本的にかつ精度良く低減することができる。
【0061】
また、本発明の薄膜トランジスタは、様々な電子機器に広く使用される。
例えば、本発明の薄膜トランジスタは、図7に示すように半導体メモリに用いることができる。
この半導体メモリは、2n×2mビットのメモリセルからなり、メモリセルに薄膜トランジスタが形成されている。
【0062】
また、例えば、本発明の薄膜トランジスタは、図8に示すように液晶ディスプレイ(適宜、液晶ライトバルブと略称する。)に用いることができ、図9に液晶ライトバルブを応用したプロジェクタの概略構成を示している。
図8において、周辺駆動回路(データドライバ、ゲートドライバ)によりアクティブマトリクスアレイに接続された液晶の画素が駆動される。ここで、薄膜トランジスタは、データドライバ,ゲートドライバ及び画素に用いられている。
図9において、プロジェクタは、ハロゲンランプにより生成された光が、ダイクロイックミラーを介してライトバルブに入射し、その映像が投影レンズを介してスクリーンに投影される。ここで、光の赤成分、緑成分、青成分にそれぞれ対応したライトバルブが用いられる。
【0063】
さらにまた、例えば、図10に示すように、本発明の薄膜トランジスタは、携帯型スキャナに用いることができ、具体的には、アモルファスシリコンフォトダイオードの駆動に用いられている。
イメージセンサは、アモルファスシリコンフォトダイオードと主走査方向を制御する薄膜トランジスタで構成されるシフトレジスタ、および読み出しスイッチで構成される。
【0064】
携帯型スキャナは、光源,イメージセンサ及びファイバーアレイプレートを備え、イメージセンサ背面から証明された原稿表面画像を、ファイバーアレイプレートを用いて画像読みとりする。
そして、この読み取られた画像信号は、ローラーとエンコーダーにより副走査方向への移動位置読みとりがなされ、読み出した画像信号はプリント基板上に形成された外部回路を介して、コンピュータや記録装置に出力される。
ここでは上記のような携帯型スキャナを例示したが、フラットベッド型スキャナ、ファクシミリ、デジタル複写機などのイメージセンサ、あるいは二次元センサにも応用可能である。
【0065】
【発明の効果】
以上説明したように、本発明の薄膜トランジスタは、絶縁体上に形成されたシリコン薄膜に、エキシマレーザを照射して結晶性シリコン薄膜を製作する場合に、冷却膜と局所的に接近した半導体の活性領域(ドレイン領域,チャネル領域及びソース領域)の一部に結晶核が形成され、この結晶核を中心に再結晶化が始まり、冷却が遅れた部分に向かって固化が進行する。
【0066】
このため、結晶核近傍にシリコン薄膜をエピタキシャル成長させることにより、単結晶または均一の結晶粒界からなるシリコン薄膜を形成することができ、このシリコン薄膜を薄膜トランジスタに用いることによって、薄膜トランジスタは、結晶粒界のトラップ準位によるオフリーク電流を根本的に低減するとともに、各薄膜トランジスタのオフリーク電流をより精度良く低減することができる。
【図面の簡単な説明】
【図1】図1は、第一実施形態に係る薄膜トランジスタの概略図であり、(a)は途中工程における概略上面図を、(b)はA−A断面における概略断面図を、(c)は最終工程後の概略断面図を示している。
【図2】図2は、第一応用例に係る薄膜トランジスタの概略図であり、(a)は途中工程における概略断面図を、(b)は最終工程後の概略断面図を示している。
【図3】図3は、第二応用例に係る薄膜トランジスタの概略図であり、(a)は途中工程における概略断面図を、(b)は最終工程後の概略断面図を示している。
【図4】図4は、第三応用例に係る薄膜トランジスタの概略図であり、(a)は途中工程における概略断面図を、(b)は最終工程後の概略断面図を示している。
【図5】図5は、第四応用例に係る薄膜トランジスタを用いた相補型MOS(CMOS)の概略図であり、(a)は途中工程における概略断面図を、(b)は最終工程後の概略断面図を示している。
【図6】図6は、第四応用例に係る薄膜トランジスタを用いた相補型MOS(CMOS)の途中工程における概略断面図を示している。
【図7】図7は、本発明に係る薄膜トランジスタを用いた半導体メモリの概略構成図を示している。
【図8】図8は、本発明に係る薄膜トランジスタを用いた液晶ライトバルブの概略構成図を示している。
【図9】図9は、本発明に係る薄膜トランジスタを用いたプロジェクタの概略構成図を示している。
【図10】図10は、本発明に係る薄膜トランジスタを用いた携帯型スキャナの要部の概略図であり、(a)は内部の斜視図を、(b)は拡大断面図を示している。
【図11】図11は、パルスレーザ照射装置の概略構成図を示している。
【図12】図12は、従来技術における薄膜トランジスタの概略断面図を示している。
【符号の説明】
1 シリコン薄膜
2 シリコン薄膜
3 シリコン薄膜
4 二酸化シリコン
5 ガラス基板
6 タングステンシリサイド
7 チャネル領域
8 ソース領域
9 ドレイン領域
10 ゲート電極
11 金属
12 ゲート絶縁膜
13 層間絶縁膜
14 LDD領域
15 n+領域
16 p+領域
19 基板コート層

Claims (5)

  1. 基板上に、熱伝導性の高い冷却膜を形成する工程と、
    この冷却膜上に、冷却膜より熱伝導率の小さい絶縁体膜を形成する工程と、
    この絶縁体膜上において薄膜トランジスタのドレイン領域,チャネル領域及びソース領域が形成されるべき領域の一部に対応した前記絶縁体膜の領域を局所的に薄膜化する工程と、
    この局所的に薄膜化された絶縁体膜上の、前記薄膜トランジスタの活性領域となる領域に半導体薄膜を形成する工程と、
    この半導体薄膜にパルス状のエネルギービームを照射し、前記局所的に薄膜化された絶縁体膜上の半導体薄膜で核を発生させ結晶成長させる工程と、
    を含み、複数の薄膜トランジスタのオフリーク電流のばらつきを低減することを特徴とする薄膜トランジスタの製造方法。
  2. 請求項1に記載の薄膜トランジスタの製造方法により形成された薄膜トランジスタであって、
    基板上に絶縁体を介して形成され
    前記基板と前記絶縁体との間に、前記絶縁体より熱伝導性の高い材料からなる冷却膜を備え、
    前記薄膜トランジスタの少なくとも一部は上記冷却膜上に配置され、
    前記冷却膜は、前記絶縁体上に形成されたドレイン領域,チャネル領域及びソース領域からなる領域の一部と局所的に接近したことを特徴とする薄膜トランジスタ。
  3. 上記請求項に記載の薄膜トランジスタにおいて、
    前記ドレイン領域,チャネル領域及びソース領域からなる領域の一部、または前記冷却膜の少なくともいずれか一方が、他方に接近したことを特徴とする薄膜トランジスタ。
  4. 上記請求項またはに記載の薄膜トランジスタにおいて、
    前記チャネル領域上にゲート電極が形成されるとともに、前記ドレイン領域が前記冷却膜と接近したことを特徴とする薄膜トランジスタ。
  5. 上記請求項〜請求項のいずれかに記載の薄膜トランジスタにおいて、
    前記冷却膜が遮光性を有することを特徴とする薄膜トランジスタ。
JP26363599A 1999-09-17 1999-09-17 薄膜トランジスタおよびその製造方法 Expired - Fee Related JP3645755B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP26363599A JP3645755B2 (ja) 1999-09-17 1999-09-17 薄膜トランジスタおよびその製造方法
US09/656,631 US6512246B1 (en) 1999-09-17 2000-09-07 Thin film transistor
KR10-2000-0053772A KR100396227B1 (ko) 1999-09-17 2000-09-09 박막 트랜지스터 및 그 제조 방법
TW089119085A TWI248546B (en) 1999-09-17 2000-09-15 Thin film transistor and method for fabricating same
US10/272,071 US6667188B2 (en) 1999-09-17 2002-10-16 Thin film transistor and method for fabricating same
US10/693,395 US6797535B2 (en) 1999-09-17 2003-10-24 Thin film transistor and method for fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26363599A JP3645755B2 (ja) 1999-09-17 1999-09-17 薄膜トランジスタおよびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002260039A Division JP2003133331A (ja) 2002-09-05 2002-09-05 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2001085699A JP2001085699A (ja) 2001-03-30
JP3645755B2 true JP3645755B2 (ja) 2005-05-11

Family

ID=17392245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26363599A Expired - Fee Related JP3645755B2 (ja) 1999-09-17 1999-09-17 薄膜トランジスタおよびその製造方法

Country Status (4)

Country Link
US (3) US6512246B1 (ja)
JP (1) JP3645755B2 (ja)
KR (1) KR100396227B1 (ja)
TW (1) TWI248546B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
US6831602B2 (en) * 2001-05-23 2004-12-14 Etenna Corporation Low cost trombone line beamformer
EP1326273B1 (en) 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6810919B2 (en) * 2002-01-11 2004-11-02 Seiko Epson Corporation Manufacturing method for display device, display device, manufacturing method for electronic apparatus, and electronic apparatus
JP4137460B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100979926B1 (ko) * 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
US6847050B2 (en) 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6906343B2 (en) * 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
KR100492731B1 (ko) * 2002-12-28 2005-06-07 엘지.필립스 엘시디 주식회사 다 모델 액정표시장치 제조방법
JP4059104B2 (ja) * 2003-02-28 2008-03-12 セイコーエプソン株式会社 相補型薄膜トランジスタ回路、cmosインバータ回路、電気光学装置、電子機器
US20050035351A1 (en) * 2003-08-15 2005-02-17 Hung-Jen Chu Device and method for protecting gate terminal and lead
KR101176539B1 (ko) 2003-11-04 2012-08-24 삼성전자주식회사 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법
US7208401B2 (en) * 2004-03-12 2007-04-24 Hewlett-Packard Development Company, L.P. Method for forming a thin film
US7288480B2 (en) * 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
KR100601370B1 (ko) * 2004-04-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치
US7291522B2 (en) * 2004-10-28 2007-11-06 Hewlett-Packard Development Company, L.P. Semiconductor devices and methods of making
WO2006062175A1 (en) * 2004-12-07 2006-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7550382B2 (en) * 2005-05-31 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, evaluation method of semiconductor device, and semiconductor device
KR100773556B1 (ko) * 2006-08-02 2007-11-07 삼성전자주식회사 전계 재생/기록 헤드와 그의 제조방법 및 전계 재생/기록헤드를 포함한 정보 재생/기록 장치
JP2008252068A (ja) 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2011155250A1 (ja) * 2010-06-07 2011-12-15 シャープ株式会社 結晶性半導体膜の製造方法、半導体装置、および表示装置
US8847233B2 (en) * 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
JP2014212191A (ja) 2013-04-18 2014-11-13 セイコーエプソン株式会社 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器
US9773889B2 (en) * 2014-07-18 2017-09-26 Taiwan Semiconductor Manufacturing Company Limited Method of semiconductor arrangement formation
CN105655407A (zh) * 2016-03-11 2016-06-08 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置
JP2018050069A (ja) * 2017-11-14 2018-03-29 セイコーエプソン株式会社 半導体装置、電気光学装置、及び電子機器
CN111554750B (zh) * 2020-05-20 2022-06-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01264215A (ja) 1988-04-15 1989-10-20 Agency Of Ind Science & Technol 半導体装置の製造方法
JPH02224324A (ja) 1989-02-27 1990-09-06 Fuji Electric Co Ltd Soi基板
JPH03148636A (ja) * 1989-11-06 1991-06-25 Toshiba Corp アクティブマトリクス型液晶表示素子の製造方法
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
JP3357687B2 (ja) 1992-07-15 2002-12-16 株式会社東芝 薄膜トランジスタおよび液晶表示装置の製造方法
JPH06177034A (ja) * 1992-12-03 1994-06-24 Sony Corp 半導体単結晶の成長方法
JP3150840B2 (ja) * 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2739844B2 (ja) * 1995-05-19 1998-04-15 日本電気株式会社 薄膜トランジスタアレイ
KR100199064B1 (ko) * 1995-10-17 1999-07-01 구자홍 박막 트랜지스터 제조방법
JP3409576B2 (ja) 1996-04-25 2003-05-26 ソニー株式会社 半導体装置の製造方法
JPH1050607A (ja) * 1996-07-31 1998-02-20 Sony Corp 半導体装置の製造方法
JPH11102867A (ja) * 1997-07-16 1999-04-13 Sony Corp 半導体薄膜の形成方法およびプラスチック基板
WO1999030370A1 (fr) * 1997-12-09 1999-06-17 Seiko Epson Corporation Dispositif a semi-conducteur et procede de fabrication, dispositif electro-optique et procede de fabrication, et appareil electronique y ayant recours
JP4307635B2 (ja) * 1999-06-22 2009-08-05 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2001085699A (ja) 2001-03-30
US6667188B2 (en) 2003-12-23
US20030052337A1 (en) 2003-03-20
US6512246B1 (en) 2003-01-28
US6797535B2 (en) 2004-09-28
KR20010030364A (ko) 2001-04-16
TWI248546B (en) 2006-02-01
US20040084728A1 (en) 2004-05-06
KR100396227B1 (ko) 2003-09-02

Similar Documents

Publication Publication Date Title
JP3645755B2 (ja) 薄膜トランジスタおよびその製造方法
US8183122B2 (en) Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
KR100779319B1 (ko) 박막 반도체 장치 및 화상 표시 장치
US7351617B2 (en) Semiconductor device and a method of manufacturing the same
WO2000002251A1 (fr) Transistor a couches minces et affichage a cristaux liquides
JP2004056058A (ja) 画像表示装置の製造方法
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
KR101037840B1 (ko) 결정화 반도체층의 형성방법 및 형성장치, 및반도체장치의 제조방법
JP4116465B2 (ja) パネル型表示装置とその製造方法および製造装置
FR2864696A1 (fr) Masque de laser et procede de cristallisation utilisant le masque
JP2004054168A (ja) 画像表示装置
KR100662782B1 (ko) 레이저 마스크 및 이를 이용한 결정화방법
JP4387111B2 (ja) 半導体装置の作製方法
KR101316633B1 (ko) 다결정 규소용 마스크 및 이의 제조방법과, 이를 이용한박막트랜지스터의 제조방법
JP2006504262A (ja) 多結晶化方法、多結晶シリコン薄膜トランジスタの製造方法、及びそのためのレーザー照射装置
JP2003133331A (ja) 薄膜トランジスタおよびその製造方法
JP2003017702A (ja) 平面表示装置とその製造方法
US20060065186A1 (en) Process for producing crystalline thin film
JP2009152224A (ja) 半導体素子の製造方法、アクティブマトリクス基板の製造方法、表示装置の製造方法、及び、レーザー結晶化装置
JP2005276996A (ja) 平面表示装置の製造方法
JP4000559B2 (ja) 半導体装置の製造方法
JP2003133328A (ja) 薄膜トランジスタ及びその製造方法
JP2003289040A5 (ja)
JP3480208B2 (ja) 薄膜半導体装置の製造方法
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050204

R150 Certificate of patent or registration of utility model

Ref document number: 3645755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees