JP2018050069A - 半導体装置、電気光学装置、及び電子機器 - Google Patents

Abstract

【課題】信頼性を向上させることが可能な半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器を提供する。
【解決手段】下地絶縁層１１ａは、第１基材１０ａの側の裏面１２ｆと、裏面１２ｆに対向する第１面１２ａ、第２面１２ｂ、第３面１２ｃと、第１面１２ａと第３面１２ｃとの間に配置された第４面１２ｄと、第２面１２ｂと第３面１２ｃとの間に配置された第５面１２ｅを含む凹部１２を有し、半導体層３０ａは、第１面１２ａ〜第２面１２ｂに配置され、ゲート電極３０ｇは、ゲート絶縁層１１ｇを介して少なくとも第３面１２ｃ、第４面１２ｄ、第５面１２ｅの上の半導体層３０ａに対向するように配置されている。
【選択図】図４

Description

本発明は、半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器等に関する。

上記電気光学装置の一つとして、例えば、画素電極をスイッチング制御する素子としてトランジスター（半導体装置）を画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやプロジェクターのライトバルブなどにおいて用いられている。

トランジスターは、一般的には、半導体層が基板の表面と略平行になるように設けられている。トランジスターが設けられた領域は遮光領域にする必要があり、この領域が広ければ開口率が低下する。よって、更なる開口率の向上を目的として、例えば、特許文献１に記載の方法では、半導体層を基板の表面と略垂直方向に配置することにより、トランジスターの領域を平面的に小さくすることが可能となり、遮光領域を小さくすることができる。

特開２０１１−２２１０７２号公報

しかしながら、上記特許文献１に記載の方法では、半導体層におけるソースドレイン領域の形成方法が難しいという問題がある。言い換えれば、半導体層へのイオン注入方法が難しいことから、製造方法の簡略化が求められている。

本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。

［適用例１］本適用例に係る半導体装置は、ソース領域及びドレイン領域の一方と、前記ソース領域及びドレイン領域の他方と、チャネル領域と、を含む半導体層と、前記チャネル領域を覆うゲート絶縁層と、前記ゲート絶縁層を介して前記チャネル領域に対向するように配置されるゲート電極と、ソース電極及びドレイン電極の一方である第１電極と、前記ソース電極及び前記ドレイン電極の他方である第２電極と、を含み、前記ソース領域及びドレイン領域の一方は、第１絶縁層の第１面を覆うように配置され、前記ソース領域及びドレイン領域の他方は、前記第１絶縁層の第２面を覆うように配置され、前記チャネル領域は、前記第１絶縁層の第３面を覆うように配置され、前記第１絶縁層は、前記第１面と前記第３面との間に第４面を有し、前記第２面と前記第３面との間に第５面を有し、前記第１面と前記第３面とは間隔を有することを特徴とする。

本適用例によれば、第１絶縁層の第３面、第４面、第５面で構成される凹部が設けられており、少なくとも凹部の底面である第３面、及び側面である第４面及び第５面に沿って半導体層、ゲート絶縁層、ゲート電極が設けられているので、ゲート長を短くすることなく、平面視でゲート電極の幅を短くすることができる。これにより、遮光領域を小さくすることが可能となり、開口率を向上させることができる。加えて、周知の製造方法を用いて半導体層にイオン注入できるので、比較的簡単にトランジスターを形成することができる。

［適用例２］上記適用例に係る半導体装置において、前記第１絶縁層は、前記第１面に対向する第６面、前記第２面に対向する第７面、前記第３面に対向する第８面、前記第４面に対向する第９面、及び前記第５面に対向する第１０面を有することが好ましい。

本適用例によれば、第１絶縁層の第３面、第４面、第５面で構成される凹部が設けられており、少なくとも凹部の底面である第３面、及び側面である第４面及び第５面に沿って半導体層、ゲート絶縁層、ゲート電極が設けられているので、ゲート長を短くすることなく、第１面及び第２面から裏面に向かう方向に見たとき（平面視で）、ゲート電極の幅を短くすることができる。これにより、遮光領域を小さくすることが可能となり、開口率を向上させることができる。加えて、周知の製造方法を用いて半導体層にイオン注入できるので、比較的簡単にトランジスターを形成することができる。

また、第１絶縁層は第１面に対向する第６面、第２面に対向する第７面、第３面に対向する第８面、第４面に対向する第９面、及び第５面に対向する第１０面を有する。第６面乃至前記第１０面に接するように走査線を配置することが可能となり、走査線により半導体装置を遮光することができる。また、半導体層に対向するようにゲート電極と走査線（バックゲート）とが配置されるので、ダブルゲート電極として機能させることができる。これにより、トランジスターのＯＮ／ＯＦＦ特性を向上させることができる。

［適用例３］上記適用例に係る半導体装置において、前記半導体層及び前記ゲート電極を覆う第２絶縁層、及び前記ゲート絶縁層を貫通するように配置される第１コンタクトホールの内部に第１電極が配置され、前記第２絶縁層及び前記ゲート絶縁層を貫通するように配置される第２コンタクトホールの内部に第２電極が配置されることが好ましい。

本適用例によれば、第２絶縁層及びゲート絶縁層を貫通するように、ソース領域及びドレイン領域の一方、又はソース領域及びドレイン領域の他方に接続される第１電極及び第２電極が設けられているので、周知の製造方法を用いて半導体層にイオン注入できると共に、比較的簡単に第１電極及び第２電極を上層に引き出すことができる。

［適用例４］本適用例に係る電気光学装置は、基板と、複数の走査線と、前記複数の走査線の各々に交差するように配置された複数のデータ線と、を含み、前記半導体装置は、前記複数の走査線のいずれか、及び前記複数のデータ線のいずれかに電気的に接続され、前記基板は、前記第６面に対向する第１１面、前記第７面に対向する第１２面、前記第８面に対向する第１３面、前記第９面に対向する第１４面、及び前記第１０面に対向する第１５面を有し、前記走査線は前記基板と前記半導体装置との間に配置されることを特徴とする。

本適用例によれば、基板の第１３面、第１４面、第１５面で構成される凹部が設けられており、少なくとも凹部の底面である第１３面、及び側面である第１４面及び第１５面に沿って半導体層、ゲート絶縁層、ゲート電極が設けられているので、ゲート長を短くすることなく、平面視でゲート電極の幅を短くすることができる。これにより、遮光領域を小さくすることが可能となり、開口率を向上させることができる。加えて、周知の製造方法を用いて半導体層にイオン注入できるので、比較的簡単にトランジスターを形成することができる。

［適用例５］本適用例に係る電気光学装置は、上記に記載の半導体装置と、前記半導体装置と電気的に接続された画素電極と、前記半導体装置及び前記画素電極を備えた素子基板と、前記素子基板と対向配置された対向基板と、前記素子基板と前記対向基板とに挟持された電気光学層と、を備えたことを特徴とする。

本適用例によれば、平面的な半導体装置の大きさが抑えられているので、開口率を向上させることができる。

［適用例６］上記適用例に係る電気光学装置において、ソース領域及びドレイン領域の一方から、ソース領域及びドレイン領域の他方へ向かう方向は、走査線の延びる方向に沿っていることが好ましい。

本適用例によれば、トランジスターを走査線と平行方向、即ちソース線（データ線）と直交する方向に配置することで、トランジスターの直上にソース領域及びドレイン領域の他方と干渉することなく、ソース線を配置することができる。

［適用例７］本適用例に係る半導体装置の製造方法は、第１面と第３面との間に第４面を有し、第２面と第３面との間に第５面を有し、前記第１面と前記第３面とは間隔を有する第１絶縁膜を形成する工程と、前記第１絶縁膜を覆うように半導体層を形成する工程と、前記半導体層を覆うようにゲート絶縁層を形成する工程と、前記ゲート絶縁層を覆、前記第３面を覆う半導体層の少なくとも一部を覆うようにゲート電極を形成する工程と、前記半導体層にイオン注入を行い、ソース領域及びドレイン領域の一方を前記第１面を覆うように配置される半導体層の少なくとも一部に形成し、前記ソース領域及びドレイン領域の他方を前記第３面を覆うように配置される前記半導体層の少なくとも一部に形成する工程と、前記ソース領域及びドレイン領域の一方に電気的に接続される第１電極と、前記ソース領域及びドレイン領域の他方に電気的に接続される第２電極とを形成する工程と、を含むことを特徴とする。

本適用例によれば、第１絶縁層の第３面、第４面、第５面で構成される凹部を形成し、少なくとも凹部の底面である第３面、及び側面である第４面及び第５面に沿って半導体層、ゲート絶縁層、ゲート電極を形成するので、ゲート長を短くすることなく、平面視でゲート電極の幅を短くすることができる。これにより、遮光領域を小さくすることが可能となり、開口率を向上させることができる。加えて、周知の製造方法を用いて半導体層にイオン注入できるので、比較的簡単にトランジスターを形成することができる。

［適用例８］本適用例に係る電気光学装置の製造方法は、前記半導体装置と画素電極とをコンタクトホールを介して電気的に接続する工程と、前記画素電極の上に電気光学層を形成する工程と、を備えたことを特徴とする。

本適用例によれば、平面的な半導体装置の大きさが抑えられているので、開口率を向上させることができる。

［適用例９］本適用例に係る電子機器は、上記に記載の電気光学装置を備えることを特徴とする。

本適用例によれば、上記の電気光学装置を備えているので、表示品質の高い電子機器を提供することができる。

第１実施形態の電気光学装置としての液晶装置の構成を示す模式平面図。 図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。 液晶装置の電気的な構成を示す等価回路図。 液晶装置及び半導体装置の構造を示す模式断面図。 図４に示す液晶装置のうち半導体装置を上方から見た模式平面図。 液晶装置の製造方法を工程順に示すフローチャート。 液晶装置の製造方法のうち半導体装置の製造方法を示す模式断面図。 液晶装置の製造方法のうち半導体装置の製造方法を示す模式断面図。 液晶装置を備えた投射型表示装置の構成を示す概略図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。

本実施形態では、液晶装置として、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

＜電気光学装置としての液晶装置の構成＞
図１は、電気光学装置としての液晶装置の構成を示す模式平面図である。図２は、図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構成を、図１〜図３を参照しながら説明する。

図１及び図２に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された電気光学層としての液晶層１５とを有する。素子基板１０を構成する基板としての第１基材１０ａ、および対向基板２０を構成する第２基材２０ａは、例えば、ガラス基板、石英基板などの透明基板が用いられている。

素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材１４を介して接合されている。平面視で環状に設けられたシール材１４の内側で、素子基板１０は対向基板２０の間に正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

シール材１４の内縁より内側には、複数の画素Ｐが配列した表示領域Ｅが設けられている。表示領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図１及び図２では図示を省略したが、表示領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光膜（ブラックマトリックス：ＢＭ）が対向基板２０に設けられている。

素子基板１０の１辺部に沿ったシール材１４と該１辺部との間に、データ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４と表示領域Ｅとの間に、検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４と表示領域Ｅとの間に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部に沿ったシール材１４と検査回路２５との間には、２つの走査線駆動回路２４を繋ぐ複数の配線２９が設けられている。

対向基板２０における環状に配置されたシール材１４と表示領域Ｅとの間には、遮光膜１８（見切り部）が設けられている。遮光膜１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光膜１８の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図１では図示を省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光膜が設けられている。

これらデータ線駆動回路２２、走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続用端子６５に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。

図２に示すように、第１基材１０ａの液晶層１５側の表面には、画素Ｐごとに設けられた透光性の画素電極２７およびスイッチング素子である薄膜トランジスター（ＴＦＴ：Thin Film Transistor、以降、「ＴＦＴ３０」と呼称する）と、信号配線と、これらを覆う配向膜２８とが形成されている。

また、ＴＦＴ３０における半導体層（活性層）に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板１０は、少なくとも画素電極２７、ＴＦＴ３０、配向膜２８を含むものである。

対向基板２０の液晶層１５側の表面には、遮光膜１８と、これを覆うように成膜された平坦化層３３と、平坦化層３３を覆うように設けられた対向電極３１と、対向電極３１を覆う配向膜３２とが設けられている。本発明における対向基板２０は、少なくとも対向電極３１、配向膜３２を含むものである。

遮光膜１８は、図１に示すように、表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路２４、検査回路２５と重なる位置に設けられている（図示簡略）。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。

平坦化層３３は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜１８を覆うように設けられている。このような平坦化層３３の形成方法としては、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。

対向電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦化層３３を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。

画素電極２７を覆う配向膜２８および対向電極３１を覆う配向膜３２は、液晶装置１００の光学設計に基づいて選定される。例えば、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。

このような液晶装置１００は透過型であって、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトや、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。

図３に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、共通電位配線としての容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。

走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、蓄積容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。

走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域（ソース領域：ソース領域及びドレイン領域の一方）に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域（ドレイン領域：ソース領域及びドレイン領域の他方）に電気的に接続されている。

データ線６ａは、データ線駆動回路２２（図１参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。

データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングで供給する。

液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された対向電極３１との間で一定期間保持される。

保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と対向電極３１との間に形成される液晶容量と並列に蓄積容量１６が接続されている。蓄積容量１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。

＜液晶装置、半導体装置の構成＞
図４は、液晶装置、及び半導体装置としてのＴＦＴの構造を示す模式断面図である。図５は、図４に示す液晶装置のうち半導体装置の部分を上方から見た模式平面図である。以下、液晶装置及び半導体装置の構造を、図４及び図５を参照しながら説明する。なお、図４及び図５は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。

図４に示すように、液晶装置１００は、一対の基板のうち一方の基板である素子基板１０と、これに対向配置される他方の基板である対向基板２０（図示せず）とを備えている。素子基板１０を構成する第１基材１０ａは、上記したように、例えば、石英基板等によって構成されている。

第１基材１０ａ上には、シリコン酸化膜等からなる下地絶縁層１１ａ（下層絶縁層）が設けられている。下地絶縁層１１ａには、ＴＦＴ３０が設けられる領域の一部が第１基材１０ａ側に張り出す凹部１２が設けられている。具体的には、下地絶縁層１１ａにおける凹部１２を除く領域の上面を第１面１２ａ（第６面、第１１面）、及び第２面１２ｂ（第７面、第１２面）とする。また、凹部１２の底面を第３面１２ｃ（第８面、第１３面）とする。第１面１２ａと第３面１２ｃとの間の斜面（側面）を第４面１２ｄ（第９面、第１４面）とする。更に、第２面１２ｂと第３面１２ｃとの間の斜面（側面）を第５面１２ｅ（第１０面、第１５面）とする。つまり、裏面１２ｆから第１面１２ａ及び第２面１２ｂの距離より、裏面１２ｆから第３面１２ｃまでの距離が短くなっている凹部１２が設けられている。

図４及び図５に示すように、下地絶縁層１１ａ上には、例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）等の材料を含む下側遮光膜３ｃが形成されている。下側遮光膜３ｃは、平面的に格子状にパターニングされており、各画素Ｐの開口領域を規定している。なお、下側遮光膜３ｃは、導電性を有し、走査線３ａの一部として機能するようにしてもよい。

下側遮光膜（走査線）３ｃ上には、シリコン酸化膜等からなる第１層間絶縁層１１ｂ（第１絶縁層）が設けられている。第１層間絶縁層１１ｂ上には、半導体装置としてのＴＦＴ３０が形成されている。ＴＦＴ３０は、例えば、ポリシリコン（高純度の多結晶シリコン）等からなる半導体層３０ａが、下地絶縁層１１ａの第３面１２ｃ（第８面、第１３面）、第４面１２ｄ（第９面、第１４面）、第５面１２ｅ（第１０面、第１５面）に相当する第１層間絶縁層１１ｂの面に亘って設けられている。

ＴＦＴ３０は、半導体層３０ａ上に形成されたゲート絶縁層１１ｇと、ゲート絶縁層１１ｇ上における第３面１２ｃ（第８面、第１３面）、第４面１２ｄ（第９面、第１４面）、第５面１２ｅ（第１０面、第１５面）に対向する面に形成されたポリシリコン膜等からなるゲート電極３０ｇとを有する。

半導体層３０ａは、例えば、リン（Ｐ）イオン等のＮ型の不純物イオンが注入されることにより、Ｎ型のＴＦＴ３０として形成されている。具体的には、半導体層３０ａは、例えば、チャネル領域３０ｃと、データ線側ＬＤＤ（Lightly Doped Drain）領域３０ｓ１と、データ線側ソースドレイン領域３０ｓと、画素電極側ＬＤＤ領域３０ｄ１と、画素電極側ソースドレイン領域３０ｄとを備えている。

チャネル領域３０ｃには、ボロン（Ｂ）イオン等のＰ型の不純物イオンがドープされている。その他の領域（３０ｓ，３０ｓ１，３０ｄ，３０ｄ１）には、リン（Ｐ）イオン等のＮ型の不純物イオンがドープされている。このように、ＴＦＴ３０は、Ｎ型のＴＦＴとして形成されている。

半導体層３０ａは、例えば、第１層間絶縁層１１ｂにおける第１面１２ａに相当する位置にデータ線側ソースドレイン領域（ソース領域）３０ｓ、データ線側ＬＤＤ領域３０ｓ１が配置され、第２面１２ｂに相当する位置に画素電極側ＬＤＤ領域３０ｄ１、画素電極側ソースドレイン領域３０ｄが配置され、第３面１２ｃ、第４面１２ｄ、第５面１２ｅに相当する位置にチャネル領域３０ｃが配置されている。

このように、少なくとも凹部１２の第３面１２ｃ、第４面１２ｄ、第５面１２ｅに沿って半導体層３０ａ、ゲート絶縁層１１ｇ、ゲート電極３０ｇを形成するので、ゲート長を短くすることなく、第１面１２ａ及び第２面１２ｂから裏面１２ｆに向かう方向から見たとき（平面視で）、ゲート電極３０ｇの幅（半導体層３０ａの幅Ｗ）を短くすることができる。これにより、ＴＦＴ３０の遮光領域を小さくすることが可能となり、開口率を向上させることができる。

ゲート電極３０ｇ、及びゲート絶縁層１１ｇ上には、シリコン酸化膜等からなる第２層間絶縁層１１ｃ（第２絶縁層）が形成されている。第２層間絶縁層１１ｃ上には、Ａｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ１を介してデータ線側ソースドレイン領域３０ｓに繋がる中継電極５１（第１電極）ならびにデータ線６ａが形成されている。同時に、コンタクトホールＣＮＴ２を介して画素電極側ソースドレイン領域３０ｄに繋がる中継電極５２（第２電極）が形成されている。

次に、データ線６ａ、中継電極５１，５２、及び第２層間絶縁層１１ｃを覆って第３層間絶縁層１１ｄが形成される。第３層間絶縁層１１ｄは、例えば、シリコンの酸化物や窒化物からなり、ＴＦＴ３０が設けられた領域を覆うことによって生じる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ処理）やスピンコート処理などが挙げられる。その後、第３層間絶縁層１１ｄを貫通するコンタクトホールＣＮＴ３が形成されている。

第３層間絶縁層１１ｄ上には、蓄積容量１６の一部を構成する容量線３ｂ（ＣＯＭ電位）が形成されている。容量線３ｂは、例えば、下層にアルミニウム（Ａｌ）膜が配置され、上層に窒化チタン（ＴｉＮ）膜が配置された積層構造になっている。

容量線３ｂ上には、容量線３ｂを覆うように、アルミナやシリコン窒化膜などからなる容量絶縁膜１６ｂが形成されている。また、容量絶縁膜１６ｂ上における、コンタクトホールＣＮＴ４の領域と平面視で重なる領域近傍に、シリコン酸化膜などからなるストッパー膜１６ｃ１が形成されている。ストッパー膜１６ｃ１は、容量絶縁膜１６ｂの形成前、即ち、容量線３ｂと容量絶縁膜１６ｂとの間に形成されていてもよい。

ストッパー膜１６ｃ１、容量絶縁膜１６ｂ、及び第３層間絶縁層１１ｄ上には、コンタクトホールＣＮＴ３を埋めると共に、第３層間絶縁層１１ｄを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ３を介して画素電極側ソースドレイン領域３０ｄに繋がる中継電極５３、ならびに蓄積容量１６を構成する画素電極電位層としての容量電極１６ｃが形成されている。なお、上記したストッパー膜１６ｃ１上において、隣り合う容量電極１６ｃと容量電極１６ｃとが分離するようにパターニングされている。

容量電極１６ｃ上には、シリコン酸化膜などからなる第４層間絶縁層１１ｅが形成されている。そして、第４層間絶縁層１１ｅを貫通するコンタクトホールＣＮＴ４が形成されている。第４層間絶縁層１１ｅ上は、第３層間絶縁層１１ｄと同様に平坦化処理を施してもよい。

第４層間絶縁層１１ｅを貫通するコンタクトホールＣＮＴ４は、例えば、容量電極１６ｃのうちストッパー膜１６ｃ１と平面視で重なる位置に形成される。第４層間絶縁層１１ｅ上には、このコンタクトホールＣＮＴ４を埋めるようにしてＩＴＯなどの透明導電膜が成膜される。そして、この透明導電膜をパターニングすることにより、コンタクトホールＣＮＴ４を介して容量電極１６ｃと繋がる、画素電極２７が形成される。

容量電極１６ｃは、中継電極５３、コンタクトホールＣＮＴ３、中継電極５２、コンタクトホールＣＮＴ２を介して、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄと電気的に接続されると共に、コンタクトホールＣＮＴ４を介して画素電極２７と電気的に接続されている。

画素電極２７及び第４層間絶縁層１１ｅ上には、酸化シリコン（ＳｉＯ₂）などの無機材料を斜方蒸着した配向膜２８（図２参照）が設けられている。配向膜２８上には、シール材１４（図１及び図２参照）により囲まれた空間に液晶等が封入された液晶層１５が設けられている。

一方、第２基材２０ａ上（液晶層１５側）には、その全面に渡って対向電極３１が設けられている（図２参照）。対向電極３１上には、酸化シリコン（ＳｉＯ₂）などの無機材料を斜方蒸着した配向膜３２が設けられている。対向電極３１は、上述の画素電極２７と同様に、例えばＩＴＯ膜等の透明導電性膜からなる。

液晶層１５は、画素電極２７と対向電極３１との間で電界が生じていない状態で配向膜２８，３２によって所定の配向状態をとる。シール材１４は、素子基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。以下、液晶装置１００の製造方法について説明する。

＜液晶装置、及び半導体装置の製造方法＞
図６は、液晶装置の製造方法を工程順に示すフローチャートである。図７及び図８は、液晶装置の製造方法のうち半導体装置の製造方法を示す模式断面図である。以下、液晶装置の製造方法、及び半導体装置の製造方法を、図６〜図８を参照しながら説明する。

最初に、素子基板１０側の製造方法を説明する。まず、ステップＳ１１では、石英基板などからなる第１基材１０ａ上に、半導体装置としてのＴＦＴ３０を形成する。具体的には、図７（ａ）に示すように、第１基材１０ａ上に、周知の成膜技術を用いて、シリコン酸化膜などからなる下地絶縁層１１ａを成膜する。次に、フォトリソグラフィ技術及びエッチング技術を用いて、ＴＦＴ３０が形成される領域に凹部１２を形成する（凹部形成工程）。なお、下地絶縁層１１ａに凹部１２を形成する方法として、フォトリソグラフィ技術及びエッチング技術を用いることに限定されず、例えば、マスクを用いて凹部１２になるように積層（成膜）するようにしてもよい。また、転写法や物理的な方法を用いて凹部１２を形成するようにしてもよい。

詳述すると、下地絶縁層１１ａにおける第１基材１０ａ側の面を裏面１２ｆ、裏面１２ｆに対向する面を第１面１２ａ（第１１面）及び第２面１２ｂ（第１２面）、凹部１２の底面を第３面１２ｃ（第１３面）、第１面１２ａと第３面１２ｃとの間の斜面を第４面（第１４面）、第２面と第３面１２ｃとの間の斜面を第５面１２ｅ（第１５面）とする凹部１２が形成される。つまり、裏面１２ｆから第１面１２ａ及び第２面１２ｂまでの距離より、裏面１２ｆから第３面１２ｃまでの距離が短くなっている。

図７（ｂ）に示す工程では、下地絶縁層１１ａ上に、アルミニウムなどからなる下側遮光膜３ｃを成膜する。なお、下側遮光膜３ｃは、下層の下地絶縁層１１ａの起伏に倣って成膜される。下側遮光膜３ｃの厚みは、例えば、０．２μｍである。

図７（ｃ）に示す工程（第１絶縁層形成工程、半導体層形成工程）では、第１層間絶縁層１１ｂ及び半導体層３０ａを形成する。具体的には、まず、下側遮光膜３ｃ上に、シリコン酸化膜などからなる第１層間絶縁層１１ｂを成膜する。第１層間絶縁層１１ｂの凹部１２の幅は、例えば、０．２５μｍである。凹部１２の深さは、例えば、０．５μｍである。第１層間絶縁層１１ｂの厚みは、例えば、０．３５μｍである。

次に、第１層間絶縁層１１ｂ上に、周知の成膜技術、フォトグラフィ技術、及びエッチング技術を用いて、第１層間絶縁層１１ｂにおける、第１面１２ａ、第４面１２ｄ、第３面１２ｃ、第５面１２ｅ、第２面１２ｂに亘って、ポリシリコンなどからなる半導体層３０ａを形成する。凹部１２に半導体層３０ａを形成することにより、例えば、従来と同等のゲート長である１．５μｍに確保することができると共に、平面的な幅を０．７５μｍに小さくすることができる。

図７（ｄ）に示す工程（イオン注入工程）では、半導体層３０ａに不純物イオンを注入する。具体的には、Ｎ型のＴＦＴとして形成する場合、チャネル領域３０ｃとなる領域には、ボロン（Ｂ）イオン等のＰ型の不純物イオンをドープする。データ線側ソースドレイン領域３０ｓ、画素電極側ソースドレイン領域３０ｄ、また、データ線側ＬＤＤ領域３０ｓ１、画素電極側ＬＤＤ領域３０ｄ１となる領域に、リン（Ｐ）イオン等のＮ型の不純物イオンを、注入量を調整してドープする。

これにより、第１層間絶縁層１１ｂにおける第１面１２ａに相当する位置にデータ線側ソースドレイン領域（ソース領域）３０ｓ及びデータ線側ＬＤＤ領域３０ｓ１、また、第２面１２ｂに相当する位置に画素電極側ソースドレイン領域（ドレイン領域）３０ｄ及び画素電極側ＬＤＤ領域３０ｄ１が配置される。更に、第３面１２ｃ、第４面１２ｄ、第５面１２ｅに相当する位置にチャネル領域３０ｃが配置される。

図８（ｅ）に示す工程（ゲート絶縁層形成工程、ゲート電極形成工程）では、ゲート電極３０ｇを形成する。具体的には、まず、半導体層３０ａ及び第１層間絶縁層１１ｂ上にゲート絶縁層１１ｇを形成する。次に、ゲート絶縁層１１ｇ上にポリシリコンを成膜し、ポリシリコンをパターニングすることにより、ゲート絶縁層１１ｇ上における少なくとも第３面１２ｃ、第４面１２ｄ、第５面１２ｅに相当する位置にゲート電極３０ｇを形成する。

図８（ｆ）に示す工程では、ゲート電極３０ｇ及びゲート絶縁層１１ｇ上に、シリコン酸化膜などからなる第２層間絶縁層１１ｃを形成する。次に、第２層間絶縁層１１ｃ及びゲート絶縁層１１ｇに、フォトリソグラフィ技術及びエッチング技術を用いて、コンタクトホールＣＮＴ１，２を形成する。

図８（ｇ）に示す工程では、第２層間絶縁層１１ｃ上に、データ線６ａ、中継電極５１，５２を形成する。具体的には、コンタクトホールＣＮＴ１，２の中を埋めると共に、第２層間絶縁層１１ｃ上にアルミニウムなどの遮光性の導電部材を成膜し、導電部材をパターニングする。これにより、第２層間絶縁層１１ｃ上には、コンタクトホールＣＮＴ１と電気的に接続された中継電極５１及びデータ線６ａと、コンタクトホールＣＮＴ２と電気的に接続された中継電極５２とが形成される。以上により、ＴＦＴ３０が形成される。

続いて、図６を参照しながら説明する。ステップＳ１２では、画素電極２７を形成する。具体的には、ＴＦＴ３０上に、周知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いて、第２層間絶縁層１１ｃ、第３層間絶縁層１１ｄ、蓄積容量１６、第４層間絶縁層１１ｅを形成し、第４層間絶縁層１１ｅ上に画素電極２７を形成する。

ステップＳ１３では、配向膜２８を形成する。具体的には、画素電極２７が設けられた第４層間絶縁層１１ｅ上の全体に、酸化シリコンなどの無機材料を斜方蒸着することで、柱状構造物を有する配向膜２８を形成する。

次に、対向基板２０側の製造方法を説明する。まず、ステップＳ２１では、石英基板等の透光性材料からなる第２基材２０ａ上に、周知の成膜技術を用いて対向電極３１を形成する。

ステップＳ２２では、対向電極３１上に配向膜３２を形成する。配向膜３２の製造方法としては、例えば、酸化シリコン（ＳｉＯ₂）などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、対向基板２０が完成する。次に、素子基板１０と対向基板２０とを貼り合わせる方法を説明する。

ステップＳ３１では、素子基板１０上にシール材１４を塗布する。具体的には、例えば、素子基板１０とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、素子基板１０における表示領域Ｅの周縁部に（表示領域Ｅを囲むように）シール材１４を塗布する。

ステップＳ３２では、素子基板１０と対向基板２０とを貼り合わせる。具体的には、素子基板１０に、塗布されたシール材１４を介して素子基板１０と対向基板２０とを貼り合わせる。

ステップＳ３３では、液晶注入口から構造体の内部に液晶を注入し、その後、液晶注入口を封止材で封止する。以上により、液晶装置１００が完成する。

＜電子機器の構成＞
次に、本実施形態の電子機器としての投射型表示装置について、図９を参照しながら説明する。図９は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。

図９に示すように、本実施形態の投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。

このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０を用いているので、高い信頼性を得ることができる。

なお、液晶装置１００が搭載される電子機器としては、投射型表示装置１０００の他、ヘッドアップディスプレイ、スマートフォン、ＥＶＦ（Electrical View Finder）、モバイルミニプロジェクター、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。

以上詳述したように、本実施形態のＴＦＴ３０、液晶装置１００、ＴＦＴ３０の製造方法、液晶装置１００の製造方法、及び電子機器によれば、以下に示す効果が得られる。

（１）本実施形態のＴＦＴ３０、液晶装置１００、ＴＦＴ３０の製造方法、及び液晶装置１００の製造方法によれば、下地絶縁層１１ａに第３面１２ｃ、第４面１２ｄ、第５面１２ｅで構成される凹部１２を形成し、少なくとも凹部１２の第３面１２ｃ、第４面１２ｄ、第５面１２ｅに沿って半導体層３０ａ、ゲート絶縁層１１ｇ、ゲート電極３０ｇを形成するので、ゲート長を短くすることなく、第１面１２ａ及び第２面１２ｂから裏面１２ｆに向かう方向から見たとき（平面視で）、ゲート電極３０ｇの幅を短くすることができる。これにより、ＴＦＴ３０の遮光領域を小さくすることが可能となり、開口率を向上させることができる。加えて、周知の製造方法を用いて半導体層３０ａにイオン注入できるので、比較的簡単にＴＦＴ３０を形成することができる。

（２）本実施形態のＴＦＴ３０、液晶装置１００、ＴＦＴ３０の製造方法、液晶装置１００の製造方法によれば、下地絶縁層１１ａの凹部１２の起伏に倣って下側遮光膜３ｃを形成するので、下側遮光膜３ｃと半導体層３０ａとを近くすることが可能となり、ゲート電極３０ｇと下側遮光膜３ｃ（バックゲート）とによって、ダブルゲート電極として機能させることができる。これにより、ＴＦＴ３０のＯＮ／ＯＦＦ特性を向上させることができる。

（３）本実施形態の電子機器によれば、上記した液晶装置１００を備えているので、表示品質の高い電子機器を提供することができる。

なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。

（変形例１）
上記したように、下地絶縁層１１ａに凹部１２を形成することに限定されず、半導体層３０ａを形成する前に凹部が形成されていればよく、例えば、第１基材１０ａに凹部１２（第１１面１２ａ、第１２面１２ｂ、第１３面１２ｃ、第１４面１２ｄ、第１５面１２ｅ）を形成するようにしてもよい。この場合、下地絶縁層１１ａを形成しなくても良い。

（変形例２）
上記したように、電気光学装置として液晶装置１００に適用することに限定されず、例えば、有機ＥＬ装置、プラズマディスプレイ、電子ペーパー等に適用するようにしてもよい。

３ａ…走査線、３ｂ…容量線、３ｃ…下側遮光膜、ＣＮＴ１，２，３，４…コンタクトホール、６ａ…データ線、１０…素子基板、１０ａ…第１基材、１１ａ…下層絶縁層としての下地絶縁層、１１ｂ…第１絶縁層としての第１層間絶縁層、１１ｃ…第２絶縁層としての第２層間絶縁層、１１ｄ…第３層間絶縁層、１１ｅ…第４層間絶縁層、１１ｇ…ゲート絶縁層、１２…凹部、１２ａ…第１面、第６面、第１１面、１２ｂ…第２面、第７面、第１２面、１２ｃ…第３面、第８面、第１３面、１２ｄ…第４面、第９面、第１４面、１２ｅ…第５面、第１０面、第１５面、１２ｆ…裏面、１４…シール材、１５…液晶層、１６…蓄積容量、１６ｂ…容量絶縁膜、１６ｃ…容量電極、１８…遮光膜、２０…対向基板、２０ａ…第２基材、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２８，３２…配向膜、２９…配線、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域（ソース領域及びドレイン領域の他方）、３０ｄ１…画素電極側ＬＤＤ領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域（ソース領域及びドレイン領域の一方）、３０ｓ１…データ線側ＬＤＤ領域、３１…対向電極、３３…平坦化層、５１，５２，５３…中継電極、６５…外部接続用端子、１００…液晶装置、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。

［適用例１］本適用例に係る半導体装置は、ソース領域及びドレイン領域の一方と、前記ソース領域及びドレイン領域の他方と、チャネル領域と、を含む半導体層と、前記チャネル領域を覆うゲート絶縁層と、前記ゲート絶縁層を介して前記チャネル領域に対向するように配置されるゲート電極と、ソース電極及びドレイン電極の一方である第１電極と、前記ソース電極及び前記ドレイン電極の他方である第２電極と、を含み、前記ソース領域及びドレイン領域の一方は、第１絶縁層の第１面を覆うように配置され、前記ソース領域及びドレイン領域の他方は、前記第１絶縁層の第２面を覆うように配置され、前記チャネル領域は、前記第１絶縁層の第３面を覆うように配置され、前記第１絶縁層は、前記第１面と前記第３面との間に第４面を有し、前記第２面と前記第３面との間に第５面を有し、前記第１面と前記第３面とは間隔を有することを特徴とする。
本適用例に係る半導体装置は、第１絶縁層上に設けられた、ソース領域と、ドレイン領域と、チャネル領域と、を含む半導体層と、前記チャネル領域を覆うゲート絶縁層と、前記ゲート絶縁層を介して前記チャネル領域に対向するように配置されるゲート電極と、を備え、前記チャネル領域は、凹部状に形成されていることを特徴とする。
本適用例に係る半導体装置は、凹部が設けられた第１の領域と前記第１の領域の外側に設けられた第２の領域とを有する第１絶縁層と、前記第１絶縁層上に設けられた、ソース領域と、ドレイン領域と、チャネル領域と、を含む半導体層と、前記チャネル領域を覆うように設けられたゲート絶縁層と、前記ゲート絶縁層を介して前記チャネル領域に対向するように設けられたゲート電極と、を備え、前記チャネル領域は、前記第１領域に設けられており、前記半導体層の前記ソース領域および前記ドレイン領域は、前記第１領域には設けられておらず、前記第２領域に設けられていることを特徴とする。

［適用例２］上記適用例に係る半導体装置において、前記第１絶縁層は、前記第１面に対向する第６面、前記第２面に対向する第７面、前記第３面に対向する第８面、前記第４面に対向する第９面、及び前記第５面に対向する第１０面を有することが好ましい。
上記適用例に係る半導体装置において、前記半導体層は、前記チャネル領域と前記ソース領域との間に設けられた第１ＬＤＤ領域と、前記チャネル領域と前記ドレイン領域との間に設けられた第２ＬＤＤ領域と、を含み、
前記第１ＬＤＤ領域と前記第２ＬＤＤ領域は、前記第１絶縁層の前記第２領域に設けられていることが好ましい。
上記適用例に係る半導体装置において、前記第２領域は、前記凹部が設けられていないことが好ましい。

［適用例３］上記適用例に係る半導体装置において、前記半導体層及び前記ゲート電極を覆う第２絶縁層、及び前記ゲート絶縁層を貫通するように配置される第１コンタクトホールの内部に第１電極が配置され、前記第２絶縁層及び前記ゲート絶縁層を貫通するように配置される第２コンタクトホールの内部に第２電極が配置されることが好ましい。
上記適用例に係る半導体装置において、前記半導体層及び前記ゲート電極を覆う第２絶縁層、及び前記ゲート絶縁層を貫通する第１コンタクトホールの内部にソース電極およびドレイン電極の一方である第１電極が配置され、前記第２絶縁層及び前記ゲート絶縁層を貫通する第２コンタクトホールの内部に前記ソース電極および前記ドレイン電極の他方である第２電極が配置されることが好ましい。

［適用例４］本適用例に係る電気光学装置は、基板と、複数の走査線と、前記複数の走査線の各々に交差するように配置された複数のデータ線と、を含み、前記半導体装置は、前記複数の走査線のいずれか、及び前記複数のデータ線のいずれかに電気的に接続され、前記基板は、前記第６面に対向する第１１面、前記第７面に対向する第１２面、前記第８面に対向する第１３面、前記第９面に対向する第１４面、及び前記第１０面に対向する第１５面を有し、前記走査線は前記基板と前記半導体装置との間に配置されることを特徴とする。
本適用例に係る電気光学装置は、基板と、走査線と、前記走査線に交差するように配置されたデータ線と、
を含み、前記半導体装置は、前記走査線及び前記データ線に電気的に接続され、前記走査線は前記基板と前記半導体装置との間に配置されることを特徴とする。

Claims (9)

1. ソース領域及びドレイン領域の一方と、前記ソース領域及びドレイン領域の他方と、チャネル領域と、を含む半導体層と、
   前記チャネル領域を覆うゲート絶縁層と、
   前記ゲート絶縁層を介して前記チャネル領域に対向するように配置されるゲート電極と、
   ソース電極及びドレイン電極の一方である第１電極と、
   前記ソース電極及び前記ドレイン電極の他方である第２電極と、を含み、
   前記ソース領域及びドレイン領域の一方は、第１絶縁層の第１面を覆うように配置され、
   前記ソース領域及びドレイン領域の他方は、前記第１絶縁層の第２面を覆うように配置され、
   前記チャネル領域は、前記第１絶縁層の第３面を覆うように配置され、
   前記第１絶縁層は、前記第１面と前記第３面との間に第４面を有し、前記第２面と前記第３面との間に第５面を有し、
   前記第１面と前記第３面とは間隔を有することを特徴とする半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記第１絶縁層は、前記第１面に対向する第６面、前記第２面に対向する第７面、前記第３面に対向する第８面、前記第４面に対向する第９面、及び前記第５面に対向する第１０面を有することを特徴とする半導体装置。
3. 請求項１又は請求項２に記載の半導体装置であって、
   前記半導体層及び前記ゲート電極を覆う第２絶縁層、及び前記ゲート絶縁層を貫通するように配置される第１コンタクトホールの内部に第１電極が配置され、前記第２絶縁層及び前記ゲート絶縁層を貫通するように配置される第２コンタクトホールの内部に第２電極が配置されることを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一項に記載の半導体装置と、
   基板と、
   複数の走査線と、
   前記複数の走査線の各々に交差するように配置された複数のデータ線と、を含み、
   前記半導体装置は、前記複数の走査線のいずれか、及び前記複数のデータ線のいずれかに電気的に接続され、
   前記基板は、前記第６面に対向する第１１面、前記第７面に対向する第１２面、前記第８面に対向する第１３面、前記第９面に対向する第１４面、及び前記第１０面に対向する第１５面を有し、
   前記走査線は前記基板と前記半導体装置との間に配置されることを特徴とする電気光学装置。
5. 請求項１乃至請求項３のいずれか一項に記載の半導体装置と、前記半導体装置と電気的に接続された画素電極と、前記半導体装置及び前記画素電極を備えた素子基板と、
   前記素子基板と対向配置された対向基板と、
   前記素子基板と前記対向基板とに挟持された電気光学層と、
   を備えたことを特徴とする電気光学装置。
6. 請求項５に記載の電気光学装置であって、
   ソース領域及びドレイン領域の一方から、ソース領域及びドレイン領域の他方へ向かう方向は、走査線の延びる方向に沿っていることを特徴とする電気光学装置。
7. 第１面と第３面との間に第４面を有し、第２面と第３面との間に第５面を有し、前記第１面と前記第３面とは間隔を有する第１絶縁膜を形成する工程と、
   前記第１絶縁膜を覆うように半導体層を形成する工程と、
   前記半導体層を覆うようにゲート絶縁層を形成する工程と、
   前記ゲート絶縁層を覆、前記第３面を覆う半導体層の少なくとも一部を覆うようにゲート電極を形成する工程と、
   前記半導体層にイオン注入を行い、ソース領域及びドレイン領域の一方を前記第１面を覆うように配置される半導体層の少なくとも一部に形成し、前記ソース領域及びドレイン領域の他方を前記第３面を覆うように配置される前記半導体層の少なくとも一部に形成する工程と、
   前記ソース領域及びドレイン領域の一方に電気的に接続される第１電極と、前記ソース領域及びドレイン領域の他方に電気的に接続される第２電極とを形成する工程と、を含むことを特徴とする半導体装置の製造方法。
8. 請求項７に記載の半導体装置の製造方法を含む工程と、
   前記半導体装置と画素電極とをコンタクトホールを介して電気的に接続する工程と、
   前記画素電極の上に電気光学層を形成する工程と、
   を備えたことを特徴とする電気光学装置の製造方法。
9. 請求項５又は請求項６に記載の電気光学装置を備えることを特徴とする電子機器。

Images