JP6251955B2 - 電気光学装置、電気光学装置の製造方法、及び電子機器 - Google Patents

電気光学装置、電気光学装置の製造方法、及び電子機器 Download PDF

Info

Publication number
JP6251955B2
JP6251955B2 JP2013009014A JP2013009014A JP6251955B2 JP 6251955 B2 JP6251955 B2 JP 6251955B2 JP 2013009014 A JP2013009014 A JP 2013009014A JP 2013009014 A JP2013009014 A JP 2013009014A JP 6251955 B2 JP6251955 B2 JP 6251955B2
Authority
JP
Japan
Prior art keywords
wiring
contact hole
electrode
pixel
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013009014A
Other languages
English (en)
Other versions
JP2014142384A (ja
Inventor
雅嗣 中川
雅嗣 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013009014A priority Critical patent/JP6251955B2/ja
Priority to US14/762,736 priority patent/US9645458B2/en
Priority to PCT/JP2014/000095 priority patent/WO2014115499A1/ja
Priority to CN201480005387.8A priority patent/CN104937655B/zh
Publication of JP2014142384A publication Critical patent/JP2014142384A/ja
Application granted granted Critical
Publication of JP6251955B2 publication Critical patent/JP6251955B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Description

本発明は、電気光学装置、電気光学装置の製造方法、及び電子機器に関する。
上記電気光学装置の一つとして、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやプロジェクターのライトバルブなどにおいて用いられている。
このような液晶装置は、例えば、特許文献１に記載のように、コンタクトホールを介して、画素電極と、一対の電極間に誘電体膜（絶縁膜）が挟持された構造の容量電極とが、電気的に接続されている。
特開２００５−１２８３０９号公報
しかしながら、上記一対の電極のうち一方の電極に接続される配線（ＣＯＭ電位側）の面積が、他方の電極に接続される配線（画素電極側）の面積より大きい場合、一方の電極に、製造過程において発生した静電気がより多くたまる（大きな寄生容量をもつ）。これにより、画素電極と接続するためのコンタクトホールを配線上に開けた際、一方の電極から他方の電極に過剰な静電気が流れ、容量を構成する誘電体膜（絶縁膜）が静電破壊されるという課題がある。
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
［適用例１］本適用例に係る電気光学装置は、第１基材と、前記第１基材の上に配置されるトランジスターと、前記トランジスターに接続される、一対の電極の間に絶縁膜が挟持された容量と、前記一対の電極のうちの一方の電極に電気的に接続される第１配線と、前記一対の電極のうちの他方の電極に電気的に接続される第２配線と、前記第１配線と画素電極とを電気的に接続するための第１コンタクトホールと、前記第２配線の上に配置される第２コンタクトホールと、前記第２配線に電位を供給するための外部接続端子と、を含み、前記第１コンタクトホールと前記第２コンタクトホールとは、前記画素電極と、前記第１配線及び前記第２配線と、の間に配置される画素絶縁膜に設けられることを特徴とする。
本適用例によれば、一方の電極に電気的に接続される第１コンタクトホールと、他方の電極に電気的に接続される第２コンタクトホールとを、同層の画素絶縁膜に開口するので、第１配線側にたまった静電気は第１コンタクトホールから抜け、第２配線側にたまった静電気は第２コンタクトホールから抜けさせることができる。言い換えれば、画素電極と電気的に接続するための第１コンタクトホールとは別に、第２コンタクトホールを設けておくことにより、例えば、配線の面積が広い第２配線側に蓄積された過剰な静電気が、第１コンタクトホールに集中して流れることを抑えることができる。つまり、過剰な静電気によって容量を破壊することを防ぐことができる。なお、一対の電極の一方または他方に電気的に接続される配線とは、一対の電極の一方または他方の電極層による配線を含むものとする。
［適用例２］上記適用例に係る電気光学装置において、前記第１基材の上面から前記第２配線の上面の高さは、前記第１基材の上面から前記第１配線の上面の高さより高いことが好ましい。
本適用例によれば、第１配線より第２配線の上面の高さが高いので、その高さ関係に倣って、第１配線に接続される第１コンタクトホールより先に、第２配線に接続される第２コンタクトホールを貫通させることが可能となる。よって、第２配線側に過剰な静電気が蓄積された場合（大きな寄生容量をもった場合）でも、容量を介すことなく、第２コンタクトホールから静電気を逃がすことができる。よって、容量を破壊することを防ぐことができる。
［適用例３］上記適用例に係る電気光学装置において、前記第２配線には、コモン電位が印加されることが好ましい。
本適用例によれば、第２配線にコモン電位が印加されるので、第１配線側の面積と比較して第２配線側の面積が広くなる関係となる。よって、第２配線側に過剰な静電気が蓄積された場合でも、第２コンタクトホールから静電気を逃がすことが可能となり、容量が破壊されることを防ぐことができる。
［適用例４］上記適用例に係る電気光学装置において、さらに、前記第１基材と対向する第２基材を含み、前記第２コンタクトホールは、前記第２基材から前記第１基材に向かう方向から見たとき前記第２基材に重なる位置に設けられることが好ましい。
本適用例によれば、第２コンタクトホールが、第２基材から第１基材に向かう方向から見たとき前記第２基材と重なる位置に設けられることで、表示エリアに近い位置で効率的に静電気を逃がすことができ、その結果、誘電体膜の破壊を防ぐことが出来る。このことから、第２コンタクトホールは、表示エリアの周辺に複数配置することが好ましい。
［適用例５］本適用例に係る電気光学置の製造方法は、第１基材の上にトランジスターを形成するトランジスター形成工程と、前記トランジスターの上に、前記トランジスターと接続される、一対の電極間に絶縁膜が挟持された構造の容量を形成する容量形成工程と、前記一対の電極のうち一方の電極と電気的に接続される第１配線を形成する第１配線形成工程と、前記一対の電極のうち他方の電極と電気的に接続される第２配線を形成する第２配線形成工程と、前記第１配線及び前記第２配線の上に画素絶縁膜を形成する画素絶縁膜形成工程と、前記画素絶縁膜に、前記第１配線と画素電極とを電気的に接続するための第１コンタクトホールと、前記第２配線と電気的に接続される第２コンタクトホールと、を形成するコンタクトホール形成工程と、前記第２配線に電位を供給するための外部接続端子を形成する外部接続端子形成工程と、を有することを特徴とする。
本適用例によれば、一方の電極に電気的に接続される第１コンタクトホールと、他方の電極に電気的に接続される第２コンタクトホールとを、同層の画素絶縁膜に形成するので、第１配線側にたまった静電気を第１コンタクトホールから逃がし、第２配線側にたまった静電気を第２コンタクトホールから逃がすことができる。言い換えれば、画素電極と電気的に接続するための第１コンタクトホールとは別に、第２コンタクトホールを形成することにより、例えば、配線の面積が広い第２配線側に蓄積された過剰な静電気が、第１コンタクトホールに集中して流れることを抑えることができる。つまり、過剰な静電気によって容量を破壊することを防ぐことができる。
［適用例６］上記適用例に係る電気光学装置の製造方法において、前記第２配線形成工程において、前記第１配線の上面の高さより前記第２配線の上面の高さが高くなるように前記第２配線を形成することが好ましい。
本適用例によれば、第１配線より第２配線の上面の高さが高くなるように形成するので、その高さ関係に倣って、第１コンタクトホールより先に第２コンタクトホールを貫通させることが可能となる。よって、第２配線側に過剰な静電気が蓄積された場合でも、容量を介すことなく、第２コンタクトホールから静電気を逃がすことができる。よって、容量を破壊することを防ぐことができる。
［適用例７］上記適用例に係る電気光学装置の製造方法において、さらに、前記第１基材と対向するように第２基材を配置する第２基材配置工程を含み、前記第２コンタクトホールは、前記第２基材から前記第１基材に向かう方向から見たとき前記第２基材に重なる位置に設けられることが好ましい。
本適用例によれば、第２コンタクトホールを、第２基材から第１基材に向かう方向から見たとき前記第２基材と重なる位置に形成することで、表示エリアに近い位置で効率的に静電気を逃がすことができ、その結果、誘電体膜の破壊を防ぐことが出来る。
［適用例８］本適用例に係る電子機器は、上記に記載の電気光学装置を備えることを特徴とする。
本適用例によれば、容量を過剰な静電気から保護することができ、信頼性の高い電子機器を提供することができる。
電気光学装置としての液晶装置が複数面付けされたウエハの一部の構成を示す模式平面図。 液晶装置の構成を示す模式平面図。 図２に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。 液晶装置の電気的な構成を示す等価回路図。 図１に示すウエハのＡ部を拡大して示す拡大平面図。 図５に示す液晶装置のＢ部の構造を示す模式断面図。 液晶装置の製造方法のうち一部の製造方法を模式断面図。 液晶装置の製造方法のうち一部の製造方法を模式断面図。 液晶装置を備えた投射型表示装置の構成を示す概略図。 変形例の液晶装置の構造を示す模式断面図。 図１０の液晶装置のうち一部分を拡大して示す模式断面図。 変形例の液晶装置の構造を示す模式断面図。 変形例の液晶装置の構造を示す模式断面図。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
本実施形態では、電気光学装置として、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
＜電気光学装置の構成＞
図１は、電気光学装置としての液晶装置が複数面付けされたウエハの一部の構成を示す模式平面図である。図２は、液晶装置の構成を示す模式平面図である。図３は、図２に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図４は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構成を、図１〜図４を参照しながら説明する。
図１に示すように、ウエハ５００は、例えば、液晶装置１００を構成する一対の基板のうち一方の基板（例えば、素子基板）が複数個分、マトリックス状に面付けされている。ウエハ５００の大きさは、例えば、８インチである。ウエハ５００の厚みは、例えば、１．２ｍｍである。ウエハ５００の材質は、例えば、石英である。以下、液晶装置１００の構成について説明する。
図２及び図３に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層１５とを有する。素子基板１０を構成する第１基材１０ａ、および対向基板２０を構成する第２基材２０ａは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材１４を介して接合されている。平面視で環状に設けられたシール材１４の内側で、素子基板１０は対向基板２０の間に正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
シール材１４の内側には、複数の画素Ｐが配列した表示領域Ｅが設けられている。図２及び図３では図示を省略したが、表示領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光膜（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。
素子基板１０の１辺部に沿ったシール材１４と該１辺部との間に、データ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４と表示領域Ｅとの間に、検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４と表示領域Ｅとの間に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部に沿ったシール材１４と検査回路２５との間には、２つの走査線駆動回路２４を繋ぐ複数の配線２９が設けられている。
対向基板２０における環状に配置されたシール材１４と表示領域Ｅとの間には、遮光膜１８（見切り部）が設けられている。遮光膜１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光膜１８の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図２では図示を省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光膜が設けられている。
これらデータ線駆動回路２２、走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続用端子６５に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。
図３に示すように、第１基材１０ａの液晶層１５側の表面には、画素Ｐごとに設けられた透光性の画素電極２７およびスイッチング素子である薄膜トランジスター（ＴＦＴ：Thin Film Transistor、以降、「ＴＦＴ３０」と呼称する）と、信号配線と、これらを覆う配向膜２８とが形成されている。
また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板１０は、少なくとも画素電極２７、ＴＦＴ３０、配向膜２８を含むものである。
対向基板２０の液晶層１５側の表面には、遮光膜１８と、これを覆うように成膜された平坦化層３３と、平坦化層３３を覆うように設けられた対向電極３１と、対向電極３１を覆う配向膜３２とが設けられている。本発明における対向基板２０は、少なくとも対向電極３１、配向膜３２を含むものである。
遮光膜１８は、図２に示すように、表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路２４、検査回路２５と重なる位置に設けられている（図示簡略）。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
平坦化層３３は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜１８を覆うように設けられている。このような平坦化層３３の形成方法としては、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
対向電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦化層３３を覆うと共に、図２に示すように対向基板２０の四隅に設けられた導通部としての上下導通部２６により素子基板１０側の配線に電気的に接続している。
画素電極２７を覆う配向膜２８および対向電極３１を覆う配向膜３２は、液晶装置１００の光学設計に基づいて選定される。例えば、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
このような液晶装置１００は透過型であって、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも大きくて明表示となるノーマリーホワイトや、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも小さくて暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
図４に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量としての容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域（ソース領域）に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域（ドレイン領域）に電気的に接続されている。
データ線６ａは、データ線駆動回路２２（図２参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図２参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングで供給する。
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された対向電極３１との間で一定期間保持される。
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と対向電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。容量素子１６は、２つの容量電極の間に誘電体層を有するものである。
図５は、図１に示すウエハのＡ部を拡大して示す拡大平面図である。図６は、図５に示す液晶装置のＢ部の構造を示す模式断面図である。以下、液晶装置の構成を、図５及び図６を参照しながら説明する。なお、図６は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
図５に示す液晶装置１００は、液晶装置１００の表示領域Ｅとダミー画素領域Ｅ１との境界周辺を示す模式平面図である。表示領域Ｅに配置されている画素Ｐは、ＴＦＴ３０のドレイン領域と接続される第１配線１６ａ１と、ＣＯＭ電位に接続される第２配線１６ｃ１とが、画素Ｐを囲むように配置されている。
表示領域Ｅにおける、ドレイン領域と電気的に接続された第１配線１６ａ１の面積と、ＣＯＭ電位と電気的に接続された第２配線１６ｃ１の面積とは、画素単位でみれば略同じである。しかしながら、第２配線１６ｃ１は、表示エリアで縦または横、或いはマトリックス状に接続され、ダミー画素領域Ｅ１およびその周辺のＤｒ領域にも広い面積で配置される場合が多く、ＣＯＭ電位と電気的に接続された第２配線１６ｃ１の面積は、ドレイン領域と電気的に接続された第１配線１６ａ１の面積と比較して、極端に広くなる。
このように、液晶装置１００において、ドレイン領域と電気的に接続される第１配線１６ａ１の面積に対して、ＣＯＭ電位に接続される第２配線１６ｃ１の面積が非常に広くなることがわかる。これにより、液晶装置１００を製造する際に蓄積される静電気は、ＣＯＭ電位側の第２配線１６ｃ１に多く蓄積される（大きな寄生容量をもつ）。以下、液晶装置１００の断面構造について説明する。
図６に示すように、第１基材１０ａ上には、チタン（Ｔｉ）やクロム（Ｃｒ）等からなる下側遮光膜３ｃが形成されている。下側遮光膜３ｃは、平面的に格子状にパターニングされており、各画素の開口領域を規定している。なお、下側遮光膜３ｃは、走査線３ａの一部として機能するようにしてもよい。第１基材１０ａ及び下側遮光膜３ｃ上には、シリコン酸化膜等からなる下地絶縁層１１ａが形成されている。
下地絶縁層１１ａ上には、ＴＦＴ３０及び走査線３ａ等が形成されている。ＴＦＴ３０は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有しており、ポリシリコン等からなる半導体層３０ａと、半導体層３０ａ上に形成されたゲート絶縁膜１１ｇと、ゲート絶縁膜１１ｇ上に形成されたポリシリコン膜等からなるゲート電極３０ｇとを有する。上記したように、走査線３ａは、ゲート電極３０ｇとしても機能する。
半導体層３０ａは、例えば、リン（Ｐ）イオン等のＮ型の不純物イオンが注入されることにより、Ｎ型のＴＦＴ３０として形成されている。具体的には、半導体層３０ａは、チャネル領域３０ｃと、データ線側ＬＤＤ領域３０ｓ１と、データ線側ソースドレイン領域３０ｓと、画素電極側ＬＤＤ領域３０ｄ１と、画素電極側ソースドレイン領域３０ｄとを備えている。
チャネル領域３０ｃには、ボロン（Ｂ）イオン等のＰ型の不純物イオンがドープされている。その他の領域（３０ｓ１，３０ｓ，３０ｄ１，３０ｄ）には、リン（Ｐ）イオン等のＮ型の不純物イオンがドープされている。このように、ＴＦＴ３０は、Ｎ型のＴＦＴとして形成されている。
ゲート電極３０ｇ、下地絶縁層１１ａ、及び走査線３ａ上には、シリコン酸化膜等からなる第１層間絶縁層１１ｂが形成されている。第１層間絶縁層１１ｂには、平面視で半導体層３０ａの端部と重なる位置に、２つのコンタクトホールＣＮＴ４１，ＣＮＴ４２が設けられている。
具体的には、コンタクトホールＣＮＴ４１及びコンタクトホールＣＮＴ４２を埋めると共に、第１層間絶縁層１１ｂを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ４１、コンタクトホールＣＮＴ４２、及びコンタクトホールＣＮＴ４２を介して画素電極側ソースドレイン領域３０ｄに繋がる中継配線５１が形成される。
中継配線５１は、後述するデータ線６ａと共にＴＦＴ３０を遮光している。更に、中継配線５１は、ＴＦＴ３０及び画素電極２７間の一部を電気的に接続している。
中継配線５１上には、中継配線５１及び第１層間絶縁層１１ｂを覆うようにして、第２層間絶縁層１１ｃが設けられている。第２層間絶縁層１１ｃには、平面的にコンタクトホールＣＮＴ４１の一部と重なるようにコンタクトホールＣＮＴ４３が設けられ、更に、中継配線５１の一部と重なるようにコンタクトホールＣＮＴ４４が設けられている。
具体的には、コンタクトホールＣＮＴ４３，ＣＮＴ４４を埋めると共に第２層間絶縁層１１ｃを覆うように、Ａｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、データ線６ａ、コンタクトホールＣＮＴ４３，ＣＮＴ４４、中継配線５２が形成される。
データ線６ａは、第２層間絶縁層１１ｃ及び第１層間絶縁層１１ｂに開孔されたコンタクトホールＣＮＴ４３，４１を介して、半導体層３０ａのデータ線側ソースドレイン領域３０ｓ（ソース領域）に電気的に接続されている。なお、表示エリア内の画素構造にＣＮＴ４３を形成せず、ＣＮＴ４１側の中継配線５１をデータ線とし、データ線６aを固定電位のシールド層としても良い。この場合、さらにＣＮＴ４４も画素には形成せず、ＣＮＴ４５を用いて中継配線５１と後述する第１容量電極１６ａと接続することも可能である。
データ線６ａ及び中継配線５２上には、データ線６ａ、中継配線５２、及び第２層間絶縁層１１ｃを覆うように、第３層間絶縁層１１ｄが設けられている。第３層間絶縁層１１ｄは、例えば、シリコンの酸化物や窒化物からなり、ＴＦＴ３０などを覆うことによって生ずる表面の凹凸を平坦化する平坦化処理を施しても良い。平坦化処理の方法としては、例えば、化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ処理）やスピンコート処理などが挙げられる。
第３層間絶縁層１１ｄ上には、容量素子１６を構成する第１容量電極１６ａがパターニングされて設けられている。第１容量電極１６ａ上には、容量素子１６を構成する誘電体膜１６ｂがパターニングされて積層されている。
誘電体膜１６ｂとしては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。
誘電体膜１６ｂの上層には、容量素子１６を構成する第２容量電極１６ｃがパターニングされて積層されている。第２容量電極１６ｃは、誘電体膜１６ｂを介して第１容量電極１６ａに重なって配置されており、第１容量電極１６ａ及び誘電体膜１６ｂと共に容量素子１６を構成している。
具体的には、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ（ドレイン領域）及び画素電極２７に電気的に接続された画素電位側容量電極としての第１容量電極１６ａと、固定電位側容量電極としての第２容量電極１６ｃの一部とが、誘電体膜１６ｂを介して対向配置されることにより、容量素子１６が形成されている。
第２容量電極１６ｃは、固定電位であるコモン電位と接続されている。よって、上記したように、配線の面積が広く静電気が蓄積しやすい状態になっている。
なお、第１容量電極１６ａおよび第２容量電極１６ｃは、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成してもよいし、或いは、Ａｌ（アルミニウム）膜から形成することも可能である。また、ＩＴＯ等を用いて形成してもよい。
また、第１容量電極１６ａの端部は、平面的に中継配線５２（１６ａ１）の一部と重なっており、第３層間絶縁層１１ｄに設けられたコンタクトホールＣＮＴ４５を介して中継配線５２の延在部と電気的に接続されている。
第２容量電極１６ｃ上には、第２容量電極１６ｃ及び第３層間絶縁層１１ｄを覆うように、画素絶縁膜としての画素絶縁層１１ｅが設けられている。画素絶縁層１１ｅは、例えば、シリコンの酸化物や窒化物からなり、配線や電極などを覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施されることが多い。
画素絶縁層１１ｅ上には、ＩＴＯ膜などからなる透光性の画素電極２７が設けられている。画素電極２７は、画素絶縁層１１ｅ及び第３層間絶縁層１１ｄに設けられたコンタクトホールＣＮＴ７１を介して第１容量電極１６ａの延在部と電気的に接続されている。
このようにして、画素電極２７及び第１容量電極１６ａは、中継配線５２、コンタクトホールＣＮＴ４４、中継配線５１、コンタクトホールＣＮＴ４２を介して、半導体層３０ａの画素電極側ソースドレイン領域３０ｄ（ドレイン領域）に電気的に接続されている。
また、画素絶縁層１１ｅには、第２容量電極１６ｃと接続された第２配線１６ｃ１の一部と平面視で重なる領域に、静電気開放用のコンタクトホールＣＮＴ７２が第２配線１６ｃ１と電気的に導通して設けられている。これにより、コモン電位となる第２容量電極１６ｃおよび第２配線１６ｃ１に蓄積された静電気を、静電気開放用のコンタクトホールＣＮＴ７２から逃がすことにより、容量素子１６に過大な電流が流れることを抑えることができる。なお、コンタクトホールＣＮＴ７２は、表示領域Ｅの外側の領域に設けられているため、表示に影響を与えない。
画素電極２７及び画素絶縁層１１ｅ上には、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着した配向膜２８が設けられている（図３参照）。配向膜２８上には、シール材１４により囲まれた空間に液晶等が封入された液晶層１５が設けられている（図３参照）。
＜電気光学装置の製造方法＞
図７及び図８は、電気光学装置としての液晶装置の製造方法のうち一部の製造方法を模式断面図である。以下、液晶装置の製造方法を、図７及び図８を参照しながら説明する。なお、図７及び図８は、図６に示す液晶装置の断面構造を簡略化して説明する。
まず、図７（ａ）に示す工程（トランジスター形成工程）は、ガラス基板などからなる第１基材１０ａ上に、周知の成膜技術、フォトグラフィ技術及びエッチング技術を用いて、ＴＦＴ３０を形成する。
図７（ｂ）に示す工程（容量形成工程、第１配線形成工程、第２配線形成工程）は、ＴＦＴ３０上に容量素子１６を形成する。具体的には、まず、ＴＦＴ３０及び第１基材１０ａ上に、シリコン酸化膜等からなる第１層間絶縁層１１ｂを成膜する。第１層間絶縁層１１ｂの製造方法としては、例えば、ＣＶＤ法（化学気相成長法：Chemical Vapor Deposition）を用いる。
次に、第１層間絶縁層１１ｂ上に容量素子１６を形成する。具体的には、まず、第１層間絶縁層１１ｂ（第３層間絶縁層１１ｄ）の表面の凹凸を平坦化するために、ＣＭＰ処理などの平坦化処理を行う。次に、第１層間絶縁層１１ｂにコンタクトホールＣＮＴ４２，４４をエッチングにより形成する。その後、第１層間絶縁層１１ｂ上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、容量素子１６（第１容量電極１６ａ、誘電体膜１６ｂ、第２容量電極１６ｃ）を形成する。
なお、説明の便宜上、第１容量電極１６ａと中継配線５２（１６ａ１）とを１つの配線として図示する。第１容量電極１６ａは、ＴＦＴ３０のドレイン領域３０ｄ側、及び第１配線１６ａ１と電気的に接続されている。また、第２容量電極１６ｃは、コモン電位が印加された第２配線１６ｃ１と電気的に接続されている。
図７（ｃ）に示す工程（画素絶縁膜形成工程）では、容量素子１６を覆うように画素絶縁層１１ｅを形成する。具体的には、例えば、ＣＶＤ法を用いて成膜する。その後、画素絶縁層１１ｅの表面の凹凸を平坦化するために、ＣＭＰ処理などの平坦化処理を行う。
図８（ｄ）に示す工程（コンタクトホール形成工程）では、画素絶縁層１１ｅにコンタクトホールＣＮＴ７１，７２を形成する。具体的には、画素絶縁層１１ｅにおける、中継配線５２と平面視で重なる位置に第１コンタクトホールとしてのコンタクトホールＣＮＴ７１、第２配線１６ｃ１と平面視で重なる位置に第２コンタクトホールとしてのコンタクトホールＣＮＴ７２を形成する。
このように、第１容量電極１６ａ（１６ａ１）と繋がるコンタクトホールＣＮＴ７１を開口する際、第２容量電極１６ｃ（１６ｃ１）と繋がるコンタクトホールＣＮＴ７２を、同じ画素絶縁層１１ｅに開口するので、第１容量電極１６ａ側（画素電位側容量電極側）にたまった静電気をコンタクトホールＣＮＴ７１から逃がし、コモン電位に接続された第２容量電極１６ｃ側（固定電位側容量電極側）にたまった過剰な静電気をコンタクトホールＣＮＴ７２から逃がすことができる。つまり、誘電体膜１６ｂに過剰な静電気が流れないので、容量素子１６が破壊することを防ぐことができる。
図８（ｅ）に示す工程では、画素電極２７を形成する。具体的には、周知の成膜技術、フォトグラフィ技術及びエッチング技術を用いて、ＩＴＯ膜などからなる画素電極２７を形成する。これにより、画素電極２７とコンタクトホールＣＮＴ７１とが電気的に接続される。言い換えれば、画素電極２７とＴＦＴ３０のドレイン領域３０ｄとが電気的に接続される。
なお、コンタクトホールＣＮＴ７２は、ＩＴＯ膜で埋めるようにしてもよいし、何も埋めずに開いた状態であってもよい。その後、画素電極２７上及び画素絶縁層１１ｅ上に、無機材料を斜方蒸着することによって配向膜２８を形成する。
＜電子機器の構成＞
次に、本実施形態の電子機器としての投射型表示装置について、図９を参照して説明する。図９は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。
図９に示すように、本実施形態の投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。
このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、焼き付き等が抑えられた液晶装置１００を用いているので、高い表示品質を実現することができる。
なお、液晶装置１００が搭載される電子機器としては、投射型表示装置１０００の他、ヘッドアップディスプレイ、スマートフォン、ＥＶＦ（Electrical View Finder）、モバイルミニプロジェクター、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
以上詳述したように、本実施形態の液晶装置１００、液晶装置１００の製造方法、及び電子機器によれば、以下に示す効果が得られる。
（１）本実施形態の液晶装置１００によれば、容量素子１６の一方の電極と電気的に接続される画素電極接続用のコンタクトホールＣＮＴ７１と、他方の電極に電気的に接続される静電気開放用のコンタクトホールＣＮＴ７２とを、同層の画素絶縁層１１ｅに開口するので、第１配線１６ａ１側にたまった静電気をコンタクトホールＣＮＴ７１から逃がし、第２配線１６ｃ１側にたまった静電気をコンタクトホールＣＮＴ７２から逃がせることができる。言い換えれば、画素電極２７と電気的に接続するためのコンタクトホールＣＮＴ７１とは別に、コンタクトホールＣＮＴ７２を設けておくことにより、例えば、配線の面積が広いコモン電位側に蓄積された過剰な静電気が、コンタクトホールＣＮＴ７１に集中して流れることを抑えることができる。つまり、過剰な静電気によって容量素子１６を破壊することを防ぐことができる。
（２）本実施形態の液晶装置１００の製造方法によれば、容量素子１６を構成するドレイン領域３０ｄに電気的に接続される画素電極接続用のコンタクトホールＣＮＴ７１と、他方の電極に電気的に接続される静電気開放用のコンタクトホールＣＮＴ７２とを、同層の画素絶縁層１１ｅに開口するので、第１配線１６ａ１側にたまった静電気をコンタクトホールＣＮＴ７１から逃がし、第２配線１６ｃ１側にたまった静電気をコンタクトホールＣＮＴ７２から逃がせることができる。言い換えれば、画素電極２７と電気的に接続するためのコンタクトホールＣＮＴ７１とは別に、コンタクトホールＣＮＴ７２を設けておくことにより、例えば、配線の面積が広いコモン電位側に蓄積された過剰な静電気が、コンタクトホールＣＮＴ７１に集中して流れることを抑えることができる。つまり、過剰な静電気によって容量素子１６を破壊することを防ぐことができる。
（３）本実施形態の電子機器によれば、製造過程において容量素子１６を過剰な静電気から保護することによって高歩留で生産できるうえ、製造過程での絶縁膜へのダメージが少ない為に信頼性の高い電子機器を提供することができる。
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
（変形例１）
上記したように、液晶装置の構造は、図６に示すような構造であることに限定されず、例えば、図１０〜図１３に示すような構造でもよい。図１０、図１２、図１３は、変形例の液晶装置の構造を示す模式断面図である。図１１は、図１０の液晶装置のうち一部分の変形例を示す模式断面図である。
図１０に示す液晶装置１０１は、第１基材１０ａ上に半導体層３０ａが設けられており、半導体層３０ａのドレイン領域３０ｄと、画素絶縁層１１ｅに形成された画素電極接続用のコンタクトホールＣＮＴ７１及び第１配線１６ａ１などを介して、容量素子１６を構成する第１容量電極１６ａと電気的に接続されている。コンタクトホールＣＮＴ７１は、画素電極２７と電気的に接続されている。
第１容量電極１６ａ上には、誘電体膜１６ｂを介して第２容量電極１６ｃが形成されている。第２容量電極１６ｃは、第２配線１６ｃ１などを介して、静電気開放用であるコンタクトホールＣＮＴ７２と電気的に接続されている。
このように、図６に示す液晶装置１００と容量素子１６の構造は異なるものの、画素電極２７と電気的に接続される画素電極接続用のコンタクトホールＣＮＴ７１と同層に、静電気開放用のコンタクトホールＣＮＴ７２が設けられているので、動作するときコモン電位となる第２配線１６ｃ１側にたまった静電気を、コンタクトホールＣＮＴ７２から逃がすことができる。これにより、過剰な静電気によって容量素子１６を破壊することを防ぐことができる。
図１１に示す液晶装置１０１ａは、図１０に示す液晶装置１０１のＣ部を拡大して示す模式断面図である。図１１に示す液晶装置１０１ａは、層間絶縁層１１ｘの表面に段差を形成することにより、第２配線１６ｃ１の上面の高さが、第１配線１６ａ１の上面の高さより高くなっている。段差の形成は、第１配線１６ａ１の下層をエッチングより掘っても良いし、第２配線１６ｃ１の下層に配線パターンを残すことにより形成しても良い。このようにすることにより、その上に成膜する画素絶縁層１１ｅはＣＭＰ処理によって平坦化されるため、コンタクトホールＣＮＴ７２はコンタクトホールＣＮＴ７１よりも浅くなるように調整することが可能となる。
このように形成することにより、コンタクトホールＣＮＴ７１より先に、コンタクトホールＣＮＴ７２を開口（貫通）させることが可能となり、動作するときコモン電位となる第２配線１６ｃ１に過剰な静電気が蓄積された場合でも、容量素子１６を介すことなく、コンタクトホールＣＮＴ７２から静電気をいち早く逃がすことができる。つまり、コンタクトホールＣＮＴ７１と同時、又は、コンタクトホールＣＮＴ７１より早くコンタクトホールＣＮＴ７２を開けることが望ましい。
図１２に示す液晶装置１０２は、第１基材１０ａ上に半導体層３０ａが設けられており、半導体層３０ａの上方には、容量素子１６が設けられている。容量素子１６を構成するコモン電位と接続される第２容量電極１６ｃは、層間絶縁層１１ｙに設けられている。層間絶縁層１１ｙにおける第２容量電極１６ｃ上には、誘電体膜１６ｂが設けられている。誘電体膜１６ｂが設けられた層間絶縁層１１ｙ上には、ドレイン領域３０ｄと電気的に接続された第１容量電極１６ａが設けられている。
第１容量電極１６ａと接続された第１配線１６ａ１は、画素電極接続用のコンタクトホールＣＮＴ７１を介して、画素絶縁層１１ｅ上に設けられた画素電極２７と電気的に接続されている。第２容量電極１６ｃは、下層の中継配線などを介して、画素絶縁層１１ｅに設けられた第２配線１６ｃ１に電気的に接続されている。第２配線１６ｃ１は、画素絶縁層１１ｅに設けられた静電気開放用のコンタクトホールＣＮＴ７２に接続されている。
このように、図６や図１０に示す液晶装置１００，１０１と容量素子１６の構造は異なるものの、画素電極２７と電気的に接続される画素電極接続用のコンタクトホールＣＮＴ７１と同層に、静電気開放用のコンタクトホールＣＮＴ７２が設けられているので、動作するときコモン電位となる第２配線１６ｃ１側にたまった静電気を、コンタクトホールＣＮＴ７２から逃がせることができる。これにより、過剰な静電気によって容量素子１６が破壊することを防ぐことができる。
図１３に示す液晶装置１０３は、第１基材１０ａ上に半導体層３０ａが設けられており、半導体層３０ａの上方には、容量素子１６が設けられている。容量素子１６を構成するコモン電位と接続された第２容量電極１６ｃは、層間絶縁層１１ｚに設けられている。層間絶縁層１１ｚにおける第２容量電極１６ｃ上には、誘電体膜１６ｂが設けられている。誘電体膜１６ｂが設けられた層間絶縁層１１ｚ上には、ドレイン領域３０ｄと電気的に接続された第１容量電極１６ａが設けられている。
第１容量電極１６ａと接続された第１配線１６ａ１は、画素電極接続用のコンタクトホールＣＮＴ７１を介して、画素絶縁層１１ｅ上に設けられた画素電極２７と電気的に接続されている。第２容量電極１６ｃは、下層の中継配線などを介して、画素絶縁層１１ｅに設けられた第２配線１６ｃ１に電気的に接続されている。第２配線１６ｃ１は、画素絶縁層１１ｅに設けられた静電気開放用のコンタクトホールＣＮＴ７２に接続されている。
このように、図６、図１０、図１２に示す液晶装置１００，１０１，１０２と容量素子１６の構造は異なるものの、画素電極２７と電気的に接続される画素電極接続用のコンタクトホールＣＮＴ７１と同層に、静電気開放用のコンタクトホールＣＮＴ７２が設けられているので、動作するときコモン電位となる第２配線１６ｃ１側にたまった静電気を、コンタクトホールＣＮＴ７２から逃がせることができる。これにより、過剰な静電気によって容量素子１６が破壊することを防ぐことができる。
（変形例２）
上記したように、透過型の液晶装置１００であることに限定されず、例えば、反射型の液晶装置に本発明を適用するようにしてもよい。
（変形例３）
上記したように、電気光学装置として液晶装置１００を用いることに限定されず、例えば、有機ＥＬ装置、プラズマディスプレイ、電子ペーパー等に適用するようにしてもよい。
３ａ…走査線、３ｂ…容量線、３ｃ…下側遮光膜、６ａ…データ線、１０…素子基板、１０ａ…第１基材、１１ａ…下地絶縁層、１１ｂ…第１層間絶縁層、１１ｃ…第２層間絶縁層、１１ｄ…第３層間絶縁層、１１ｅ…画素絶縁膜としての画素絶縁層、１１ｇ…ゲート絶縁膜、１１ｘ，１１ｙ，１１ｚ…層間絶縁層、１４…シール材、１５…液晶層、１６…容量としての容量素子、１６ａ…第１容量電極、１６ａ１…第１配線、１６ｂ…誘電体膜、１６ｃ…第２容量電極、１６ｃ１…第２配線、１８…遮光膜、２０…対向基板、２０ａ…第２基材、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２８，３２…配向膜、２９…配線、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域（ドレイン領域）、３０ｄ１…画素電極側ＬＤＤ領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域（ソース領域）、３０ｓ１…データ線側ＬＤＤ領域、３１…対向電極、３３…平坦化層、ＣＮＴ４１，４２，４３，４４，４５…コンタクトホール、５１，５２…中継配線、６５…外部接続用端子、ＣＮＴ７１…画素電極接続用のコンタクトホール（第１コンタクトホール）、ＣＮＴ７２…静電気開放用のコンタクトホール（第２コンタクトホール）、１００，１０１，１０１ａ，１０２，１２０３…液晶装置、５００…ウエハ、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。

Claims (8)

  1. 第１の領域と、前記第１の領域の外側に位置する第２の領域と、を有する第１基材と、
    前記第１基材の上に配置されるトランジスターと、
    前記第１基材上の前記第１の領域に設けられた画素電極と、
    前記トランジスターに電気的に接続される、第１の電極と第２の電極との間に絶縁膜が挟持された容量と、
    前記第１の電極に電気的に接続される第１配線と、
    前記第２の電極に電気的に接続される第２配線と、
    前記第１配線と前記画素電極とを電気的に接続するための第１コンタクトホールと、
    前記第２配線の上に配置される第２コンタクトホールと、
    前記第２配線に電位を供給するための外部接続端子と、を含み、
    前記第１コンタクトホールと前記第２コンタクトホールは、前記画素電極と、前記第１配線及び前記第２配線との間に設けられた画素絶縁膜に設けられ、
    前記第１配線および前記第２配線は、前記第１基材上の第１の層に設けられ、
    前記第２配線は、前記第１の領域から前記第２の領域に延在するように設けられていることを特徴とすることを特徴とする電気光学装置。
  2. 前記第１基材上に配置されるデータ線と、をさらに有し、
    前記トランジスターは、ドレイン領域を有し、
    前記第１基材上において、前記第２配線は前記データ線とは異なる層に設けられていることを特徴とする請求項１に記載の電気光学装置。
  3. 前記第２の電極は、前記第１基材と前記第１の層との間に設けられた第２の層に設けられていることを特徴とする請求項１に記載の電気光学装置。
  4. 前記第２配線は、前記トランジスターと平面視で重なる部分を有することを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
  5. 第１基材の上にトランジスターを形成するトランジスター形成工程と、
    前記トランジスターの上に、前記トランジスターと接続される、一対の電極間に絶縁膜が挟持された構造の容量を形成する容量形成工程と、
    前記一対の電極のうち一方の電極と電気的に接続される第１配線を前記第１基材上の第１の層に形成する第１配線形成工程と、
    前記一対の電極のうち他方の電極と電気的に接続される第２配線を、第１の領域から前記第１の領域の外側に位置する第２の領域に延在するように、前記第１の層に形成する第２配線形成工程と、
    前記第１配線及び前記第２配線の上に画素絶縁膜を形成する画素絶縁膜形成工程と、
    前記画素絶縁膜に、前記第１配線と画素電極とを電気的に接続するための第１コンタクトホールと、前記第２配線と電気的に接続される第２コンタクトホールと、を形成するコンタクトホール形成工程と、
    前記第２配線に電位を供給するための外部接続端子を形成する外部接続端子形成工程と、
    前記第１の領域に前記画素電極を形成する画素電極形成工程と、
    を有することを特徴とする電気光学装置の製造方法。
  6. 請求項５に記載の電気光学装置の製造方法であって、
    データ線を前記第２配線とは異なる層に設ける工程を有することを特徴とする電気光学装置の製造方法。
  7. 請求項５又は請求項６に記載の電気光学装置の製造方法であって、
    第２配線形成工程では前記トランジスターと平面視で重なる部分を有するように前記第２配線を形成することを特徴とする電気光学装置の製造方法。
  8. 請求項１乃至請求項４のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
JP2013009014A 2013-01-22 2013-01-22 電気光学装置、電気光学装置の製造方法、及び電子機器 Active JP6251955B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013009014A JP6251955B2 (ja) 2013-01-22 2013-01-22 電気光学装置、電気光学装置の製造方法、及び電子機器
US14/762,736 US9645458B2 (en) 2013-01-22 2014-01-10 Electrooptical device, method of manufacturing electrooptical device, and electronic apparatus
PCT/JP2014/000095 WO2014115499A1 (ja) 2013-01-22 2014-01-10 電気光学装置、電気光学装置の製造方法、及び電子機器
CN201480005387.8A CN104937655B (zh) 2013-01-22 2014-01-10 电光装置、其制造方法以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013009014A JP6251955B2 (ja) 2013-01-22 2013-01-22 電気光学装置、電気光学装置の製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
JP2014142384A JP2014142384A (ja) 2014-08-07
JP6251955B2 true JP6251955B2 (ja) 2017-12-27

Family

ID=51227296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013009014A Active JP6251955B2 (ja) 2013-01-22 2013-01-22 電気光学装置、電気光学装置の製造方法、及び電子機器

Country Status (4)

Country Link
US (1) US9645458B2 (ja)
JP (1) JP6251955B2 (ja)
CN (1) CN104937655B (ja)
WO (1) WO2014115499A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472605B2 (en) * 2014-11-17 2016-10-18 Apple Inc. Organic light-emitting diode display with enhanced aperture ratio
CN105679771B (zh) * 2016-01-29 2018-10-12 厦门天马微电子有限公司 阵列基板及其制作方法、包含其的显示面板
JP7045185B2 (ja) * 2017-12-27 2022-03-31 株式会社ジャパンディスプレイ アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子
KR20200115852A (ko) * 2019-03-28 2020-10-08 삼성디스플레이 주식회사 표시 장치
CN110518048B (zh) * 2019-08-30 2022-04-08 武汉天马微电子有限公司 显示面板和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256030A (ja) 1989-03-29 1990-10-16 Mitsubishi Electric Corp マトリクス型表示装置の製造方法
JP4179483B2 (ja) 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
JPH10325963A (ja) 1997-05-26 1998-12-08 Sharp Corp アクティブマトリクス型表示装置の製造方法
JP4199501B2 (ja) * 2002-09-13 2008-12-17 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
JP3997979B2 (ja) 2003-10-24 2007-10-24 セイコーエプソン株式会社 電気光学装置用基板の製造方法及び電気光学装置用基板、、電気光学装置及び電子機器、並びに半導体装置用基板の製造方法及び半導体装置用基板
EP1662579A1 (en) * 2004-11-25 2006-05-31 STMicroelectronics (Research & Development) Limited Photodiode detector
CN101253618B (zh) 2005-09-09 2010-12-01 夏普株式会社 薄膜元件、使用其的显示装置和存储单元、以及它们的制造方法
JP2007123297A (ja) 2005-10-24 2007-05-17 Sharp Corp 半導体装置及びその製造方法
JP2007122071A (ja) 2006-12-04 2007-05-17 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US7923801B2 (en) * 2007-04-18 2011-04-12 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
US8673217B2 (en) * 2007-10-18 2014-03-18 Hewlett-Packard Development Company, L.P. Sensor using plasmon resonance
JP2012098577A (ja) * 2010-11-04 2012-05-24 Seiko Epson Corp 液晶装置および投射型表示装置
JP5830866B2 (ja) * 2011-02-02 2015-12-09 セイコーエプソン株式会社 制御装置、電気光学装置、電気光学装置の駆動方法および電子機器

Also Published As

Publication number Publication date
WO2014115499A1 (ja) 2014-07-31
CN104937655A (zh) 2015-09-23
JP2014142384A (ja) 2014-08-07
US20150362805A1 (en) 2015-12-17
US9645458B2 (en) 2017-05-09
CN104937655B (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
JP2014212191A (ja) 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器
JP2018101067A (ja) 電気光学装置、電子機器
JP6251955B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6263944B2 (ja) 液晶装置、液晶装置の製造方法、及び電子機器
JP5919890B2 (ja) 電気光学装置、及び電子機器
JP2013182144A (ja) 電気光学装置、及び電子機器
US9335593B2 (en) Electro-optic device comprising a data line disposed between a transistor and a capacitor and electronic apparatus
JP2014228673A (ja) 液晶装置、液晶装置の製造方法、及び電子機器
JP6136707B2 (ja) 電気光学装置用基板、電気光学装置、電子機器、及び電気光学装置用基板の製造方法
JP2014182251A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6402999B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP2015055816A (ja) 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、及び電子機器
JP6303283B2 (ja) 半導体装置、電気光学装置、半導体装置の製造方法、及び電子機器
JP6205836B2 (ja) 液晶装置、及び電子機器
JP2014142385A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2017097086A (ja) 液晶装置、及び電子機器
JP6236827B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2017040847A (ja) 液晶装置、液晶装置の製造方法、及び電子機器
JP6277640B2 (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、及び電子機器
JP2014119683A (ja) 液晶装置、及び電子機器
JP2018050069A (ja) 半導体装置、電気光学装置、及び電子機器
JP2014216402A (ja) 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器
JP2014026141A (ja) 液晶装置、液晶装置の製造方法、及び電子機器
JP2018056260A (ja) 半導体装置および電気光学装置
JP2014224890A (ja) 電気光学装置の製造方法、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160610

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20161116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171113

R150 Certificate of patent or registration of utility model

Ref document number: 6251955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250