JP2018056260A - 半導体装置および電気光学装置 - Google Patents
半導体装置および電気光学装置 Download PDFInfo
- Publication number
- JP2018056260A JP2018056260A JP2016189250A JP2016189250A JP2018056260A JP 2018056260 A JP2018056260 A JP 2018056260A JP 2016189250 A JP2016189250 A JP 2016189250A JP 2016189250 A JP2016189250 A JP 2016189250A JP 2018056260 A JP2018056260 A JP 2018056260A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating layer
- recess
- gate
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】半導体装置において絶縁層の凹部の小型化を可能にする技術を提供する。【解決手段】半導体装置は、第1凹部を有する第1絶縁層と、ソース領域とドレイン領域とチャネル領域と該ソース領域と該チャネル領域の間に設けられた第1LDD領域と該ドレイン領域と該チャネル領域の間に設けられた第2LDD領域とを有し第1絶縁層と対向する位置に配置された半導体層と、チャネル領域を覆うゲート絶縁層と、ゲート絶縁層を介してチャネル領域と対向する位置に配置されたゲート電極と、含む。第1LDD領域と第2LDD領域のうちの一方とチャネル領域が、第1凹部に配置されている。【選択図】図4
Description
本発明は、半導体装置および電気光学装置に関する。
電気光学装置の一例として、トランジスターを備えたアクティブ駆動方式の液晶装置が知られている。例えば特許文献1には、絶縁層に設けられた凹部に、トランジスターのソース側LDD(Lightly-Doped Drain)領域、チャネル領域およびドレイン側LDD領域が配置された電気光学装置が記載されている。
電気光学装置は高精細化に伴い、電気光学装置が有するトランジスターについて小型化が求められている。このため、特許文献1に記載の電気光学装置のように、トランジスターが配置される領域に凹部を有する電気光学装置では、凹部の小型化が求められる。
しかしながら、特許文献1に記載の電気光学装置では、凹部に、ソース側LDD領域、チャネル領域およびドレイン側LDD領域が形成されるため、ソース側LDD領域、チャネル領域およびドレイン側LDD領域によって凹部の小型化が制限されてしまう。
しかしながら、特許文献1に記載の電気光学装置では、凹部に、ソース側LDD領域、チャネル領域およびドレイン側LDD領域が形成されるため、ソース側LDD領域、チャネル領域およびドレイン側LDD領域によって凹部の小型化が制限されてしまう。
本発明は上述した事情に鑑みてなされたものであり、トランジスターが配置される領域に存在する凹部の小型化を可能にする技術を提供することを解決課題とする。
本発明の半導体装置の一態様は、第1凹部を有する第1絶縁層と、ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域と前記チャネル領域の間に設けられた第1LDD領域と、前記ドレイン領域と前記チャネル領域の間に設けられた第2LDD領域とを有し、前記第1絶縁層と対向する位置に配置された半導体層と、前記チャネル領域を覆うゲート絶縁層と、前記ゲート絶縁層を介して前記チャネル領域と対向する位置に配置されたゲート電極と、を含み、前記第1LDD領域と前記第2LDD領域のうちの一方と前記チャネル領域が、前記第1凹部に配置されていることを特徴とする。
この態様によれば、第1LDD領域と第2LDD領域のうちの一方とチャネル領域とが第1凹部に配置されるので、第1LDD領域と第2LDD領域とチャネル領域とが第1凹部に配置される構成に比べて、第1凹部の小型化を図ることができる。
この態様によれば、第1LDD領域と第2LDD領域のうちの一方とチャネル領域とが第1凹部に配置されるので、第1LDD領域と第2LDD領域とチャネル領域とが第1凹部に配置される構成に比べて、第1凹部の小型化を図ることができる。
上述した半導体装置の一態様において、前記第1凹部は、底面と側面とを有し、前記一方の少なくとも一部は、前記側面に配置されていることが望ましい。
この態様によれば、当該一方の少なくとも一部が第1凹部の側面に配置されているので、当該一方の全てが第1凹部の底面に配置される場合に比べて、当該一方に光が照射され難くなり、当該一方での光リーク電流の発生を抑制できる。
この態様によれば、当該一方の少なくとも一部が第1凹部の側面に配置されているので、当該一方の全てが第1凹部の底面に配置される場合に比べて、当該一方に光が照射され難くなり、当該一方での光リーク電流の発生を抑制できる。
上述した半導体装置の一態様において、第1方向に延びている第2凹部を有する第2絶縁層と、前記第2凹部に配置されたゲート配線と、前記ゲート配線と前記ゲート電極とを電気的に接続する接続部と、をさらに含み、前記第1凹部は、前記第1方向に延びており、かつ、前記ゲート配線を介して前記第2凹部と対向する位置に配置され、前記ソース領域と前記第1LDD領域と前記チャネル領域と前記第2LDD領域と前記ドレイン領域は、前記第1方向と交差する第2方向に並んでおり、前記ゲート電極の前記第1方向の長さは、前記チャネル領域の前記第1方向の長さよりも長く、前記接続部は、前記チャネル領域の前記第1方向の端部から前記第1方向にずれた位置であって前記ゲート電極と前記ゲート配線との間に前記半導体層が介在しない位置で、前記ゲート電極と前記ゲート配線とを電気的に接続することが望ましい。
この態様によれば、ゲート配線とゲート電極との電気的な接続を容易に行うことが可能になる。
この態様によれば、ゲート配線とゲート電極との電気的な接続を容易に行うことが可能になる。
上述した半導体装置の一態様において、前記ゲート配線は、前記半導体層と対向する前記第2絶縁層の領域にも配置され、かつ、遮光性を有することが望ましい。
この態様によれば、ゲート配線が、第2絶縁層側からの光が半導体層に照射することを抑制する遮光部材としても機能し、第2絶縁層側からの光が半導体層に照射することを抑制する専用の遮光部材が用いられる場合に比べて、構成の簡略化を図ることが可能になる。
この態様によれば、ゲート配線が、第2絶縁層側からの光が半導体層に照射することを抑制する遮光部材としても機能し、第2絶縁層側からの光が半導体層に照射することを抑制する専用の遮光部材が用いられる場合に比べて、構成の簡略化を図ることが可能になる。
本発明の電気光学装置の一態様は、上述した半導体装置を含むことを特徴とする。
この態様によれば、電気光学装置において半導体装置が有する凹部の小型化を図ることが可能になる。
この態様によれば、電気光学装置において半導体装置が有する凹部の小型化を図ることが可能になる。
上述した電気光学装置の一態様において、走査線と、前記走査線と交差するデータ線と、前記走査線と前記データ線との交差に対応して設けられ前記走査線の選択時に前記データ線に供給されたデータ信号に応じた表示を実行する画素と、前記画素を構成する画素電極と、を含み、前記ソース領域は、前記データ線と電気的に接続し、前記ドレイン領域は、前記画素電極と電気的に接続し、前記ゲート線は、前記走査線と電気的に接続し、前記一方は、前記第2LDD領域であることが望ましい。
この態様によれば、第2LDD領域(ドレイン側のLDD領域)が第1凹部の側面に配置されているため、第1LDD領域(ソース側のLDD領域)よりも第2LDD領域の方が、第1絶縁層側からの光が照射され難くなる。
第1LDD領域よりも第2LDD領域に光が照射され難い場合には、画素に対して極性が異なるデータ信号を交互に供給し、データ信号の極性を反転する前にプリチャージ信号を用いて極性のバランスを取る場合、第1LDD領域よりも第2LDD領域に光が照射されやすい場合に比べて、プリチャージ信号を用いた極性のバランスを取りやすくなり、表示品質を向上できる。
この態様によれば、第2LDD領域(ドレイン側のLDD領域)が第1凹部の側面に配置されているため、第1LDD領域(ソース側のLDD領域)よりも第2LDD領域の方が、第1絶縁層側からの光が照射され難くなる。
第1LDD領域よりも第2LDD領域に光が照射され難い場合には、画素に対して極性が異なるデータ信号を交互に供給し、データ信号の極性を反転する前にプリチャージ信号を用いて極性のバランスを取る場合、第1LDD領域よりも第2LDD領域に光が照射されやすい場合に比べて、プリチャージ信号を用いた極性のバランスを取りやすくなり、表示品質を向上できる。
以下、図面を参照しながら本発明に係る実施の形態を説明する。なお、図面において各部の寸法および縮尺は実際のものと適宜異なる。また、以下に記載する実施の形態は、本発明の好適な具体例である。このため、本実施形態には、技術的に好ましい種々の限定が付されている。しかしながら、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
なお、以下の説明において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、他の一部が他の構成物を介して配置される場合を表すものとする。
<第1実施形態>
本発明の第1実施形態に係る液晶装置として、薄膜トランジスター(TFT:Thin Film Transistor)を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を説明する。この液晶装置は、例えば、投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができる。この液晶装置は、電気光学装置の一例である。
本発明の第1実施形態に係る液晶装置として、薄膜トランジスター(TFT:Thin Film Transistor)を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を説明する。この液晶装置は、例えば、投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができる。この液晶装置は、電気光学装置の一例である。
<液晶装置の構成>
図1は、第1実施形態の液晶装置100の構成を示す模式平面図である。図2は、図1に示す液晶装置100のH−H’線に沿う模式断面図である。図3は、液晶装置100の電気的な構成を示す等価回路図である。
図1は、第1実施形態の液晶装置100の構成を示す模式平面図である。図2は、図1に示す液晶装置100のH−H’線に沿う模式断面図である。図3は、液晶装置100の電気的な構成を示す等価回路図である。
以下、液晶装置100の構成を、図1〜図3を参照しながら説明する。
図1および図2に示すように、液晶装置100は、素子基板10と液晶層15と対向基板20とを有する。
素子基板10と対向基板20は、互いに対向配置されている。液晶層15は、素子基板10と対向基板20によって挟持されている。液晶層15は、電気光学層の一例である。
図1および図2に示すように、液晶装置100は、素子基板10と液晶層15と対向基板20とを有する。
素子基板10と対向基板20は、互いに対向配置されている。液晶層15は、素子基板10と対向基板20によって挟持されている。液晶層15は、電気光学層の一例である。
素子基板10を構成する第1基材10aと、対向基板20を構成する第2基材20aは、例えば、ガラス基板または石英基板などの透明基板である。
素子基板10は対向基板20よりも大きい。素子基板10と対向基板20は、対向基板20の外周に沿って配置されたシール材14を介して接合されている。
素子基板10と対向基板20の間の領域のうち、平面視で環状に設けられたシール材14の内側の部分には、正または負の誘電異方性を有する液晶が封入されている。この液晶により液晶層15が構成される。
シール材14としては、例えば、熱硬化性または紫外線硬化性を有するエポキシ樹脂などの接着剤が採用されている。シール材14には、一対の基板(素子基板10と対向基板20)の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。
素子基板10は対向基板20よりも大きい。素子基板10と対向基板20は、対向基板20の外周に沿って配置されたシール材14を介して接合されている。
素子基板10と対向基板20の間の領域のうち、平面視で環状に設けられたシール材14の内側の部分には、正または負の誘電異方性を有する液晶が封入されている。この液晶により液晶層15が構成される。
シール材14としては、例えば、熱硬化性または紫外線硬化性を有するエポキシ樹脂などの接着剤が採用されている。シール材14には、一対の基板(素子基板10と対向基板20)の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。
シール材14の内側には、複数の画素Pが配列した表示領域Eが設けられている。
表示領域Eは、表示に寄与する複数の画素Pに加えて、複数の画素Pを囲むように配置されたダミー画素を含んでもよい。図1および図2では図示を省略したが、表示領域Eにおいて複数の画素Pをそれぞれ平面的に区分する遮光膜(ブラックマトリックス:BM)が対向基板20に設けられている。
表示領域Eは、表示に寄与する複数の画素Pに加えて、複数の画素Pを囲むように配置されたダミー画素を含んでもよい。図1および図2では図示を省略したが、表示領域Eにおいて複数の画素Pをそれぞれ平面的に区分する遮光膜(ブラックマトリックス:BM)が対向基板20に設けられている。
素子基板10(第1基材10a)の1辺部101に沿ったシール材14(以下「シール材14a」と称する)と1辺部101との間に、データ線駆動回路22が設けられている。1辺部101に対向する1辺部102に沿ったシール材14(以下「シール材14b」と称する)と表示領域Eとの間に、検査回路25が設けられている。1辺部101と直交し互いに対向する2つの1辺部103および104に沿ったシール材14(以下「シール材14c」と「シール材14d」と称する)と表示領域Eとの間に走査線駆動回路24が設けられている。シール材14bと検査回路25との間には、2つの走査線駆動回路24を繋ぐ複数の配線29が設けられている。
対向基板20(第2基材20a)において、環状に配置されたシール材14と表示領域Eとの間には、見切り部とも称される遮光膜18が環状に設けられている。遮光膜18は、例えば、遮光性を有する金属あるいは金属酸化物などから構成される。遮光膜18の内縁より内側の領域が、複数の画素Pを有する表示領域Eとなっている。
データ線駆動回路22または走査線駆動回路24に繋がる配線は、1辺部101に沿って配列された複数の外部接続用端子65に接続されている。以降、1辺部101に沿った方向をX方向とし、1辺部103に沿った方向をY方向として説明する。
図2に示すように、第1基材10aの液晶層15側の表面には、画素Pごとに設けられた透光性の画素電極27およびスイッチング素子である薄膜トランジスター(以下「TFT」と称する)30と、信号配線(不図示)と、これらを覆う配向膜28とが形成されている。
液晶装置100では、TFT30における半導体層(活性層)に光が入射してスイッチング動作が不安定になることを抑制する遮光構造が採用されている。素子基板10は、少なくとも画素電極27とTFT30と配向膜28を含む。
対向基板20の液晶層15側の表面には、遮光膜18と、遮光膜18を覆うように成膜された平坦化層33と、平坦化層33を覆うように設けられた対向電極31と、対向電極31を覆う配向膜32とが設けられている。対向基板20は、少なくとも対向電極31と配向膜32を含む。
遮光膜18は、図1に示すように、表示領域Eを取り囲むと共に、平面視において走査線駆動回路24および検査回路25と重なる位置に設けられている。
遮光膜18は、対向基板20側から、走査線駆動回路24および検査回路25を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを抑制する。また、遮光膜18は、不必要な迷光が表示領域Eに入射することを抑制して、表示領域Eの表示において高いコントラストを確保する。
遮光膜18は、対向基板20側から、走査線駆動回路24および検査回路25を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを抑制する。また、遮光膜18は、不必要な迷光が表示領域Eに入射することを抑制して、表示領域Eの表示において高いコントラストを確保する。
平坦化層33は、例えば酸化シリコンなどの無機材料から構成される。平坦化層33は、光透過性を有する。平坦化層33は、遮光膜18を覆うように設けられている。このような平坦化層33の形成方法としては、例えばプラズマCVD(Chemical Vapor Deposition)法などを用いて成膜する方法が挙げられる。
対向電極31は、例えばITO(Indium Tin Oxide)などの透明導電膜から構成される。対向電極31は、平坦化層33を覆うと共に、図1に示すように対向基板20の四隅に設けられた上下導通部26によって素子基板10側の配線に電気的に接続している。
画素電極27を覆う配向膜28と、対向電極31を覆う配向膜32とは、液晶装置100の光学設計に基づいて選定される。例えば、気相成長法を用いてSiOx(酸化シリコン)などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して垂直に近く配向させた無機配向膜が挙げられる。
液晶装置100は透過型であって、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトモード、または、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子(例えば、無機偏光板)が光学設計に応じて配置されている。
図3に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する複数(m本)の走査線3aおよび複数(n本)のデータ線6aと、共通電位配線としての容量線3bとを有する(n、mは、自然数)。走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
走査線3aとデータ線6aと容量線3bにより区分された領域に、画素電極27と、TFT30と、蓄積容量16とが設けられている。画素電極27とTFT30と蓄積容量16が、画素Pの画素回路を構成している。
走査線3aは、後述するゲート配線3c(図4および図5参照)を介して、TFT30のゲートに電気的に接続されている。
データ線6aは、TFT30のデータ線側ソースドレイン領域(以下「ソース領域」と称する)に電気的に接続されている。
画素電極27は、TFT30の画素電極側ソースドレイン領域(以下「ドレイン領域」と称する)に電気的に接続されている。
データ線6aは、TFT30のデータ線側ソースドレイン領域(以下「ソース領域」と称する)に電気的に接続されている。
画素電極27は、TFT30の画素電極側ソースドレイン領域(以下「ドレイン領域」と称する)に電気的に接続されている。
各データ線6aは、データ線駆動回路22(図1参照)に接続されている。各データ線6aは、データ線駆動回路22から供給される画像信号D1,D2,…,Dnを画素Pに供給する。
走査線3aは、走査線駆動回路24(図1参照)に接続されている。各走査線3aは、走査線駆動回路24から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。
走査線3aは、走査線駆動回路24(図1参照)に接続されている。各走査線3aは、走査線駆動回路24から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。
データ線駆動回路22からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給されてもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給されてもよい。
走査線駆動回路24は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングで供給する。
走査線駆動回路24は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングで供給する。
液晶装置100では、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極27に書き込まれる。
そして、画素電極27を介して液晶層15に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極27と対向電極31との間で一定期間保持される。
そして、画素電極27を介して液晶層15に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極27と対向電極31との間で一定期間保持される。
画素電極27と対向電極31との間で保持された画像信号D1〜Dnがリークするのを防止するため、画素電極27と対向電極31との間に形成される液晶容量と並列に蓄積容量16が接続されている。
蓄積容量16は、画素電極27と接続されたTFT30のドレイン領域と容量線3bとの間に設けられている。
蓄積容量16は、画素電極27と接続されたTFT30のドレイン領域と容量線3bとの間に設けられている。
<液晶装置、半導体装置の構成>
図4は、図2に示す液晶装置100のTFT30を含む部分の構造を示す模式断面図である。図5は、図4に示す液晶装置100のうちTFT30を含む半導体装置の部分を矢印A方向から見た模式図であり、一部の構成要素を省略してある。
以下、液晶装置100および半導体装置の構造を、図4および図5を参照しながら説明する。なお、図4および図5は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
図4は、図2に示す液晶装置100のTFT30を含む部分の構造を示す模式断面図である。図5は、図4に示す液晶装置100のうちTFT30を含む半導体装置の部分を矢印A方向から見た模式図であり、一部の構成要素を省略してある。
以下、液晶装置100および半導体装置の構造を、図4および図5を参照しながら説明する。なお、図4および図5は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
まず、TFT30について概要を説明する。
TFT30は、第1凹部11b1を有する第1絶縁層11bの上に形成されている。第1絶縁層11bは、シリコン酸化膜等からなる。第1絶縁層11bは「第1層間絶縁層」とも称される。TFT30は、半導体層30aと、ゲート絶縁層11gと、ゲート電極30gと、を含む。
TFT30は、第1凹部11b1を有する第1絶縁層11bの上に形成されている。第1絶縁層11bは、シリコン酸化膜等からなる。第1絶縁層11bは「第1層間絶縁層」とも称される。TFT30は、半導体層30aと、ゲート絶縁層11gと、ゲート電極30gと、を含む。
半導体層30aは、ポリシリコン等から構成されている。半導体層30aは、第1絶縁層11b上(第1絶縁層11bと対向する位置)に配置されている。半導体層30aは、ソース領域30sと、第1LDD領域30s1と、チャネル領域30cと、第2LDD領域30d1と、ドレイン領域30dと、を有する。
ソース領域30sは、中継電極51を介してデータ線6aと電気的に接続されている。ドレイン領域30dは、中継電極52および53等を介して、画素電極27と電気的に接続されている。第1LDD領域30s1は、ソース領域30sとチャネル領域30cの間に設けられている。第2LDD領域30d1は、ドレイン領域30dとチャネル領域30cの間に設けられている。ゲート絶縁層11gは、半導体層30aを覆っている。
ゲート電極30gは、ゲート絶縁層11gを介してチャネル領域30cと対向する位置に配置されている。ゲート電極30gは、ゲート配線3cを介して走査線3aと接続されている。
ソース領域30sは、中継電極51を介してデータ線6aと電気的に接続されている。ドレイン領域30dは、中継電極52および53等を介して、画素電極27と電気的に接続されている。第1LDD領域30s1は、ソース領域30sとチャネル領域30cの間に設けられている。第2LDD領域30d1は、ドレイン領域30dとチャネル領域30cの間に設けられている。ゲート絶縁層11gは、半導体層30aを覆っている。
ゲート電極30gは、ゲート絶縁層11gを介してチャネル領域30cと対向する位置に配置されている。ゲート電極30gは、ゲート配線3cを介して走査線3aと接続されている。
そして、第2LDD領域30d1とチャネル領域30cが、第1凹部11b1に配置されている。このため、第1LDD領域30s1と第2LDD領域30d1とチャネル領域30cとが第1凹部11b1に配置される構成に比べて、第1凹部11b1の小型化を図ることが可能になる。
例えば、特許文献1に記載されたように、第1LDD領域30s1と第2LDD領域30d1とチャネル領域30cとが第1凹部11b1に配置される構成では、第1凹部11b1は、第1LDD領域30s1と第2LDD領域30d1とチャネル領域30cの全てが配置されるだけの大きさを有する必要がある。
これに対して本実施形態では、第1凹部11b1には、第2LDD領域30d1とチャネル領域30cが配置されていればよく、第1LDD領域30s1が第1凹部11b1に配置されないので、第1凹部11b1は、少なくとも、第2LDD領域30d1とチャネル領域30cのみが配置されるだけの大きさを有すればよい。このため、第1LDD領域30s1と第2LDD領域30d1とチャネル領域30cとが第1凹部11b1に配置される構成に比べて、第1凹部11b1の小さくすることが可能になる。
これに対して本実施形態では、第1凹部11b1には、第2LDD領域30d1とチャネル領域30cが配置されていればよく、第1LDD領域30s1が第1凹部11b1に配置されないので、第1凹部11b1は、少なくとも、第2LDD領域30d1とチャネル領域30cのみが配置されるだけの大きさを有すればよい。このため、第1LDD領域30s1と第2LDD領域30d1とチャネル領域30cとが第1凹部11b1に配置される構成に比べて、第1凹部11b1の小さくすることが可能になる。
次に、TFT30を含む半導体装置について詳細に説明する。
第1基材10a上には、シリコン酸化膜等からなる第2絶縁層11aが設けられている。第2絶縁層11aは「下地絶縁層」とも称される。
第2絶縁層11aには、TFT30が設けられる領域の一部が第1基材10a側に張り出す第2凹部12が設けられている。第2凹部12は、図5に示した第1方向B(ゲート配線3cの延伸方向)に延びている。第1方向Bに延びる第2凹部12は、第2溝部と称することもできる。
以下、第2絶縁層11aの第1絶縁層11b側の面のうち、第2凹部12を除く面を「第1面12a」および「第2面12b」と称する。第2凹部12の底面を「第3面12c」と称する。第1面12aと第3面12cとの間の斜面(第2凹部12の側面)を、「第4面12d」と称する。第2面12bと第3面12cとの間の斜面(第2凹部12の側面)を「第5面12e」と称する。第2凹部12では、第2絶縁層11aの第1基材10a側の面12fから第1面12aおよび第2面12bまでの距離より、面12fから第3面12cまでの距離が短くなっている。
第1基材10a上には、シリコン酸化膜等からなる第2絶縁層11aが設けられている。第2絶縁層11aは「下地絶縁層」とも称される。
第2絶縁層11aには、TFT30が設けられる領域の一部が第1基材10a側に張り出す第2凹部12が設けられている。第2凹部12は、図5に示した第1方向B(ゲート配線3cの延伸方向)に延びている。第1方向Bに延びる第2凹部12は、第2溝部と称することもできる。
以下、第2絶縁層11aの第1絶縁層11b側の面のうち、第2凹部12を除く面を「第1面12a」および「第2面12b」と称する。第2凹部12の底面を「第3面12c」と称する。第1面12aと第3面12cとの間の斜面(第2凹部12の側面)を、「第4面12d」と称する。第2面12bと第3面12cとの間の斜面(第2凹部12の側面)を「第5面12e」と称する。第2凹部12では、第2絶縁層11aの第1基材10a側の面12fから第1面12aおよび第2面12bまでの距離より、面12fから第3面12cまでの距離が短くなっている。
図4および図5に示すように、第2凹部12上には、遮光性を有するゲート配線3cが形成されている。ゲート配線3cは、半導体層30a(ソース領域30sと第1LDD領域30s1とチャネル領域30cと第2LDD領域30d1とドレイン領域30d)と対向する第2絶縁層11aの領域上にも配置されている。図4に示すように、ゲート配線3cは、第1絶縁層11bによって覆われている。
第1絶縁層11bの第1凹部11b1は、第2凹部12と同様に第1方向Bに延びている。第1凹部11b1は、ゲート配線3cを介して第2凹部12と対向する位置に配置されている。第1凹部11b1は、第4面12d側の側面11b1dと、第5面12e側の側面11b1eと、底面11b1cと、を有する。第1方向Bに延びる第1凹部11b1は、第1溝部と称することもできる。
第1絶縁層11b上には、半導体層30aが配置されている。
第1絶縁層11b上には、半導体層30aが配置されている。
上述したように、半導体層30aは、チャネル領域30cと、第1LDD領域30s1と、ソース領域30sと、第2LDD領域30d1と、ドレイン領域30dとを備えている。
チャネル領域30cには、ボロン(B)イオン等のP型の不純物イオンがドープされている。ソース領域30sと第1LDD領域30s1とドレイン領域30dと第2LDD領域30d1には、リン(P)イオン等のN型の不純物イオンがドープされている。このため、TFT30は、N型のTFTとして形成されている。
ソース領域30sと第1LDD領域30s1は、第1絶縁層11bおよびゲート配線3cを介して第1面12aと対向する位置に配置されている。ドレイン領域30dは、第1絶縁層11bおよびゲート配線3cを介して第2面12bと対向する位置に配置されている。
第2LDD領域30d1は、第1絶縁層11bおよびゲート配線3cを介して第5面12eと対向する位置に配置されている。
図4に示した例では、第2LDD領域30d1の一部が、第1絶縁層11bおよびゲート配線3cを介して第5面12eと対向する位置に配置され、第2LDD領域30d1の残りの部分が、第1絶縁層11bおよびゲート配線3cを介して第3面12cと対向する位置に配置されている。
なお、第2LDD領域30d1の全てが、第1絶縁層11bおよびゲート配線3cを介して第5面12eと対向する位置に配置されてもよい。
図4に示した例では、第2LDD領域30d1の一部が、第1絶縁層11bおよびゲート配線3cを介して第5面12eと対向する位置に配置され、第2LDD領域30d1の残りの部分が、第1絶縁層11bおよびゲート配線3cを介して第3面12cと対向する位置に配置されている。
なお、第2LDD領域30d1の全てが、第1絶縁層11bおよびゲート配線3cを介して第5面12eと対向する位置に配置されてもよい。
チャネル領域30cは、第1絶縁層11bおよびゲート配線3cを介して第3面12cおよび第4面12dと対向する位置に配置されている。
ソース領域30sと第1LDD領域30s1とチャネル領域30cと第2LDD領域30d1とドレイン領域30dは、第1方向Bと直交する第2方向C(図5参照)に並んでいる。このため、半導体層30aは、第1方向Bに延びる第1凹部11b1を横切るように配置されている。
なお、第2方向Cは、第1方向Bと直交する方向に限らず、第1方向Bと交差する方向であればよい。
なお、第2方向Cは、第1方向Bと直交する方向に限らず、第1方向Bと交差する方向であればよい。
図5に示すように、ゲート電極30gの第1方向Bの長さW1は、チャネル領域30cの第1方向Bの長さW2よりも長い。なお、ゲート電極30gのうち、トランジスターのゲート電極として実質機能するのは、チャネル領域30cとの重なり部分であり、その他の領域はゲート電位の配線として機能する。
コンタクト用電極60は、チャネル領域30cの第1方向の端部(例えば、端部30c1)から第1方向Bにずれた位置であって、ゲート電極30gとゲート配線3cとの間に半導体層30aが介在しない位置で、ゲート電極30gとゲート配線3cとを電気的に接続している。コンタクト用電極60は、接続部の一例である。
コンタクト用電極60は、チャネル領域30cの第1方向の端部(例えば、端部30c1)から第1方向Bにずれた位置であって、ゲート電極30gとゲート配線3cとの間に半導体層30aが介在しない位置で、ゲート電極30gとゲート配線3cとを電気的に接続している。コンタクト用電極60は、接続部の一例である。
ゲート電極30gおよびゲート絶縁層11g上には、シリコン酸化膜等からなる第3絶縁層11cが形成されている。第3絶縁層11cは「第2層間絶縁層」とも称される。
第3絶縁層11c上には、コンタクトホールCNT1を介してソース領域30sに繋がる中継電極51ならびにデータ線6aと、コンタクトホールCNT2を介してドレイン領域30dに繋がる中継電極52が配置されている。
中継電極51および52とデータ線6aは、ゲート電極30gおよびゲート絶縁層11g上に、Al(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、この導電膜をパターニングすることにより形成される。
第3絶縁層11c上には、コンタクトホールCNT1を介してソース領域30sに繋がる中継電極51ならびにデータ線6aと、コンタクトホールCNT2を介してドレイン領域30dに繋がる中継電極52が配置されている。
中継電極51および52とデータ線6aは、ゲート電極30gおよびゲート絶縁層11g上に、Al(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、この導電膜をパターニングすることにより形成される。
次に、データ線6aと、中継電極51および52と、第3絶縁層11cを覆う第4絶縁層11dが形成される。第4絶縁層11dは「第3層間絶縁層」とも称される。
第4絶縁層11dは、例えば、シリコンの酸化物または窒化物によって構成される。第4絶縁層11dについては、TFT30が設けられた領域を覆うことによって生じる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理(Chemical Mechanical Polishing:CMP処理)またはスピンコート処理などが挙げられる。その後、第4絶縁層11dを貫通するコンタクトホールCNT3が形成される。
第4絶縁層11dは、例えば、シリコンの酸化物または窒化物によって構成される。第4絶縁層11dについては、TFT30が設けられた領域を覆うことによって生じる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理(Chemical Mechanical Polishing:CMP処理)またはスピンコート処理などが挙げられる。その後、第4絶縁層11dを貫通するコンタクトホールCNT3が形成される。
第4絶縁層11d上には、蓄積容量16の一部を構成する容量線3b(COM電位)が形成されている。容量線3bは、例えば、下層にアルミニウム(Al)膜が配置され、上層に窒化チタン(TiN)膜が配置された積層構造になっている。
容量線3b上には、容量線3bを覆うように、アルミナまたはシリコン窒化膜などからなる容量絶縁膜16bが形成されている。また、容量絶縁膜16b上における、コンタクトホールCNT4の領域と平面視で重なる領域に、シリコン酸化膜などからなるストッパー膜16c1が形成されている。ストッパー膜16c1は、容量絶縁膜16bの形成前、すなわち、容量線3bと容量絶縁膜16bとの間に形成されてもよい。
ストッパー膜16c1、容量絶縁膜16b、および第4絶縁層11d上には、コンタクトホールCNT3を介してドレイン領域30dに繋がる中継電極53ならびに蓄積容量16を構成する画素電極電位層の一例である容量電極16cが形成されている。
中継電極53と容量電極16cは、コンタクトホールCNT3を埋めると共に、第4絶縁層11dを覆うようにAl(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、この導電膜をパターニングすることにより形成される。なお、ストッパー膜16c1上において、隣り合う容量電極16cと容量電極16cとが分離するように、この導電膜についてパターニングされている。
中継電極53と容量電極16cは、コンタクトホールCNT3を埋めると共に、第4絶縁層11dを覆うようにAl(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、この導電膜をパターニングすることにより形成される。なお、ストッパー膜16c1上において、隣り合う容量電極16cと容量電極16cとが分離するように、この導電膜についてパターニングされている。
容量電極16c上には、シリコン酸化膜などからなる第5絶縁層11eが形成されている。第5絶縁層11eは「第4層間絶縁層」とも称される。第5絶縁層11eには、第5絶縁層11eを貫通するコンタクトホールCNT4が形成されている。第5絶縁層11e上には、第4絶縁層11dと同様に平坦化処理が施されてもよい。
第5絶縁層11eを貫通するコンタクトホールCNT4は、例えば、ストッパー膜16c1と平面視で重なる容量電極16cの一部に形成される。第5絶縁層11e上には、コンタクトホールCNT4を埋めるようにITOなどの透明導電膜が成膜される。そして、この透明導電膜をパターニングすることにより、コンタクトホールCNT4を介して容量電極16cおよびドレイン領域30dと繋がる画素電極27が形成される。
つまり、容量電極16cは、中継電極53、コンタクトホールCNT3、中継電極52、コンタクトホールCNT2を介して、ドレイン領域30dと電気的に接続されると共に、コンタクトホールCNT4を介して画素電極27と電気的に接続されている。
つまり、容量電極16cは、中継電極53、コンタクトホールCNT3、中継電極52、コンタクトホールCNT2を介して、ドレイン領域30dと電気的に接続されると共に、コンタクトホールCNT4を介して画素電極27と電気的に接続されている。
画素電極27および第5絶縁層11e上には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した配向膜28(図2参照)が設けられている。配向膜28上には、シール材14(図1および図2参照)により囲まれた空間に液晶等が封入された液晶層15が設けられている。
一方、第2基材20a上(液晶層15側)には、その全面に渡って対向電極31が設けられている(図2参照)。対向電極31上には、酸化シリコン(SiO2)などの無機材料を斜方蒸着した配向膜32が設けられている。対向電極31は、画素電極27と同様に、例えばITO膜等の透明導電性膜からなる。
液晶層15は、画素電極27と対向電極31との間で電界が生じていない状態では、配向膜28および32によって所定の配向状態をとる。シール材14は、素子基板10および対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂または熱硬化性樹脂からなる接着剤である。シール材14には、素子基板10と対向基板20との間の距離を所定値とするためのグラスファイバーあるいはガラスビーズ等のスペーサーが混入されている。
半導体層30aがポリシリコンで構成される薄膜トランジスター(TFT30)の場合、その膜質により、リーク電流等を抑制するため、ある程度の大きさのチャネル領域(チャネル長)とLDD領域(LDD長)が必要であり、小型化に限界がある。しかし、この態様によれば、TFT30の性能を維持し、平面的なサイズの小型化が、容易に実現できる。
<液晶装置、および半導体装置の製造方法>
図6は、液晶装置100の製造方法を工程順に示すフローチャートである。図7から図13は、液晶装置100の製造方法のうち半導体装置の製造方法を示す模式断面図である。以下、液晶装置100の製造方法、および半導体装置の製造方法を、図6〜図13を参照しながら説明する。
図6は、液晶装置100の製造方法を工程順に示すフローチャートである。図7から図13は、液晶装置100の製造方法のうち半導体装置の製造方法を示す模式断面図である。以下、液晶装置100の製造方法、および半導体装置の製造方法を、図6〜図13を参照しながら説明する。
最初に、素子基板10側の製造方法を説明する。
まず、ステップS11では、石英基板などからなる第1基材10a上に、TFT30を形成する。具体的には、図7に示すように、第1基材10a上に、周知の成膜技術を用いて、シリコン酸化膜などからなる第2絶縁層11aを成膜する。
次に、フォトリソグラフィ技術およびエッチング技術を用いて、TFT30が形成される領域に第2凹部12を形成する。なお、第2絶縁層11aに第2凹部12を形成する方法は、フォトリソグラフィ技術およびエッチング技術を用いる方法に限定されず、例えば、マスクを用いることによって、第2凹部12を有する第2絶縁層11aを積層(成膜)する方法が用いられてもよい。また、転写法または物理的な方法を用いて第2凹部12が形成されてもよい。
まず、ステップS11では、石英基板などからなる第1基材10a上に、TFT30を形成する。具体的には、図7に示すように、第1基材10a上に、周知の成膜技術を用いて、シリコン酸化膜などからなる第2絶縁層11aを成膜する。
次に、フォトリソグラフィ技術およびエッチング技術を用いて、TFT30が形成される領域に第2凹部12を形成する。なお、第2絶縁層11aに第2凹部12を形成する方法は、フォトリソグラフィ技術およびエッチング技術を用いる方法に限定されず、例えば、マスクを用いることによって、第2凹部12を有する第2絶縁層11aを積層(成膜)する方法が用いられてもよい。また、転写法または物理的な方法を用いて第2凹部12が形成されてもよい。
詳述すると、第2絶縁層11aにおける第1基材10a側の面を面12f、面12fに対向する面を第1面12aおよび第2面12b、第2凹部12の底面を第3面12c、第1面12aと第3面12cとの間の斜面を第4面、第2面と第3面12cとの間の斜面を第5面12eとする第2凹部12が形成される。
続いて、図8に示す工程では、第2絶縁層11a上に、アルミニウムなどからなる下側遮光膜3c1を成膜する。なお、下側遮光膜3c1は、下層の第2絶縁層11aの起伏に倣って成膜される。下側遮光膜3c1の厚みは、例えば、0.2μmである。その後、下側遮光膜3c1をパターニングして、ゲート配線3cを形成する。
続いて、図9に示す工程では、第1絶縁層11bおよび半導体層30aを形成する。具体的には、まず、ゲート配線3c上に、シリコン酸化膜などからなる第1絶縁層11bを成膜する。
次に、第1絶縁層11b上に、周知の成膜技術、フォトグラフィ技術、およびエッチング技術を用いて、第1絶縁層11bの上に、ポリシリコンなどからなる半導体層30aを形成する。
次に、第1絶縁層11b上に、周知の成膜技術、フォトグラフィ技術、およびエッチング技術を用いて、第1絶縁層11bの上に、ポリシリコンなどからなる半導体層30aを形成する。
図10に示す工程では、半導体層30aに不純物イオンを注入する。具体的には、N型のTFTを形成する場合、チャネル領域30cとなる領域には、ボロン(B)イオン等のP型の不純物イオンをドープする。ソース領域30sとなる領域、ドレイン領域30dとなる領域、第1LDD領域30s1となる領域、および第2LDD領域30d1となる領域に、リン(P)イオン等のN型の不純物イオンを、注入量を調整してドープする。なお、N領域は後述のゲート電極30g形成後にイオン注入を実施して形成してもよい。
これにより、ソース領域30sおよび第1LDD領域30s1が、ゲート配線3cおよび第1絶縁層11bを介して第1面12aに対向する位置に形成される。また、ドレイン領域30dが、ゲート配線3cおよび第1絶縁層11bを介して第2面12bに対向する位置に形成される。また、第2LDD領域30d1の一部が、ゲート配線3cおよび第1絶縁層11bを介して第5面12eに対向する位置に形成され、第2LDD領域30d1の残りの部分が、ゲート配線3cおよび第1絶縁層11bを介して第3面12cに対向する位置に形成される。また、チャネル領域30cが、ゲート配線3cおよび第1絶縁層11bを介して第3面12cおよび第4面12dに対向する位置に形成される。
図11に示す工程では、ゲート電極30gを形成する。具体的には、まず、半導体層30aおよび第1絶縁層11b上にゲート絶縁層11gを形成する。
次に、チャネル領域30cの第1方向Bの端部から第1方向Bにずれた位置であってゲート電極30gとゲート配線3cとの間に半導体層30aが介在しない位置において、ゲート絶縁層11gと第1絶縁層11bに、フォトリソグラフィ技術およびエッチング技術を用いて、コンタクト用電極60(図5参照)のためのコンタクトホール(不図示)を形成する。
次に、ゲート絶縁層11g上およびコンタクト用電極60のためのコンタクトホールにポリシリコンを成膜し、このポリシリコンをパターニングすることにより、ゲート絶縁層11gを介してチャネル領域30cと対向する位置、およびその位置から第1方向Bに延びた位置にゲート電極30gを形成するとともに、ゲート電極30gとゲート配線3cとを電気的に接続するコンタクト用電極60(図5参照)を形成する。
次に、チャネル領域30cの第1方向Bの端部から第1方向Bにずれた位置であってゲート電極30gとゲート配線3cとの間に半導体層30aが介在しない位置において、ゲート絶縁層11gと第1絶縁層11bに、フォトリソグラフィ技術およびエッチング技術を用いて、コンタクト用電極60(図5参照)のためのコンタクトホール(不図示)を形成する。
次に、ゲート絶縁層11g上およびコンタクト用電極60のためのコンタクトホールにポリシリコンを成膜し、このポリシリコンをパターニングすることにより、ゲート絶縁層11gを介してチャネル領域30cと対向する位置、およびその位置から第1方向Bに延びた位置にゲート電極30gを形成するとともに、ゲート電極30gとゲート配線3cとを電気的に接続するコンタクト用電極60(図5参照)を形成する。
図12に示す工程では、ゲート電極30gおよびゲート絶縁層11g上に、シリコン酸化膜などからなる第3絶縁層11cを形成する。
次に、第3絶縁層11cおよびゲート絶縁層11gに、フォトリソグラフィ技術およびエッチング技術を用いて、コンタクトホールCNT1およびCNT2を形成する。
次に、第3絶縁層11cおよびゲート絶縁層11gに、フォトリソグラフィ技術およびエッチング技術を用いて、コンタクトホールCNT1およびCNT2を形成する。
図13に示す工程では、第3絶縁層11c上に、データ線6aと、中継電極51および52とを形成する。具体的には、コンタクトホールCNT1およびCNT2の中を埋めると共に、第3絶縁層11c上にアルミニウムなどの遮光性の導電部材を成膜し、この導電部材をパターニングする。これにより、第3絶縁層11c上には、コンタクトホールCNT1と電気的に接続された中継電極51およびデータ線6aと、コンタクトホールCNT2と電気的に接続された中継電極52とが形成される。以上により、TFT30が形成される。
続いて、図6に戻って説明を続ける。
ステップS12では、画素電極27を形成する。具体的には、TFT30上に、周知の成膜技術、フォトリソグラフィ技術、およびエッチング技術を用いて、第3絶縁層11c、第4絶縁層11d、蓄積容量16、第5絶縁層11eを形成し、第5絶縁層11e上に画素電極27を形成する。
ステップS12では、画素電極27を形成する。具体的には、TFT30上に、周知の成膜技術、フォトリソグラフィ技術、およびエッチング技術を用いて、第3絶縁層11c、第4絶縁層11d、蓄積容量16、第5絶縁層11eを形成し、第5絶縁層11e上に画素電極27を形成する。
ステップS13では、配向膜28を形成する。具体的には、画素電極27が設けられた第5絶縁層11e上の全体に、酸化シリコンなどの無機材料を斜方蒸着することで、柱状構造物を有する配向膜28を形成する。
次に、対向基板20側の製造方法を説明する。
まず、ステップS21では、石英基板等の透光性材料からなる第2基材20a上に、周知の成膜技術を用いて対向電極31を形成する。
まず、ステップS21では、石英基板等の透光性材料からなる第2基材20a上に、周知の成膜技術を用いて対向電極31を形成する。
続いて、ステップS22では、対向電極31上に配向膜32を形成する。配向膜32の製造方法としては、例えば、酸化シリコン(SiO2)などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、対向基板20が完成する。
次に、素子基板10と対向基板20とを貼り合わせる方法を説明する。
ステップS31では、素子基板10上にシール材14を塗布する。具体的には、例えば、素子基板10とディスペンサー(吐出装置でも可能)との相対的な位置関係を変化させて、素子基板10における表示領域Eの周縁部に(表示領域Eを囲むように)シール材14を塗布する。
ステップS31では、素子基板10上にシール材14を塗布する。具体的には、例えば、素子基板10とディスペンサー(吐出装置でも可能)との相対的な位置関係を変化させて、素子基板10における表示領域Eの周縁部に(表示領域Eを囲むように)シール材14を塗布する。
ステップS32では、素子基板10と対向基板20とを貼り合わせる。具体的には、素子基板10に、塗布されたシール材14を介して対向基板20を貼り合わせる。
ステップS33では、液晶注入口から構造体の内部に液晶を注入し、その後、液晶注入口を封止材で封止する。以上により、液晶装置100が完成する。
この態様によれば、TFT30の性能を維持し、平面的なサイズの小型化が容易に実現できる。
<電子機器の構成>
次に、本実施形態の電子機器としての投射型表示装置について、図14を参照しながら説明する。図14は、上記した液晶装置100を備えた投射型表示装置の構成を示す概略図である。
次に、本実施形態の電子機器としての投射型表示装置について、図14を参照しながら説明する。図14は、上記した液晶装置100を備えた投射型表示装置の構成を示す概略図である。
図14に示すように、本実施形態の投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104および1105と、3つの反射ミラー1106、1107および1108と、5つのリレーレンズ1201、1202、1203、1204、および1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210、1220、および1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
偏光照明装置1100は、超高圧水銀灯またはハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202および1203と2つの反射ミラー1107および1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
液晶ライトバルブ1210,1220および1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220および1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。
クロスダイクロイックプリズム1206は、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。
液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子200aおよび200bの間に隙間を置いて配置されている。他の液晶ライトバルブ1220および1230も同様である。
変更素子200bとして、例えば、無機偏光板が用いられる。無機偏光板は、有機偏光板に比べて光の反射率が高い。
このため、変更素子200bで反射された光の一部は、第1基材10a側からTFT30に向かって進む。第1基材10a側からTFT30に向かって進む光の多くは、遮光層を兼ねるゲート配線3cを透過できないが、その一部はゲート配線3cを通過してしまう。
ここで、TFT30の第2LDD領域30d2の少なくとも一部は、第1凹部11b1の側面11b1e(つまり、底面11b1cに対して傾いた面)に配置されている。このため、第2LDD領域30d2の全てが第2面12bと対向する位置に配置された場合に比べて、第1基材10a側からゲート配線3cを透過した光を受ける量が小さくなり、光リーク電流の発生を抑制できる。
なお、変更素子200bとして、有機偏光板が用いられてもよい。また、偏光素子200aとして、無機偏光板が用いられてもよいし、有機偏光板が用いられてもよい。
このため、変更素子200bで反射された光の一部は、第1基材10a側からTFT30に向かって進む。第1基材10a側からTFT30に向かって進む光の多くは、遮光層を兼ねるゲート配線3cを透過できないが、その一部はゲート配線3cを通過してしまう。
ここで、TFT30の第2LDD領域30d2の少なくとも一部は、第1凹部11b1の側面11b1e(つまり、底面11b1cに対して傾いた面)に配置されている。このため、第2LDD領域30d2の全てが第2面12bと対向する位置に配置された場合に比べて、第1基材10a側からゲート配線3cを透過した光を受ける量が小さくなり、光リーク電流の発生を抑制できる。
なお、変更素子200bとして、有機偏光板が用いられてもよい。また、偏光素子200aとして、無機偏光板が用いられてもよいし、有機偏光板が用いられてもよい。
また、液晶装置100では、いわゆる焼き付きを防止するため、基準電位に対するデータ信号の電位の極性を、周期的(例えば垂直走査期間ごと)に順次に反転する。
この際、プリチャージ期間においてプリチャージ電圧をソース領域30sに印加することによって、極性のバランスを取ることが行われる。
この極性バランスを取る制御は、画素電極27に接続されたドレイン領域30d1に隣接する第2LDD領域30d1に対する光の入射を、第1LDD領域30s1に対する光の入射よりも抑えた方が容易になることを発明者は見出した。
上述したように本実施形態では、第2LDD領域30d1の少なくとも一部は、第1凹部11b1の側面11b1eに配置され、第1LDD領域30s1は、第2面12bと対向する位置に配置されている。このため、第2LDD領域30d1は、第1LDD領域30s1に比べて、第1基材10a側からゲート配線3cを透過した光を受ける量が小さくなる。よって、プリチャージ電圧を用いた極性バランスを取る制御が容易になる。
この際、プリチャージ期間においてプリチャージ電圧をソース領域30sに印加することによって、極性のバランスを取ることが行われる。
この極性バランスを取る制御は、画素電極27に接続されたドレイン領域30d1に隣接する第2LDD領域30d1に対する光の入射を、第1LDD領域30s1に対する光の入射よりも抑えた方が容易になることを発明者は見出した。
上述したように本実施形態では、第2LDD領域30d1の少なくとも一部は、第1凹部11b1の側面11b1eに配置され、第1LDD領域30s1は、第2面12bと対向する位置に配置されている。このため、第2LDD領域30d1は、第1LDD領域30s1に比べて、第1基材10a側からゲート配線3cを透過した光を受ける量が小さくなる。よって、プリチャージ電圧を用いた極性バランスを取る制御が容易になる。
なお、液晶装置100が搭載される電子機器としては、投射型表示装置1000の他、ヘッドアップディスプレイ、スマートフォン、EVF(Electrical View Finder)、モバイルミニプロジェクター、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置または照明機器など各種電子機器が挙げられる。
以上詳述したように、本実施形態によれば、以下に示す効果が得られる。
第2LDD領域30d1とチャネル領域30cとが第1凹部11b1に配置されるので、第1LDD領域30s1と第2LDD領域30d1とチャネル領域30cとが第1凹部11b1に配置される構成に比べて、第1凹部11b1の小型化を図ることができる。
第2LDD領域30d1とチャネル領域30cとが第1凹部11b1に配置されるので、第1LDD領域30s1と第2LDD領域30d1とチャネル領域30cとが第1凹部11b1に配置される構成に比べて、第1凹部11b1の小型化を図ることができる。
第2LDD領域30d1の少なくとも一部が、第1凹部11b1の側面11b1eに配置されているので、第2LDD領域30d1の全てが第1凹部11b1の底面11b1cに配置される場合に比べて、第1基材10a側からの光の受光量を低減可能になり、第2LDD領域30d1での光リーク電流の発生を抑制できる。
コンタクト用電極60は、ゲート電極30gとゲート配線3cとの間に半導体層30aが介在しない領域でゲート電極30gとゲート配線3cとを電気的に接続している。このため、ゲート配線3cとゲート電極30gとの電気的な接続を容易に行うことが可能になる。
ゲート配線3cが、第1基材10a側からの光を遮光する遮光部材としても機能するので、第1基材10a側からの光を遮光する専用の遮光部材が用いられる場合に比べて、構成の簡略化を図ることが可能になる。
第2LDD領域30d1の少なくとも一部は、第1凹部11b1の側面11b1eに配置され、第1LDD領域30s1は、第2面12bと対向する位置に配置されている。このため、第2LDD領域30d1は、第1LDD領域30s1に比べて、第1基材10a側からゲート配線3cを透過した光を受ける量が小さくなる。よって、プリチャージ電圧を用いた極性バランスを取る制御が容易になる。
<変形例>
本発明は、上述した実施形態に限定されるものではなく、例えば、次に述べるような各種の変形が可能である。また、次に述べる変形の態様の中から任意に選択された一または複数の変形を適宜組み合わせることもできる。
本発明は、上述した実施形態に限定されるものではなく、例えば、次に述べるような各種の変形が可能である。また、次に述べる変形の態様の中から任意に選択された一または複数の変形を適宜組み合わせることもできる。
<変形例1>
第1基材10aに凹部を形成することによって、第2絶縁層11aおよび第1絶縁層11bに凹部が形成されてもよい。
第1基材10aに凹部を形成することによって、第2絶縁層11aおよび第1絶縁層11bに凹部が形成されてもよい。
<変形例2>
上述した実施形態では、遮光部として機能するゲート配線3cを第2凹部12に配置することによって、第1基材10a側からの光の半導体層30aへの照射を抑制した。しかしながら、第2凹部12にゲート配線3cを配置せずに、例えば面12fに遮光部が設けられてもよい。
上述した実施形態では、遮光部として機能するゲート配線3cを第2凹部12に配置することによって、第1基材10a側からの光の半導体層30aへの照射を抑制した。しかしながら、第2凹部12にゲート配線3cを配置せずに、例えば面12fに遮光部が設けられてもよい。
<変形例3>
第2LDD領域30d1ではなく第1LDD領域30s1を第1凹部11b1に配置しても、第1凹部11b1の小型化を図ることができる。
なお、第1LDD領域30s1ではなく第2LDD領域30sdを第1凹部11b1に配置した方が、プリチャージ電圧を用いた極性バランスを取る制御が容易となるため好ましい。
第2LDD領域30d1ではなく第1LDD領域30s1を第1凹部11b1に配置しても、第1凹部11b1の小型化を図ることができる。
なお、第1LDD領域30s1ではなく第2LDD領域30sdを第1凹部11b1に配置した方が、プリチャージ電圧を用いた極性バランスを取る制御が容易となるため好ましい。
<変形例4>
電気光学装置は、液晶装置100に限らず、例えば、有機EL(electro-luminescence)装置、プラズマディスプレイ、または電子ペーパー等に適用されてもよい。
電気光学装置は、液晶装置100に限らず、例えば、有機EL(electro-luminescence)装置、プラズマディスプレイ、または電子ペーパー等に適用されてもよい。
3b…容量線、3c…ゲート配線、11a…第2絶縁層、11b…第1絶縁層、11c…第3絶縁層、11d…第4絶縁層、11e…第5絶縁層、11g…ゲート絶縁層、16…蓄積容量、16b…容量絶縁膜、16c…容量電極、27…画素電極、30…TFT、30a…半導体層、30s…ソース領域、30s1…第1LDD領域、30c…チャネル領域、30d1…第2LDD領域、30d…ドレイン領域、30g…ゲート電極、51〜53…中継電極、100…液晶装置、CNT1〜CNT4…コンタクトホール。
Claims (6)
- 第1凹部を有する第1絶縁層と、
ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域と前記チャネル領域の間に設けられた第1LDD領域と、前記ドレイン領域と前記チャネル領域の間に設けられた第2LDD領域とを有し、前記第1絶縁層と対向する位置に配置された半導体層と、
前記チャネル領域を覆うゲート絶縁層と、
前記ゲート絶縁層を介して前記チャネル領域と対向する位置に配置されたゲート電極と、
を含み、
前記第1LDD領域と前記第2LDD領域のうちの一方と前記チャネル領域が、前記第1凹部に配置されていることを特徴とする半導体装置。 - 前記第1凹部は、底面と側面とを有し、
前記一方の少なくとも一部は、前記側面に配置されていることを特徴とする請求項1に記載の半導体装置。 - 第1方向に延びている第2凹部を有する第2絶縁層と、
前記第2凹部に配置されたゲート配線と、
前記ゲート配線と前記ゲート電極とを電気的に接続する接続部と、をさらに含み、
前記第1凹部は、前記第1方向に延びており、かつ、前記ゲート配線を介して前記第2凹部と対向する位置に配置され、
前記ソース領域と前記第1LDD領域と前記チャネル領域と前記第2LDD領域と前記ドレイン領域は、前記第1方向と交差する第2方向に並んでおり、
前記ゲート電極の前記第1方向の長さは、前記チャネル領域の前記第1方向の長さよりも長く、
前記接続部は、前記チャネル領域の前記第1方向の端部から前記第1方向にずれた位置であって前記ゲート電極と前記ゲート配線との間に前記半導体層が介在しない位置で、前記ゲート電極と前記ゲート配線とを電気的に接続することを特徴とする請求項1または2に記載の半導体装置。 - 前記ゲート配線は、前記半導体層と対向する前記第2絶縁層の領域にも配置され、かつ、遮光性を有することを特徴とする請求項3に記載の半導体装置。
- 請求項1から4のいずれか1項に記載の半導体装置を含むことを特徴とする電気光学装置。
- 走査線と、
前記走査線と交差するデータ線と、
前記走査線と前記データ線との交差に対応して設けられ前記走査線の選択時に前記データ線に供給されたデータ信号に応じた表示を実行する画素と、
前記画素を構成する画素電極と、を含み、
前記ソース領域は、前記データ線と電気的に接続し、
前記ドレイン領域は、前記画素電極と電気的に接続し、
前記ゲート線は、前記走査線と電気的に接続し、
前記一方は、前記第2LDD領域であることを特徴とする請求項5に記載の電気光学装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016189250A JP2018056260A (ja) | 2016-09-28 | 2016-09-28 | 半導体装置および電気光学装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016189250A JP2018056260A (ja) | 2016-09-28 | 2016-09-28 | 半導体装置および電気光学装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018056260A true JP2018056260A (ja) | 2018-04-05 |
Family
ID=61835912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016189250A Pending JP2018056260A (ja) | 2016-09-28 | 2016-09-28 | 半導体装置および電気光学装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018056260A (ja) |
-
2016
- 2016-09-28 JP JP2016189250A patent/JP2018056260A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014212191A (ja) | 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器 | |
US9823530B2 (en) | Electro-optical apparatus and electronic apparatus | |
US9812470B2 (en) | Electro-optical apparatus and electronic apparatus | |
JP2013235128A (ja) | 電気光学装置の製造方法、及び電気光学装置用基板 | |
US9645458B2 (en) | Electrooptical device, method of manufacturing electrooptical device, and electronic apparatus | |
JP6263944B2 (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
JP5919890B2 (ja) | 電気光学装置、及び電子機器 | |
JP2013182144A (ja) | 電気光学装置、及び電子機器 | |
US20140347618A1 (en) | Liquid crystal device, liquid crystal device manufacturing method, and electronic apparatus | |
JP2014142390A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP6303283B2 (ja) | 半導体装置、電気光学装置、半導体装置の製造方法、及び電子機器 | |
JP6205836B2 (ja) | 液晶装置、及び電子機器 | |
JP6402999B2 (ja) | 電気光学装置、電気光学装置の製造方法、電子機器 | |
JP2018056260A (ja) | 半導体装置および電気光学装置 | |
JP2015055816A (ja) | 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、及び電子機器 | |
JP7484222B2 (ja) | 光学基板、電気光学装置、電子機器、及び光学基板の製造方法 | |
JP7028281B2 (ja) | 電気光学装置、及び電子機器 | |
JP6236827B2 (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2018050069A (ja) | 半導体装置、電気光学装置、及び電子機器 | |
JP2017040847A (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
JP2022007339A (ja) | 電気光学装置、及び電子機器 | |
JP2022015457A (ja) | 電気光学装置、電子機器、及び電気光学装置の製造方法 | |
JP2022007338A (ja) | 電気光学装置、及び電子機器 | |
JP2014119683A (ja) | 液晶装置、及び電子機器 | |
JP2014142385A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180907 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181120 |