JP2022007339A - 電気光学装置、及び電子機器 - Google Patents
電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP2022007339A JP2022007339A JP2020110255A JP2020110255A JP2022007339A JP 2022007339 A JP2022007339 A JP 2022007339A JP 2020110255 A JP2020110255 A JP 2020110255A JP 2020110255 A JP2020110255 A JP 2020110255A JP 2022007339 A JP2022007339 A JP 2022007339A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- scanning line
- light
- interlayer insulating
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Projection Apparatus (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】表示品質を向上させることが可能な液晶装置、及び電子機器を提供する。【解決手段】第1方向に沿って延在し、遮光性を有する走査線3aと、走査線3aと重なるように第1方向に沿って延在する半導体層30aを有するトランジスター30と、走査線3aとトランジスター30との間に、第1方向に沿って延在する側壁111aを有する凹部111を有する層間絶縁層11aと、を備え、半導体層30aは、側壁111aに沿って延在する。【選択図】図7
Description
本発明は、電気光学装置、及び電子機器に関する。
電気光学装置として、画素にスイッチング素子を備えたアクティブ駆動型の液晶装置が知られている。このような液晶装置は、例えば、電子機器としてのプロジェクターのライトバルブとして用いられる。
液晶装置は、プロジェクターのレーザー光源などからの強い光が、トランジスターの半導体層に入射するとTFT特性が変化するという問題がある。例えば、特許文献1には、傾斜面に半導体層のチャネル領域を形成することで、平面視でのチャネル領域の面積を減少させ、遮光性を向上させる技術が開示されている。
しかしながら、特許文献1の技術によれば開口率も向上するが、更なる画素の高開口率化が求められている。高開口率化のためには、チャネル領域の幅を狭くする必要があるが、チャネル領域の幅を狭くするとTFT特性が変化してしまうため、高開口率化が困難であるという課題がある。
電気光学装置は、第1方向に沿って延在し、遮光性を有する走査線と、前記走査線と重なるように前記第1方向に沿って延在する半導体層を有するトランジスターと、前記走査線と前記トランジスターとの間に、前記第1方向に沿って延在する側壁を有する凹部を有する層間絶縁層と、を備え、前記半導体層は、前記側壁に沿って延在する。
電子機器は、上記に記載の電気光学装置を備える。
図1及び図2に示すように、本実施形態の電気光学装置としての液晶装置100は、対向配置された素子基板10及び対向基板20と、これら一対の基板によって挟持された液晶層15とを有する。素子基板10を構成する基板としての第1基材10a、及び対向基板20を構成する第2基材20aは、例えば、ガラス又は石英などである。
素子基板10は対向基板20よりも大きく、両基板は、対向基板20の外周に沿って配置されたシール材14を介して接合されている。その隙間に、正または負の誘電異方性を有する液晶が封入されて液晶層15を構成している。
シール材14は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材14には、例えば、一対の基板の間隔を一定に保持するためのスペーサーが混入されている。
シール材14の内側には、表示に寄与する複数の画素Pを配列した表示領域Eが設けられている。表示領域Eの周囲には、表示に寄与しない周辺回路などが設けられた周辺領域E1が配置されている。
素子基板10の1辺に沿ったシール材14と1辺との間には、データ線駆動回路22が設けられている。また、1辺に対向する他の1辺に沿ったシール材14と表示領域Eとの間には、検査回路25が設けられている。さらに、1辺と直交し互いに対向する他の2辺に沿ったシール材14と表示領域Eとの間には、走査線駆動回路24が設けられている。1辺と対向する他の1辺に沿ったシール材14と検査回路25との間には、2つの走査線駆動回路24を繋ぐ複数の配線29が設けられている。
対向基板20側における額縁状に配置されたシール材14の内側には、同じく額縁状に遮光膜18が設けられている。遮光膜18は、例えば、光反射性を有する金属あるいは金属酸化物などからなり、遮光膜18の内側が複数の画素Pを有する表示領域Eとなっている。遮光膜18としては、例えば、タングステンシリサイド(WSi)を用いることができる。
これらデータ線駆動回路22、走査線駆動回路24に繋がる配線は、1辺に沿って配列した複数の外部接続用端子70に接続されている。以降、1辺に沿った方向をX方向とし、1辺と直交し互いに対向する他の2辺に沿った方向をY方向として説明する。また、Z方向から見ることを平面視という。
図2に示すように、第1基材10aの液晶層15側の表面には、画素Pごとに設けられた光透過性を有する画素電極27と、スイッチング素子である薄膜トランジスター(以降、「トランジスター30」と呼称する)と、データ線(図示せず)と、これらを覆う第1配向膜28とが形成されている。
画素電極27は、例えば、ITO(Indium Tin Oxide)などの透明導電膜で形成されている。本発明における素子基板10は、少なくとも画素電極27、トランジスター30、第1配向膜28を含むものである。
対向基板20の液晶層15側の表面には、遮光膜18と、これを覆うように成膜された絶縁層33と、絶縁層33を覆うように設けられた対向電極31と、対向電極31を覆う第2配向膜32とが設けられている。本発明における対向基板20は、少なくとも遮光膜18、対向電極31、第2配向膜32を含むものである。
遮光膜18は、図1に示すように表示領域Eを取り囲むと共に、平面的に走査線駆動回路24、検査回路25と重なる位置に設けられている。これにより対向基板20側からこれらの駆動回路を含む周辺回路に入射する光を遮光して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮光して、表示領域Eの表示における高いコントラストを確保している。
絶縁層33は、例えば、酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜18を覆うように設けられている。このような絶縁層33の形成方法としては、例えばプラズマCVD(Chemical Vapor Deposition)法などを用いて成膜する方法が挙げられる。
対向電極31は、例えば、ITOなどの透明導電膜からなり、絶縁層33を覆うと共に、図1に示すように対向基板20の四隅に設けられた上下導通部26により素子基板10側の配線に電気的に接続されている。
画素電極27を覆う第1配向膜28および対向電極31を覆う第2配向膜32は、液晶装置100の光学設計に基づいて選定される。第1配向膜28及び第2配向膜32としては、気相成長法を用いてSiOx(酸化シリコン)などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
このような液晶装置100は、例えば、透過型であって、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトや、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。なお、反射型の液晶装置に適用するようにしてもよい。
図3に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する複数の走査線3aおよび複数のデータ線6aと、容量線3bとを有する。例えば、走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。容量線3bはX方向またはY方向に延在させることができる。
走査線3aとデータ線6aならびに容量線3bと、これらの配線により区分された領域に、画素電極27と、トランジスター30と、容量素子16とが設けられ、これらが画素Pの画素回路を構成している。
走査線3aはトランジスター30のゲートに電気的に接続され、データ線6aはトランジスター30のソース領域に電気的に接続されている。画素電極27は、トランジスター30のドレイン領域に電気的に接続されている。
データ線6aは、データ線駆動回路22(図1参照)に接続されており、データ線駆動回路22から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは、走査線駆動回路24(図1参照)に接続されており、走査線駆動回路24から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。
データ線駆動回路22からデータ線6aに供給される画像信号D1~Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路24は、走査線3aに対して、走査信号SC1~SCmを所定のタイミングでパルス的に線順次で供給する。
液晶装置100は、スイッチング素子であるトランジスター30が走査信号SC1~SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1~Dnが所定のタイミングで画素電極27に書き込まれる構成となっている。そして、画素電極27を介して液晶層15に書き込まれた所定レベルの画像信号D1~Dnは、画素電極27と液晶層15を介して対向配置された対向電極31との間で一定期間保持される。
保持された画像信号D1~Dnがリークするのを防止するため、画素電極27と対向電極31との間に形成される液晶容量と並列に容量素子16が接続されている。容量素子16は、2つの容量電極の間に容量膜としての誘電体層を有するものである。
図4に示すように、画素Pは、隣り合う画素電極27と画素電極27との間に、データ線6aや走査線3aが配置されている。本実施形態では、例えば、走査線3aと重なる位置にトランジスター30が配置されている。
図5に示すように、液晶装置100は、素子基板10と、これに対向配置される対向基板20と、を備えている。素子基板10を構成する第1基材10aは、例えば、石英である。素子基板10は、第1基材10aの上に、絶縁層11及び配線層41と、画素電極27と、第1配向膜28と、を備えている。
絶縁層11は、例えば、酸化シリコンで構成されており、複数の絶縁層11を有する。絶縁層11の一部には、平面視で四角形の枠状に形成された遮光膜42が配置されている。配線層41は、走査線3aと、トランジスター30と、容量線3bと、データ線6aと、を備えている。
絶縁層11の上には、画素電極27が配置されている。画素電極27の上には、酸化シリコンなどの無機材料を斜方蒸着した第1配向膜28が設けられている。第1配向膜28の上には、シール材14により囲まれた空間に液晶等が封入された液晶層15が配置されている。
一方、対向基板20は、第2基材20aを備えている。第2基材20aは、例えば、石英である。対向基板20は、第2基材20aの上(液晶層15側)に、絶縁層33と、対向電極31と、第2配向膜32と、を備えている。対向電極31は、例えば、ITO等の透明導電性膜からなる。第2配向膜32は、第1配向膜28と同様に、例えば、酸化シリコンなどの無機材料が斜方蒸着されている。なお、対向基板20には画素Pに対応させてマイクロレンズを設けてもよい。
液晶層15は、画素電極27と対向電極31との間で電界が生じていない状態で配向膜28,32によって所定の配向状態をとる。次に、図6及び図7を参照しながら、トランジスター30の構成について説明する。
図6及び図7は、トランジスター30、及びトランジスター30の周辺の構成を示す図である。図6及び図7に示すように、画素Pは、第1基材10aの上に、タングステンシリサイド(WSi)などからなる遮光層としても機能する走査線3aが配置されている。走査線3aの上には、酸化シリコンなどからなる層間絶縁層11aが配置されている。層間絶縁層11aの上には、半導体層30aが走査線3aと重なるように第1方向に沿って延在するトランジスター30が配置されている。
なお、走査線3aとトランジスター30との間の層間絶縁層11aには、第1方向に沿って延在する側壁111aを有する凹部111が形成されている。凹部111は、半導体層30aに沿って配置されている。具体的には、層間絶縁層11aの走査線3aと重なる第1領域11a1が段差の高い部分である(図6参照)。また、層間絶縁層11aの走査線3aと重なる第2領域11a2が、第1領域11a1より低い部分である(図6参照)。半導体層30aは、側壁111aに沿って段差を形成して延在している。
トランジスター30は、LDD(Lightly Doped Drain)構造を有しており、ポリシリコン(高純度の多結晶シリコン)等からなる半導体層30aと、半導体層30a上に形成されたゲート絶縁層11gと、ゲート絶縁層11g上に形成された導電性のポリシリコン、金属シリサイド、金属、金属化合物あるいはこれらの積層等を含むゲート電極30gと、を有する。
半導体層30aは、例えば、リン(P)イオン等のN型の不純物イオンが注入されることにより、N型のトランジスター30として形成されている。具体的には、半導体層30aは、チャネル領域30cと、一方のソースドレイン領域としてのドレイン領域30dと、チャネル領域30cとドレイン領域30dとの間に配置された一方のLDD領域としての第1LDD領域30d1と、他方のソースドレイン領域としてのソース領域30sと、チャネル領域30cとソース領域30sとの間に配置された他方のLDD領域としての第2LDD領域30s1と、を備えている。
チャネル領域30cには、ボロン(B)イオン等のP型の不純物イオンがドープされている。その他の領域(30s1,30s,30d1,30d)には、リン(P)イオン等のN型の不純物イオンがドープされている。
側壁111aの段差の高さは、例えば、200nmである。半導体層30aを平面視したときの幅は、例えば、250nmである。半導体層30aの厚みは、例えば、50nmである。走査線3aの幅は、例えば、2800nmである。なお、側壁111aに沿って半導体層30aを配置していない従来の構成、すなわち、平坦な層間絶縁層11a上に半導体層30aを配置した従来の構成において、半導体層30aを平面視したときの幅は、450nm程度であり、走査線3aの幅は、3000nm程度であった。
このように、側壁111aに沿って半導体層30aが配置されているので、実質的なチャネル領域30cの幅を狭くすることなく、平面視でチャネル領域30cの幅を狭くすることが可能となる。よって、TFT特性が変化することを抑えながら、画素Pの高開口率化を実現することができる。
ゲート電極30gは、例えば、2層で構成されている。ゲート電極30gは、層間絶縁層11a側から、導電性を有するポリシリコン膜30g1と、タングステンシリサイド膜30g2と、が積層されている。このような積層膜にすることにより、例えば、ゲート電極30gの界面の膜の付きまわり性を向上させたり、遮光性を向上させたりすることができる。
次に、トランジスター30の製造方法を、図8~図11を参照しながら説明する。まず、図8に示すように、第1基材10aの上に、走査線3aを形成する。走査線3は、上記したように、例えば、タングステンシリサイドを含む。
次に、図9に示すように、走査線3a及び第1基材10aの上に、層間絶縁層11aを成膜する。その後、層間絶縁層11aにエッチング処理を施し、第2領域11a2を含む凹部111を形成する。凹部111の深さは、層間絶縁層11aの厚みの凡そ半分程度であり、例えば、200nmである。
次に、図10に示すように、層間絶縁層11aにおける凹部111の側壁111aに沿って半導体層30aを形成する。具体的には、例えば、凹部111を含む層間絶縁層11aの上に、ポリシリコンなどの膜を成膜し、パターニングすることにより半導体層30aを形成する。半導体層30aは、一部が層間絶縁層11aの上面に沿って形成され、一部が側壁111aに沿って形成され、一部が凹部111の底面に沿って形成されている。その後、半導体層30a及び層間絶縁層11aの上に、ゲート絶縁層11gを成膜する。
次に、図11に示すように、ゲート絶縁層11gの上に、ゲート電極30gを形成する前に、ゲート電極30gと走査線3aとを電気的に接続するための、第1コンタクトホールとしてのコンタクトホールCNT1と、第2コンタクトホールとしてのコンタクトホールCNT2とを形成する。しかる後に、ゲート電極30gをゲート絶縁層11g上とコンタクトホールCNT1およびコンタクトホールCNT2内に形成する。具体的には、走査線3aは、コンタクトホールCNT1を介して、ゲート絶縁層11gの上面に形成されたゲート電極30gと電気的に接続されている。また、走査線3aは、コンタクトホールCNT2を介して、層間絶縁層11aの凹部111の底面に形成されたゲート電極30gと電気的に接続されている。
具体的には、まず、チャネル領域30cを挟むように、ゲート絶縁層11g及び層間絶縁層11aに、コンタクトホールCNT1,CNT2を形成する。その後、層間絶縁層11a及びコンタクトホールCNT1,CNT2内にシリコン層としてのポリシリコン膜30g1を成膜し、ポリシリコン膜30g1の上に遮光層としてのタングステンシリサイド膜30g2を成膜する。その後、ポリシリコン膜30g1及びタングステンシリサイド膜30g2を、ゲート電極30gの形状にパターニングすることにより、ゲート電極30gが形成される。なお、コンタクトホールCNT1,CNT2内に形成されたポリシリコン膜30g1及びタングステンシリサイド膜30g2に代えて又は加えてタングステンシリサイド等の遮光性材料を埋め込むことも可能である。
図12に示すように、本実施形態のプロジェクター1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投写レンズ1207とを備えている。
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。
このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投写光学系である投写レンズ1207によってスクリーン1300上に投写され、画像が拡大されて表示される。
液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。なお、液晶ライトバルブ1210は、後述する液晶装置200も適用される。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
なお、液晶装置100が搭載される電子機器としては、プロジェクター1000の他、ヘッドアップディスプレイ(HUD)、ヘッドマウントディスプレイ(HMD)、スマートフォン、EVF(Electrical View Finder)、モバイルミニプロジェクター、電子ブック、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
以上述べたように、本実施形態の液晶装置100は、第1方向に沿って延在し、遮光性を有する走査線3aと、走査線3aと重なるように第1方向に沿って延在する半導体層30aを有するトランジスター30と、走査線3aとトランジスター30との間に、第1方向に沿って延在する側壁111aを有する凹部111を有する層間絶縁層11aと、を備え、半導体層30aは、側壁111aに沿って延在する。
この構成によれば、側壁111aに沿って半導体層30aが延在するので、実質的なチャネル領域30cの幅を狭くすることなく、平面視でチャネル領域30cの幅を狭くすることが可能となる。よって、TFT特性が変化することを抑えながら、画素Pの高開口率化を実現することができる。
また、トランジスター30は、ゲート電極30gを有し、ゲート電極30gは、層間絶縁層11aの上面および凹部111の底面と重なるように設けられ、層間絶縁層11aの上面において、層間絶縁層11aに設けられたコンタクトホールCNT1を介して走査線3aと電気的に接続され、凹部111の底面において、層間絶縁層11aに設けられたコンタクトホールCNT2を介して走査線3aと電気的に接続されている。
この構成によれば、ゲート電極30gに段差を有する場合でも、長さが異なるコンタクトホールCNT1及びコンタクトホールCNT2を用いることによって、ゲート電極30gと走査線3aとを電気的に接続させることができる。
また、ゲート電極30gは、ポリシリコン膜30g1と、タングステンシリサイド膜30g2と、を含む。
この構成によれば、上記の2層で構成されているので、ゲート電極30gの界面の膜の付きまわり性を向上させたり、遮光性を向上させたりすることができる。
また、上記に記載の液晶装置100を備えるので、表示品質を向上させることが可能なプロジェクター1000を提供することができる。
なお、半導体層30aは、一部が層間絶縁層11aの上面に沿って設けられ、凹部111の底面に沿う領域には設けられていない構成でもよい。具体的には、図13に示す変形例の液晶装置200のように、層間絶縁層11aの上面111bから層間絶縁層11aの側壁111aに沿って、半導体層30aが設けられている。半導体層30aの層間絶縁層11aの上面111bに沿って設けられた部分は、上述の実施形態よりも幅広に設けられ、凹部111の幅は、上述の実施形態よりも狭くなっている。
この構成によれば、半導体層30aが凹部111の底面111cに沿う領域には設けられていないので、例えば、ゲート電位である走査線3aに半導体層30aが近づくことによって発生する、TFT特性の変化を抑えることができる。
3a…走査線、3b…容量線、6a…データ線、10…素子基板、10a…第1基材、11a…層間絶縁層、11a1…第1領域、11a2…第2領域、11g…ゲート絶縁層、14…シール材、15…液晶層、16…容量素子、18…遮光膜、20…対向基板、20a…第2基材、22…データ線駆動回路、24…走査線駆動回路、25…検査回路、26…上下導通部、27…画素電極、28…第1配向膜、29…配線、30…トランジスター、30a…半導体層、30c…チャネル領域、30d…ドレイン領域、30d1…第1LDD領域、30g…ゲート電極、30g1…シリコン層としてのポリシリコン膜、30g2…遮光層としてのタングステンシリサイド膜、30s…ソース領域、30s1…第2LDD領域、31…対向電極、32…第2配向膜、33…絶縁層、41…配線層、42…遮光膜、70…外部接続用端子、100,200…電気光学装置としての液晶装置、111…凹部、111a…側壁、1000…プロジェクター、1100…偏光照明装置、1101…ランプユニット、1102…インテグレーターレンズ、1103…偏光変換素子、1104,1105…ダイクロイックミラー、1106,1107,1108…反射ミラー、1201,1202,1203,1204,1205…リレーレンズ、1206…クロスダイクロイックプリズム、1207…投写レンズ、1210,1220,1230…液晶ライトバルブ、1300…スクリーン。
Claims (5)
- 第1方向に沿って延在し、遮光性を有する走査線と、
前記走査線と重なるように前記第1方向に沿って延在する半導体層を有するトランジスターと、
前記走査線と前記トランジスターとの間に、前記第1方向に沿って延在する側壁を有する凹部を有する層間絶縁層と、
を備え、
前記半導体層は、前記側壁に沿って延在することを特徴とする電気光学装置。 - 請求項1に記載の電気光学装置であって、
前記半導体層は、一部が前記層間絶縁層の上面に沿って設けられ、前記凹部の底面に沿う領域には設けられていないことを特徴とする電気光学装置。 - 請求項1又は請求項2に記載の電気光学装置であって、
前記トランジスターは、ゲート電極を有し、
前記ゲート電極は、前記層間絶縁層の上面および前記凹部の底面と重なるように設けられ、前記層間絶縁層の上面において、前記層間絶縁層に設けられた第1コンタクトホールを介して前記走査線と電気的に接続され、前記凹部の底面において、前記層間絶縁層に設けられた第2コンタクトホールを介して前記走査線と電気的に接続されていることを特徴とする電気光学装置。 - 請求項3に記載の電気光学装置であって、
前記ゲート電極は、シリコン層と、遮光層と、を含むことを特徴とする電気光学装置。 - 請求項1乃至請求項4のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020110255A JP2022007339A (ja) | 2020-06-26 | 2020-06-26 | 電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020110255A JP2022007339A (ja) | 2020-06-26 | 2020-06-26 | 電気光学装置、及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022007339A true JP2022007339A (ja) | 2022-01-13 |
Family
ID=80111111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020110255A Pending JP2022007339A (ja) | 2020-06-26 | 2020-06-26 | 電気光学装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022007339A (ja) |
-
2020
- 2020-06-26 JP JP2020110255A patent/JP2022007339A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3197989U (ja) | 電気光学装置、及び電子機器 | |
JP2014212191A (ja) | 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器 | |
JP7081616B2 (ja) | 光学基板、電気光学装置、及び電子機器 | |
JP5919890B2 (ja) | 電気光学装置、及び電子機器 | |
JP2013182144A (ja) | 電気光学装置、及び電子機器 | |
JP2021184005A (ja) | 電気光学装置、電子機器、電気光学装置の製造方法 | |
JP2018045018A (ja) | 液晶装置および電子機器 | |
JP2012181308A (ja) | 電気光学装置および電子機器 | |
JP7409236B2 (ja) | 電気光学装置、及び電子機器 | |
JP7028281B2 (ja) | 電気光学装置、及び電子機器 | |
JP2022007339A (ja) | 電気光学装置、及び電子機器 | |
JP7435087B2 (ja) | 電気光学装置、及び電子機器 | |
US11480840B2 (en) | Electric optical device, electronic device, and manufacturing method of electric optical device | |
US11204519B2 (en) | Liquid crystal apparatus and electronic device | |
JP7484222B2 (ja) | 光学基板、電気光学装置、電子機器、及び光学基板の製造方法 | |
JP2014182251A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2022015457A (ja) | 電気光学装置、電子機器、及び電気光学装置の製造方法 | |
JP7040555B2 (ja) | 光学基板の製造方法 | |
JP2017097086A (ja) | 液晶装置、及び電子機器 | |
JP2017040847A (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
JP2021135319A (ja) | 光学基板、電気光学装置、電子機器、及び光学基板の製造方法 | |
JP2021131508A (ja) | 電気光学装置、及び電子機器 | |
JP6236827B2 (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2021179490A (ja) | 液晶装置、及び電子機器 | |
JP2022188878A (ja) | 液晶装置、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210913 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211108 |