JP2021184005A - 電気光学装置、電子機器、電気光学装置の製造方法 - Google Patents
電気光学装置、電子機器、電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP2021184005A JP2021184005A JP2020088712A JP2020088712A JP2021184005A JP 2021184005 A JP2021184005 A JP 2021184005A JP 2020088712 A JP2020088712 A JP 2020088712A JP 2020088712 A JP2020088712 A JP 2020088712A JP 2021184005 A JP2021184005 A JP 2021184005A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- electro
- film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】表示品質を向上させることが可能な液晶装置、及び電子機器を提供する。【解決手段】第1基材と、第1基材の上に配置された画素電極27と、第1基材と画素電極27との間に配置された配線52a,52b及び中継電極51と、配線52a,52b及び中継電極51と画素電極27との間に配置された第7絶縁層40gと、第7絶縁層40gに設けられ、中継電極51と画素電極27とを電気的に接続するためのコンタクトホールCNT71と、を備え、コンタクトホールCNT71を小さくするシュリンク化膜61aと、第7絶縁層40gの表面に形成されたボイド72の埋め込み膜61bとは、同じプロセスで成膜されたALD膜である。【選択図】図5
Description
本発明は、電気光学装置、電子機器、及び電気光学装置の製造方法に関する。
電気光学装置として、画素にスイッチング素子を備えたアクティブ駆動型の液晶パネルが知られている。このような液晶パネルは、例えば、電子機器としてのプロジェクターのライトバルブとして用いられる。
液晶パネルは、基板の上に配線と、画素電極と、配線と画素電極とを接続するコンタクトホールと、を備えている。しかし、パネルのシュリンク化、すなわち、表示領域周辺の額縁領域の狭額縁化に伴って、微細化が進むことで、ラインアスペクトが高くなり、配線の上に絶縁層(例えば、TEOS(テトラエトキシシラン)膜)を形成すると、絶縁層の表面にボイドが発生するという問題がある。そこで、特許文献1には、ボイドが発生しないようにHDP(高密度プラズマ)−CVDにより成膜する技術が開示されている。
しかしながら、HDP−CVD膜の成膜は、TEOS膜の成膜よりも成膜にかかる時間が長いため生産性が低下するという課題がある。更に、高精細化に伴って微細化が進むことで、画素電極と中継電極を接続するためのコンタクトホールの大きさが、画素電極の面積に対して相対的に大きくならないように、コンタクトホールの大きさを小さくする必要があるという課題がある。
電気光学装置は、画素電極が配置された表示領域と、前記表示領域の周辺の額縁領域とを備える電気光学装置であって、前記表示領域に配置され、平面視で前記画素電極と重なる中継電極と、前記額縁領域に配置された第1配線と、前記額縁領域に配置され、前記第1配線と隣り合う第2配線と、前記表示領域と前記額縁領域に配置され、平面視で前記画素電極、前記中継電極、前記第1配線および前記第2配線と重なる絶縁層とを有し、前記絶縁層は、平面視で前記画素電極と前記中継電極と重なる位置に配置されたコンタクトホールと、平面視で前記第1配線と前記第2配線との間の位置に配置され、前記第1配線及び前記第2配線とは反対側の面に開口を有するボイドと、前記コンタクトホールと前記ボイドの中に配置されたALD膜とを有する。
電子機器は、上記に記載の電気光学装置を備える。
電気光学装置の製造方法は、基板の上に第1配線、前記第1配線と隣り合う第2配線、及び中継電極を形成する工程と、前記第1配線、前記第2配線及び前記中継電極の上に絶縁層を形成する工程と、前記絶縁層に、前記中継電極を露出するコンタクトホールを形成する工程と、前記コンタクトホールの側壁と、前記絶縁層の表面に開口を有するボイドの側壁を含む部分にALD膜を成膜する工程と、前記コンタクトホールの側壁に成膜された前記ALD膜、及び前記ボイドの中を埋める前記ALD膜を残して、それ以外の前記ALD膜をエッチング処理によって除去する工程と、前記コンタクトホールを埋めて前記中継電極と電気的に接続する画素電極を形成する工程と、を有する。
図1及び図2に示すように、本実施形態の電気光学装置としての液晶装置100は、対向配置された素子基板10及び対向基板20と、これら一対の基板によって挟持された電気光学層としての液晶層15とを有する。素子基板10を構成する基板としての第1基材10a、及び対向基板20を構成する第2基材20aは、例えば、ガラス又は石英などである。
素子基板10は対向基板20よりも大きく、両基板は、対向基板20の外周に沿って配置されたシール材14を介して接合されている。その隙間に、正または負の誘電異方性を有する液晶が封入されて液晶層15を構成している。
シール材14は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材14には、例えば、一対の基板の間隔を一定に保持するためのスペーサーが混入されている。
シール材14の内側には、表示に寄与する複数の画素Pを配列した表示領域Eが設けられている。表示領域Eの周囲には、表示に寄与しない周辺回路などが設けられた非表示領域である額縁領域E1が配置されている。
素子基板10の1辺部に沿ったシール材14と1辺部との間には、データ線駆動回路22が設けられている。また、1辺部に対向する他の1辺部に沿ったシール材14と表示領域Eとの間には、検査回路25が設けられている。さらに、1辺部と直交し互いに対向する他の2辺部に沿ったシール材14と表示領域Eとの間には、走査線駆動回路24が設けられている。1辺部と対向する他の1辺部に沿ったシール材14と検査回路25との間には、2つの走査線駆動回路24を繋ぐ複数の配線29が設けられている。
対向基板20側における額縁状に配置されたシール材14の内側には、同じく額縁状に遮光膜18が設けられている。遮光膜18は、例えば、光反射性を有する金属あるいは金属酸化物などからなり、遮光膜18の内側が複数の画素Pを有する表示領域Eとなっている。遮光膜18としては、例えば、タングステンシリサイド(WSi)を用いることができる。
これらデータ線駆動回路22、走査線駆動回路24に繋がる配線は、1辺部に沿って配列した複数の外部接続用端子70に接続されている。以降、1辺部に沿った方向をX方向とし、1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。また、Z方向から見ることを平面視という。
図2に示すように、第1基材10aの液晶層15側の表面には、画素Pごとに設けられた光反射性を有する画素電極27と、スイッチング素子である薄膜トランジスター(以降、「トランジスター30」と呼称する)と、データ線(図示せず)と、これらを覆う第1配向膜28とが形成されている。
画素電極27は、例えば、ITO(Indium Tin Oxide)などの透明導電膜で形成されている。本発明における素子基板10は、少なくとも画素電極27、トランジスター30、第1配向膜28を含むものである。
対向基板20の液晶層15側の表面には、遮光膜18と、これを覆うように成膜された絶縁層33と、絶縁層33を覆うように設けられた対向電極31と、対向電極31を覆う第2配向膜32とが設けられている。本発明における対向基板20は、少なくとも遮光膜18、対向電極31、第2配向膜32を含むものである。
遮光膜18は、図1に示すように表示領域Eを取り囲むと共に、平面的に走査線駆動回路24、検査回路25と重なる位置に設けられている。これにより対向基板20側からこれらの駆動回路を含む周辺回路に入射する光を遮光して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮光して、表示領域Eの表示における高いコントラストを確保している。
絶縁層33は、例えば、酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜18を覆うように設けられている。このような絶縁層33の形成方法としては、例えばプラズマCVD(Chemical Vapor Deposition)法などを用いて成膜する方法が挙げられる。
対向電極31は、例えば、ITOなどの透明導電膜からなり、絶縁層33を覆うと共に、図1に示すように対向基板20の四隅に設けられた上下導通部26により素子基板10側の配線に電気的に接続されている。
画素電極27を覆う第1配向膜28および対向電極31を覆う第2配向膜32は、液晶装置100の光学設計に基づいて選定される。第1配向膜28及び第2配向膜32としては、気相成長法を用いてSiOx(酸化シリコン)などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
このような液晶装置100は、透過型であって、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトや、電圧が印加されない時の画素Pの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
図3に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する複数の走査線3aおよび複数のデータ線6aと、容量線3bとを有する。例えば、走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極27と、トランジスター30と、容量素子16とが設けられ、これらが画素Pの画素回路を構成している。
走査線3aはトランジスター30のゲートに電気的に接続され、データ線6aはトランジスター30のソース領域に電気的に接続されている。画素電極27は、トランジスター30のドレイン領域に電気的に接続されている。
データ線6aは、データ線駆動回路22(図1参照)に接続されており、データ線駆動回路22から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは、走査線駆動回路24(図1参照)に接続されており、走査線駆動回路24から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。
データ線駆動回路22からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路24は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。
液晶装置100は、スイッチング素子であるトランジスター30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極27に書き込まれる構成となっている。そして、画素電極27を介して液晶層15に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極27と液晶層15を介して対向配置された対向電極31との間で一定期間保持される。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極27と対向電極31との間に形成される液晶容量と並列に容量素子16が接続されている。容量素子16は、2つの容量電極の間に容量膜としての誘電体層を有するものである。
図4に示すように、液晶装置100は、素子基板10と、これに対向配置される対向基板20と、を備えている。素子基板10を構成する第1基材10aは、例えば、石英である。素子基板10は、第1基材10aの上に、絶縁層40及び配線層41と、画素電極27と、第1配向膜28と、を備えている。
絶縁層40は、例えば、酸化シリコンで構成されており、第1絶縁層40aと、第2絶縁層40bと、第3絶縁層40cと、第4絶縁層40dと、第5絶縁層40eと、第6絶縁層40fと、絶縁層としての第7絶縁層40gと、を有する。第1絶縁層40aと第2絶縁層40bとの間には、平面視で四角形の枠状に形成された遮光膜42が配置されている。配線層41は、遮光膜43と、トランジスター30と、走査線3aと、容量線3bと、データ線6aと、を備えている。
絶縁層40の上には、画素電極27が配置されている。画素電極27の上には、酸化シリコンなどの無機材料を斜方蒸着した第1配向膜28が設けられている。第1配向膜28の上には、シール材14により囲まれた空間に液晶等が封入された液晶層15が配置されている。
一方、対向基板20は、第2基材20aを備えている。第2基材20aは、例えば、石英である。対向基板20は、第2基材20aの上(液晶層15側)に、絶縁層33と、対向電極31と、第2配向膜32と、を備えている。対向電極31は、例えば、ITO等の透明導電性膜からなる。第2配向膜32は、第1配向膜28と同様に、例えば、酸化シリコンなどの無機材料が斜方蒸着されている。
液晶層15は、画素電極27と対向電極31との間で電界が生じていない状態で配向膜28,32によって所定の配向状態をとる。後述するプロジェクター1000の光Lは、素子基板10側から入射する。
図5に示す液晶装置100は、第6絶縁層40fから画素電極27までの構造を示す断面図である。第6絶縁層40fの上には、中継電極51と、第1配線としての配線52aと、配線52aに隣り合う第2配線としての配線52bと、が配置されている。中継電極51は、平面視で、少なくともその一部が、画素電極27と重なっている。中継電極51、配線52a,52b、第6絶縁層40fの上には、第7絶縁層40gが配置されている。第7絶縁層40gの上には、画素電極27が配置されている。なお、第7絶縁層40gには、中継電極51と画素電極27と平面視が重なる位置に、第7絶縁層40gを貫いて、中継電極51と画素電極27とを電気的に接続するためのコンタクトホールCNT71が配置されている。
コンタクトホールCNT71の内側の側壁には、コンタクトホールCNT71の開口径を小さくする、所謂、シュリンク化をするためのシュリンク化膜61aが設けられている。また、第7絶縁層40gの表面には、下層の配線52a及び配線52bの隙間sの段差に起因して、平面視で、配線52aと配線52bとの間の隙間sに沿って、第6絶縁層40fとは反対側、または、配線52aおよび配線52bとは反対側の面c側が開口したボイド72が形成されてしまう。そして、本実施形態では、ボイド72の中に、埋め込み膜61bが、ボイド72の内側を充填するように設けられている。なお、ボイド72は、平面視で、隙間sと重なる位置に、面c側に開口を有する溝、または、孔である。また、ボイド72は、基板の割れの起点となるため、ボイド72の内部は、完全に埋めてしまうことが好ましい。
シュリンク化膜61a及び埋め込み膜61bは、例えば、ALD(原子層堆積)法を用いて成膜されたALD膜61(図9参照)である。ALD膜61は、酸化膜である。なお、シュリンク化膜61a及び埋め込み膜61bは、同じプロセスで成膜されたALD膜61である。また、第6絶縁層40f及び第7絶縁層40gは、例えば、TEOS(Tetraethoxysilane)膜である。
なお、コンタクトホールCNT71は、例えば、表示領域Eに配置されている。ボイド72は、例えば、表示領域Eの周辺領域、即ち、非表示領域である額縁領域E1に配置されている。なお、コンタクトホールCNT71及びボイド72の位置は、上記に限定されず、表示領域Eのみに配置されていてもよいし、額縁領域E1のみに配置されていてもよい。
次に、図6〜図11を参照しながら、液晶装置100の製造方法を説明する。まず、図6に示すように、ステップS11では、配線52a,52bを形成する。具体的には、図7に示すように、第6絶縁層40fの上に、配線52a、配線52b、及び中継電極51をパターニングして形成する。隣り合う配線52aと配線52bとの間の隙間sの幅wと配線52a,52bの高さhのアスペクト比(Aspect Ratio,AR=h/w)は、例えば、0.47以上となっている。
ステップS12では、配線52a,52b、中継電極51、第6絶縁層40fの上に、第7絶縁層40gを成膜する。第7絶縁層40gの厚みは、1.5μm以下である。具体的には、0.5μm〜1.5μmである。また、第7絶縁層40gは、上記したように、TEOS膜である。図7に示すように、第7絶縁層40gの表面には、例えば、下層の配線52a,52bの隙間sの段差に起因してボイド72が形成されている。
図13A〜図13Fは、隣り合う配線52aと配線52bとの間の隙間sの幅wと配線52a,52bの高さhのアスペクト比とボイド72が発生する位置との関係を模式的に示した図である。図13A〜図13Fにおいて、ボイド72が発生する位置を点線で示した。また、Tは、第7絶縁層40gの膜厚である。
図13Aはアスペクト比が0.95の場合、図13Bはアスペクト比が0.79の場合、図13Cはアスペクト比が0.58の場合、図13Dはアスペクト比が0.48の場合、図13Eはアスペクト比が0.47の場合、図13Fはアスペクト比が0.34の場合のボイド72の発生位置を示している。図13A-Fに示されているように、アスペクト比によって、ボイド72が発生する位置が変わることが分かっている。
具体的には、アスペクト比が大きくなるほど、ボイド72の発生する位置は、隙間sに近づき、反対に、アスペクト比が小さくなるほど、ボイドの発生する位置は、隙間sの上方で、より間隔sから離れた位置に発生する。したがって、例えば、第7絶縁層40gの膜厚が、1.5μmの場合、アスペクト比が0.48以上の場合は、第7絶縁層40g中にボイド72が発生するが、アスペクト比が0.47以下の場合は、第7絶縁層40g中にボイドが発生しない。
そして、狭額縁化が必要なパネルでは、アスペクト比は大きくなる傾向になる。また、このようなパネルでは、コンタクトホールCNT71が形成される第7絶縁層40gの膜厚は、通常、1.5μm以下に形成される。したがって、第7絶縁層40gの膜厚が、1.5μm以下である場合、隣り合う配線52aと配線52bとの間の隙間sの幅wと配線52a,52bの高さhのアスペクト比が0.48以上である場合に、第7絶縁層40gに、第7絶縁層40gの面c側が開口したボイド72が発生する可能性が高くなる。
本実施形態によれば、狭額縁化されたパネルのように、第7絶縁層40gに、第7絶縁層40gの面c側に開口を有するボイドが発生しやすい構造を有するパネルにおいて、特に、適した実施形態とすることができる。
ステップS13では、コンタクトホールCNT71を形成する。具体的には、図8に示すように、第7絶縁層40gにおける中継電極51と重なる位置にコンタクトホールCNT71を形成する。
ステップS14では、ALD膜61を成膜する。具体的には、図9に示すように、コンタクトホールCNT71の形成に伴って露出するコンタクトホールCNT71の側壁、中継電極51の表面、及び第7絶縁層40gの表面に、ALD膜61を成膜する。ALD膜61は、膜の付き周り性が良好なため、コンタクトホールCNT71の側壁にも確実に成膜することができる。ALD膜61の厚みは、例えば、100nmである。これにより、ボイド72の側壁および中にALD膜61が埋め込まれる。
ステップS15では、エッチング処理を施す。具体的には、図10に示すように、コンタクトホールCNT71の側壁に成膜されたALD膜61、及びボイド72の中のALD膜61を残して、それ以外のALD膜61をエッチング処理によって除去する。エッチング処理は、例えば、ドライエッチングである。これにより、コンタクトホールCNT71の側壁には、ALD膜61であるシュリンク化膜61aが形成される。また、ボイド72の中には、ALD膜61である埋め込み膜61bが形成される。
ステップS16では、画素電極27を形成する。具体的には、図11に示すように、例えば、ITO膜をコンタクトホールCNT71の中に埋め込むとともに、第7絶縁層40gの上に画素電極27の形状にパターニングする。これにより、コンタクトホールCNT71を介して中継電極51と電気的に接続された画素電極27が形成される。
図12に示すように、本実施形態のプロジェクター1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投写レンズ1207とを備えている。
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。
このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投写光学系である投写レンズ1207によってスクリーン1300上に投写され、画像が拡大されて表示される。
液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
なお、液晶装置100が搭載される電子機器としては、プロジェクター1000の他、ヘッドアップディスプレイ(HUD)、ヘッドマウントディスプレイ(HMD)、スマートフォン、EVF(Electrical View Finder)、モバイルミニプロジェクター、電子ブック、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
以上述べたように、本実施形態の液晶装置100は、第1基材10aと、第1基材10aの上に配置された画素電極27と、第1基材10aと画素電極27との間に配置された配線52a,52b及び中継電極51と、配線52a,52b及び中継電極51と画素電極27との間に配置された第7絶縁層40gと、第7絶縁層40gに設けられ、中継電極51と画素電極27とを電気的に接続するためのコンタクトホールCNT71と、を備え、コンタクトホールCNT71の側壁に形成されて、コンタクトホールの開口径を小さくするシュリンク化膜61aと、第7絶縁層40gの表面に形成されたボイド72を充填する埋め込み膜61bとは、同じプロセスで成膜されたALD膜61である。
この構成によれば、シュリンク化膜61aと埋め込み膜61bとが同じALD(原子層堆積)膜61で成膜されているので、例えば、ボイド72の発生を抑制するために高密度プラズマCVD膜で成膜する場合と比較して、速く成膜することが可能となり、生産性を向上させることができる。更に、ALD膜61で成膜することにより、コンタクトホールCNT71の側壁にも膜の付き周りが良好であり、コンタクトホールCNT71のシュリンク化が可能となる。その結果、高精細化を実現することができる。
また、ALD膜61は、酸化膜であるので、生産性を向上させながら絶縁性を確保することが可能となり、更にシュリンク化を実現することができる。
また、第7絶縁層40gは、TEOS膜であるので、例えば、HDP−CVD膜を用いた場合のように生産性が低下することを抑えることができる。
第7絶縁層40gは、厚みが1.5μm以下であり、配線52aと隣り合う配線52bの隙間sのアスペクト比は、0.48以上である。
この構成によれば、上記の条件において、第7絶縁層40gの表面に形成されたボイド72を埋めることが可能となり、ボイド72の部分からクラックが発生することを抑えることができる。
また、上記に記載の液晶装置100を備えるので、表示品質を向上させることが可能なプロジェクター1000を提供することができる。
液晶装置100の製造方法は、第1基材10aの上に配線52a,52b及び中継電極51を形成する工程と、配線52a,52b及び中継電極51の上に第7絶縁層40gを形成する工程と、中継電極51と重なる第7絶縁層40gの部分にコンタクトホールCNT71を形成する工程と、コンタクトホールCNT71によって露出する表面と、第7絶縁層40gの表面に形成されたボイド72と、を含む部分にALD膜61を成膜する工程と、コンタクトホールCNT71の側壁に成膜されたALD膜61、及びボイド72の側壁および中のALD膜61を残して、それ以外のALD膜61をエッチング処理によって除去する工程と、コンタクトホールCNT71を埋めて中継電極51と電気的に接続する画素電極27を形成する工程と、を有する。
この構成によれば、エッチング処理によって、コンタクトホールCNT71の側壁とボイド72にALD膜61を残すので、例えば、ボイド72を埋め込むためにHDP−CVD膜で成膜する方法と比較して、速く成膜することが可能となり、生産性を向上させることができる。更に、ALD膜61で成膜することにより、コンタクトホールCNT71のシュリンク化が可能となる。その結果、高精細化を実現することができる。
3a…走査線、3b…容量線、6a…データ線、10…素子基板、10a…基板としての第1基材、14…シール材、15…液晶層、16…容量素子、18…遮光膜、20…対向基板、20a…第2基材、22…データ線駆動回路、24…走査線駆動回路、25…検査回路、26…上下導通部、27…画素電極、28…第1配向膜、29…配線、30…トランジスター、31…対向電極、32…第2配向膜、33…絶縁層、40…絶縁層、40a…第1絶縁層、40b…第2絶縁層、40c…第3絶縁層、40d…第4絶縁層、40e…第5絶縁層、40f…第6絶縁層、40g…絶縁層としての第7絶縁層、41…配線層、42…遮光膜、43…遮光膜、51…中継電極、52a…配線、52b…配線、61…ALD膜、61a…シュリンク化膜、61b…埋め込み膜、70…外部接続用端子、72…ボイド、100…電気光学装置としての液晶装置、1000…プロジェクター、1100…偏光照明装置、1101…ランプユニット、1102…インテグレーターレンズ、1103…偏光変換素子、1104…ダイクロイックミラー、1105…ダイクロイックミラー、1106…反射ミラー、1107…反射ミラー、1108…反射ミラー、1201…リレーレンズ、1202…リレーレンズ、1203…リレーレンズ、1204…リレーレンズ、1205…リレーレンズ、1206…クロスダイクロイックプリズム、1207…投写レンズ、1210…液晶ライトバルブ、1220…液晶ライトバルブ、1230…液晶ライトバルブ、1300…スクリーン。
Claims (7)
- 画素電極が配置された表示領域と、前記表示領域の周辺の額縁領域とを備える電気光学装置であって、
前記表示領域に配置され、平面視で前記画素電極と重なる中継電極と、
前記額縁領域に配置された第1配線と、
前記額縁領域に配置され、前記第1配線と隣り合う第2配線と、
前記表示領域と前記額縁領域に配置され、平面視で前記画素電極、前記中継電極、前記第1配線および前記第2配線と重なる絶縁層とを有し、
前記絶縁層は、
平面視で前記画素電極と前記中継電極と重なる位置に配置されたコンタクトホールと、
平面視で前記第1配線と前記第2配線との間の位置に配置され、前記第1配線及び前記第2配線とは反対側の面に開口を有するボイドと、
前記コンタクトホールと前記ボイドの中に配置されたALD膜とを有することを特徴とする電気光学装置。 - 請求項1に記載の電気光学装置であって、
前記ALD膜は、酸化膜であることを特徴とする電気光学装置。 - 請求項1又は請求項2に記載の電気光学装置であって、
前記絶縁層は、TEOS膜であることを特徴とする電気光学装置。 - 請求項1乃至請求項3のいずれか一項に記載の電気光学装置であって、
前記絶縁層は、厚みが1.5μm以下であり、
前記配線の高さhと隣り合う前記配線の隙間の幅wのアスペクト比h/wは、0.48以上であることを特徴とする電気光学装置。 - 請求項1乃至請求項4のいずれか一項に記載の電気光学装置であって、
前記ALD膜は、
前記コンタクトホールにおいて、前記コンタクトホールの側壁に配置され、
前記ボイドにおいて、前記ボイドの中を充填するように配置されており、
配置された前記各ALD膜は、同じALD膜であることを特徴とする電気光学装置。 - 請求項1乃至請求項5のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
- 基板の上に第1配線、前記第1配線と隣り合う第2配線、及び中継電極を形成する工程と、
前記第1配線、前記第2配線及び前記中継電極の上に絶縁層を形成する工程と、
前記絶縁層に、前記中継電極を露出するコンタクトホールを形成する工程と、
前記コンタクトホールの側壁と、前記絶縁層の表面に開口を有するボイドの側壁を含む部分にALD膜を成膜する工程と、
前記コンタクトホールの側壁に成膜された前記ALD膜、及び前記ボイドの中を埋める前記ALD膜を残して、それ以外の前記ALD膜をエッチング処理によって除去する工程と、
前記コンタクトホールを埋めて前記中継電極と電気的に接続する画素電極を形成する工程と、
を有することを特徴とする電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020088712A JP2021184005A (ja) | 2020-05-21 | 2020-05-21 | 電気光学装置、電子機器、電気光学装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020088712A JP2021184005A (ja) | 2020-05-21 | 2020-05-21 | 電気光学装置、電子機器、電気光学装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021184005A true JP2021184005A (ja) | 2021-12-02 |
Family
ID=78767450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020088712A Pending JP2021184005A (ja) | 2020-05-21 | 2020-05-21 | 電気光学装置、電子機器、電気光学装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021184005A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023199892A1 (ja) * | 2022-04-13 | 2023-10-19 | 株式会社SteraVision | 液晶パネル、光スイッチング素子及び液晶パネル用基板の製造方法 |
-
2020
- 2020-05-21 JP JP2020088712A patent/JP2021184005A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023199892A1 (ja) * | 2022-04-13 | 2023-10-19 | 株式会社SteraVision | 液晶パネル、光スイッチング素子及び液晶パネル用基板の製造方法 |
JP7393066B2 (ja) | 2022-04-13 | 2023-12-06 | 株式会社SteraVision | 液晶パネル及び光スイッチング素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3197989U (ja) | 電気光学装置、及び電子機器 | |
US20210286225A1 (en) | Optical substrate, electro-optical device, and electronic apparatus | |
US10847741B2 (en) | Electro-optical device, manufacturing method for electro-optical device, and electronic apparatus | |
JP2021184005A (ja) | 電気光学装置、電子機器、電気光学装置の製造方法 | |
JP6311811B2 (ja) | 電気光学装置、投射型表示装置及び電子機器 | |
JP7040555B2 (ja) | 光学基板の製造方法 | |
US11480840B2 (en) | Electric optical device, electronic device, and manufacturing method of electric optical device | |
JP6107919B2 (ja) | 電気光学装置、電子機器 | |
US11372292B2 (en) | Electro-optical device and electronic device | |
JP7484222B2 (ja) | 光学基板、電気光学装置、電子機器、及び光学基板の製造方法 | |
JP2022007339A (ja) | 電気光学装置、及び電子機器 | |
JP7435087B2 (ja) | 電気光学装置、及び電子機器 | |
US11204519B2 (en) | Liquid crystal apparatus and electronic device | |
JP2017040847A (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
JP2021179490A (ja) | 液晶装置、及び電子機器 | |
JP2022015457A (ja) | 電気光学装置、電子機器、及び電気光学装置の製造方法 | |
JP2022038106A (ja) | 電気光学装置、及び電子機器 | |
JP2022007338A (ja) | 電気光学装置、及び電子機器 | |
JP2017181709A (ja) | 大型基板、及び大型基板の製造方法 | |
JP2021135319A (ja) | 光学基板、電気光学装置、電子機器、及び光学基板の製造方法 | |
JP2022188878A (ja) | 液晶装置、及び電子機器 | |
JP2022096107A (ja) | 液晶装置、及び電子機器 | |
JP2021131508A (ja) | 電気光学装置、及び電子機器 | |
JP6236827B2 (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
US20170285397A1 (en) | Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210913 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211104 |