JP3197989U - 電気光学装置、及び電子機器 - Google Patents

電気光学装置、及び電子機器 Download PDF

Info

Publication number
JP3197989U
JP3197989U JP2015001532U JP2015001532U JP3197989U JP 3197989 U JP3197989 U JP 3197989U JP 2015001532 U JP2015001532 U JP 2015001532U JP 2015001532 U JP2015001532 U JP 2015001532U JP 3197989 U JP3197989 U JP 3197989U
Authority
JP
Japan
Prior art keywords
shielding film
light shielding
light
semiconductor layer
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015001532U
Other languages
English (en)
Inventor
陽平 杉本
陽平 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015001532U priority Critical patent/JP3197989U/ja
Application granted granted Critical
Publication of JP3197989U publication Critical patent/JP3197989U/ja
Priority to US15/060,456 priority patent/US9823530B2/en
Priority to CN201610186601.5A priority patent/CN106019738A/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】表示品質を向上させることができる電気光学装置、及び電子機器を提供する。【解決手段】第１基材１０ａ上に設けられた半導体層３０ａと、半導体層３０ａの上に設けられたゲート電極３０ｇと、半導体層３０ａと第１基材１０ａとの間に設けられた第１遮光膜５１と、半導体層３０ａにおける第１基材１０ａの延在方向に設けられた第２遮光膜５２と、半導体層３０ａにおける第１基材１０ａと反対側に設けられた第３遮光膜５３と、を備え、第２遮光膜５２は、第１遮光膜５１と第３遮光膜５３との間に形成された溝の中に埋め込まれており、第３遮光膜５３は、第２遮光膜５２を介して、ゲート電極３０ｇ及び第１遮光膜５１と電気的に接続されている。【選択図】図８

Description

本考案は、電気光学装置、及び電子機器に関する。
上記電気光学装置として、例えば、画素電極をスイッチング制御するトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。この液晶装置は、例えば、電子機器としての液晶プロジェクターの液晶ライトバルブとして用いられる。
上記液晶プロジェクターの高輝度化に伴って、トランジスターの光リーク（電流）が増加する傾向にあることから、表示品位を維持するため、トランジスターを構成する半導体層の周囲の遮光構造が重要になってきている。
そこで、特許文献１（図１４参照）及び特許文献２には、半導体層１０２の周囲に溝１０３を形成し、溝１０３の側壁に金属膜１０４を形成することにより、半導体層１０２（例えば、ＬＤＤ（Lightly Doped Drain）領域）からの光を遮るようにしている技術が開示されている。図１４は、従来の液晶装置１０１の構造を示す概略断面図である。
図１４に示す液晶装置１０１は、基板１０５側から順に、第１走査線１０６、第１層間絶縁層１０７、半導体層１０２、ゲート絶縁層１０８、ゲート電極を兼ねる第２走査線１０９（１０４）、第２層間絶縁層１１０、及び遮光膜１１１が設けられている。第２走査線１０９は、ゲート絶縁層１０８及び第１層間絶縁層１０７を貫通する溝１０３を介して、第１走査線１０６と電気的に接続されている。
特開２０１０−１１７３９９号公報 特開２００１−３５６３７１号公報
しかしながら、上記特許文献１（図１４参照）及び特許文献２では、溝１０３の側壁に金属膜１０４が形成されているものの、溝１０３の中に空間があるため、散乱光が発生したり、形成する金属膜１０４の材料によっては遮光性が十分でなかったりするという課題がある。また、半導体層１０２から遮光膜１１１までの距離が遠く、光リークを抑えることが難しいという課題がある。
本考案の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
［適用例１］本適用例に係る電気光学装置は、基板と、前記基板上に設けられたトランジスターを構成する半導体層と、前記半導体層の上に設けられた前記トランジスターを構成するゲート電極と、前記半導体層と前記基板との間に設けられた第１遮光膜と、前記半導体層における前記基板の延在方向に設けられた第２遮光膜と、前記ゲート電極における前記基板と反対側に設けられた第３遮光膜と、を備え、前記第２遮光膜は、前記第１遮光膜と前記第３遮光膜との間に形成された溝の中に埋め込まれており、前記第３遮光膜は、前記第２遮光膜を介して、前記ゲート電極及び前記第１遮光膜と電気的に接続されていることを特徴とする。
本適用例によれば、溝の中に第２遮光膜が埋め込まれているので、溝の側壁に遮光膜が形成されている場合と比較して、遮光性を高めることができる。また、溝の中に空間がないため、迷光が発生することを抑えることができる。加えて、第３遮光膜が第２遮光膜を介して、ゲート電極及び第１遮光膜と電気的に接続されているので、少なくとも半導体層の周囲の一部は、第１遮光膜、第２遮光膜、及び第３遮光膜によって、光リークを完全に遮光することができる。
［適用例２］上記適用例に係る電気光学装置において、前記第３遮光膜は、前記ゲート電極及び前記第２遮光膜より遮光性が高いことが好ましい。
本適用例によれば、第３遮光膜がゲート電極及び第２遮光膜より遮光性が高い、言い換えれば、第２遮光膜はより溝の中に埋め込みやすい材料を用いて、第３遮光膜はより遮光性の高い材料を用いることで、半導体層の周囲を高い遮光性を有して覆うことが可能となる。よって、光リークを遮光することができる。
［適用例３］上記適用例に係る電気光学装置において、前記第２遮光膜は、タングステンであり、前記第３遮光膜は、アルミニウムであることが好ましい。
本適用例によれば、第２遮光膜及び第３遮光膜に上記材料を選択することにより、溝の中には埋め込み性の高いタングステンを埋め込み、上部にはアルミニウムを選択することにより遮光性を向上させることができる。よって、光リークに対する遮光性を向上させることができる。
［適用例４］上記適用例に係る電気光学装置において、前記第３遮光膜は、走査線であることが好ましい。
本適用例によれば、第３遮光膜（アルミニウム）を走査線として用いることにより、電気抵抗を小さくすることが可能となり、画素数が多くなった場合でも、書き込み速度を速くすることができる。
［適用例５］上記適用例に係る電気光学装置において、前記トランジスターのソースドレインの一方と電気的に接続された第１コンタクトホールと、前記ソースドレインの他方と電気的に接続された第２コンタクトホールとを備え、前記第１コンタクトホール及び前記第２コンタクトホールの高さは、少なくとも前記第３遮光膜の高さまで形成されていることが好ましい。
本適用例によれば、ソースドレインの一方及び他方と接続された第１コンタクトホール及び第２コンタクトホールを配置するので、半導体層におけるソースドレイン方向（半導体層の延在方向）の遮光性を向上させることができる。
［適用例６］本適用例に係る電子機器は、上記の電気光学装置を備えることを特徴とする。
本適用例によれば、上記した電気光学装置を備えるので、表示品質を向上させることができる電子機器を提供することができる。
液晶装置の構成を示す模式平面図。 図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。 液晶装置の電気的な構成を示す等価回路図。 液晶装置の画素の構造を示す概略断面図。 画素の構造を示す概略平面図。 図５に示す画素のＡ−Ａ’線に沿う拡大断面図。 図５に示す画素のＢ−Ｂ’線に沿う拡大断面図。 図５に示す画素のＣ−Ｃ’線に沿う拡大断面図。 図５に示す画素のＤ−Ｄ’線に沿う拡大断面図。 液晶装置の製造方法を工程順に示すフローチャート。 液晶装置の製造方法のうち一部の製造方法を示す概略断面図。 液晶装置の製造方法のうち一部の製造方法を示す概略断面図。 電子機器としてのプロジェクターの構成を示す概略図。 従来の液晶装置の構成を示す概略断面図。
以下、本考案を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、又は基板の上に他の構成物を介して配置される場合、又は基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
本実施形態では、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投写型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
＜電気光学装置としての液晶装置の構成＞
図１は、液晶装置の構成を示す模式平面図である。図２は、図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構成を、図１〜図３を参照しながら説明する。
図１及び図２に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層１５とを有する。素子基板１０を構成する基板としての第１基材１０ａ、および対向基板２０を構成する第２基材２０ａは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材１４を介して接合され、その隙間に負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのギャップ材が混入されている。
シール材１４の内側に、複数の画素Ｐが配列された表示領域Ｅを有している。シール材１４と表示領域Ｅとの間に表示領域Ｅを囲むように遮光性の例えば金属あるいは金属酸化物などからなる遮光層１８（見切り部）が配置されている。なお、表示領域Ｅは、表示に寄与する複数の画素Ｐを囲むように配置された複数のダミー画素を含んでいてもよい。
第１基材１０ａの１辺部と、１辺部に沿ったシール材１４との間にデータ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４の内側に検査回路（図示せず）が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部には、２つの走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部には、２つの走査線駆動回路２４を繋ぐ複数の配線２９が設けられている。
これらデータ線駆動回路２２及び走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続端子６１に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。
図２に示すように、第１基材１０ａの液晶層１５側の表面には、画素Ｐごとに設けられた光透過性を有する画素電極２７およびスイッチング素子としての薄膜トランジスター３０（以降、「ＴＦＴ３０」と称する。）と、信号配線と、これらを覆う第１配向膜２８とが形成されている。画素電極２７は、例えば、ＩＴＯ（Indium Tin Oxide）などの透明導電膜からなる。
第２基材２０ａの液晶層１５側の表面には、遮光層１８と、これを覆うように成膜された絶縁層１３と、絶縁層１３を覆うように設けられた共通電極３１と、共通電極３１を覆う第２配向膜３２とが設けられている。
共通電極３１は、上記した画素電極２７と同様に、例えば、ＩＴＯなどの透明導電膜からなり、絶縁層などを覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。
画素電極２７を覆う第１配向膜２８および共通電極３１を覆う第２配向膜３２は、無機配向膜であって、液晶装置１００の光学設計に基づいて選定される。例えば、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
このような液晶装置１００は透過型であって、画素Ｐが非駆動時に暗表示となるノーマリーブラックモードや、非駆動時に明表示となるノーマリーホワイトモードの光学設計が採用される。光学設計に応じて、光の入射側（射出側）に偏光板が配置されて用いられる。
図３に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、走査線３ａと並行して延在する容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。なお、容量線３ｂはデータ線６ａと並行して延在するように配置することもできる。
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域に電気的に接続されている。
データ線６ａは、データ線駆動回路２２（図１参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された共通電極３１との間で一定期間保持される。
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と共通電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０の画素電極側ソース／ドレイン領域と容量線３ｂとの間に設けられている。
＜液晶装置の画素の構造＞
図４は、液晶装置の画素の構造を示す概略断面図である。図５は、画素の構造を示す概略平面図である。図６は、図５に示す画素のＡ−Ａ’線に沿う拡大断面図である。図７は、図５に示す画素のＢ−Ｂ’線に沿う拡大断面図である。図８は、図５に示す画素のＣ−Ｃ’線に沿う拡大断面図である。図９は、図５に示す画素のＤ−Ｄ’線に沿う拡大断面図である。以下、画素の構造を、図４〜図９を参照しながら説明する。なお、図４〜図９は、各構成要素の平面的又は断面的な位置関係を示すものであり、明示可能な尺度で表されている。
図４に示すように、液晶装置１００は、素子基板１０と、これに対向配置される対向基板２０（図２参照）とを備えている。素子基板１０を構成する第１基材１０ａは、上記したように、例えば、石英基板等によって構成されている。
第１基材１０ａ上には、例えば、タングステン（Ｗ）やタングステンシリサイド（ＷＳｉ）などからなる第１遮光膜５１が形成されている。第１遮光膜５１は、平面的に格子状にパターニングされており、各画素Ｐの開口領域を規定している。第１遮光膜５１は、導電性を有し、走査線３ａの一部として機能している。第１基材１０ａ及び第１遮光膜５１上には、酸化シリコン等からなる第１絶縁層４１及び第２絶縁層４２が形成されている。
第２絶縁層４２上には、ＴＦＴ３０及び走査線３ａ（第３遮光膜５３）等が形成されている。ＴＦＴ３０は、例えば、ＬＤＤ構造を有しており、アモルファスシリコン（ａ−Ｓｉ）等からなる半導体層３０ａと、半導体層３０ａ上に形成されたゲート絶縁膜３３と、ゲート絶縁膜３３上に形成されたポリシリコン等からなるゲート電極３０ｇとを有する。
具体的には、半導体層３０ａは、チャネル領域３０ｃと、データ線側ＬＤＤ領域３０ｓ１と、データ線側ソースドレイン領域３０ｓと、画素電極側ＬＤＤ領域３０ｄ１と、画素電極側ソースドレイン領域３０ｄとを備えている（いずれも、図５参照）。
ゲート電極３０ｇ及び第２絶縁層４２上には、酸化シリコン等からなる第３絶縁層４３が形成されている。第３絶縁層４３上には、走査線３ａとして用いられる第３遮光膜５３が設けられている。
また、第１遮光膜５１上のＴＦＴ３０の周囲には、第１遮光膜５１から第３遮光膜５３まで貫通する溝５２ａが設けられている。溝５２ａの中には、タングステン（Ｗ）などからなる第２遮光膜５２が埋め込まれている。言い換えれば、第２遮光膜５２によって、第３遮光膜５３（走査線３ａ）、ゲート電極３０ｇ、及び第１遮光膜５１が電気的に接続されている。
つまり、ＴＦＴ３０の周囲の少なくとも一部は、第１遮光膜５１と、第２遮光膜５２と、第３遮光膜５３とによって、覆い隠すことができる。このようにすることで、ＴＦＴ３０を構成する半導体層３０ａの一部（例えば、ＬＤＤ領域）から光リークが発生した場合でも、光リークを遮光することができる。
第３遮光膜５３上には、絶縁層（４４〜４９）、容量素子１６、配線、中継電極、及び画素電極２７などが設けられている。なお、容量素子１６は、一対の容量電極の間に誘電体膜が挟持された構成になっている。なお、これらの詳細な説明は省略する。
画素電極２７は、容量素子１６の一部と接続されると共に、図示しない、半導体層３０ａの画素電極側ソースドレイン領域３０ｄ（ドレイン領域）に電気的に接続されている。
画素電極２７及び隣り合う画素電極２７間の絶縁層（４９）上には、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着した第１配向膜２８（図２参照）が設けられている。第１配向膜２８の上には、シール材１４（図１及び図２参照）により囲まれた空間に液晶等が封入された液晶層１５が設けられている。液晶層１５の上には、素子基板１０と対向するように対向基板２０（図２参照）が配置されている。
次に、図５〜図９を参照しながら、特にＴＦＴ３０周辺の遮光構造について説明する。図５は、第３遮光膜５３から第１基材１０ａ側を見た概略平面図である。
図５に示すように、画素Ｐは、開口領域Ｐ１と、開口領域Ｐ１の周囲にある遮光領域Ｐ２とを有する。図５に示す画素Ｐは、遮光領域Ｐ２に形成された第１遮光膜５１と重なるように半導体層３０ａが形成されている。
半導体層３０ａの一端及び他端は、ソースドレイン領域３０ｓ，３０ｄである。半導体層３０ａのチャネル領域３０ｃと重なる領域には、ゲート電極３０ｇが配置されている。
また、半導体層３０ａを挟んで一方側には、第１遮光膜５１から第３遮光膜５３まで貫通する第１溝５２ａ１が形成されている。半導体層３０ａを挟んで他方側も同様に、第１遮光膜５１から第３遮光膜５３まで貫通する第２溝５２ａ２が形成されている。また、第１溝５２ａ１から第２溝５２ａ２に跨るように第３溝５２ａ３及び第４溝５２ａ４が形成されている。言い換えれば、第１溝５２ａ１〜第４溝５２ａ４は、平面視で梯子状になっている。
梯子状に２つの溝（第３溝５２ａ３、第４溝５２ａ４）を形成している理由は、マスクなどの合わせずれが起きた場合でも、走査線３ａ（第３遮光膜５３）の電位がゲート電極３０ｇに伝わるようにするためである。また、梯子状になっていることにより、コンタクト抵抗を下げることができる。
第３溝５２ａ３及び第４溝５２ａ４は、ＴＦＴ３０のゲート電極３０ｇから第３遮光膜５３まで貫通するように形成されている。そして、第１溝５２ａ１、第２溝５２ａ２、第３溝５２ａ３、及び第４溝５２ａ４の中に、タングステンなどからなる第２遮光膜５２が埋め込まれている。なお、第３遮光膜５３の材料は、第２遮光膜５２のタングステンより遮光性が高いアルミニウムである。
第２遮光膜５２の上には、略第１遮光膜５１と同じ形状の第３遮光膜５３が形成されている。次に、断面を見ながら画素Ｐの構造を説明する。
図６は、図５に示す遮光領域Ｐ２のＡ−Ａ’線に沿う拡大断面図である。第１遮光膜５１の上には、第１遮光膜５１から第３遮光膜５３まで貫通する第１溝５２ａ１及び第２溝５２ａ２に埋め込まれた第２遮光膜５２が形成されている。また、第１遮光膜５１の上には、第１絶縁層４１及び第２絶縁層４２が形成されている。
第２絶縁層４２の上には、半導体層３０ａと、半導体層３０ａを覆うようにゲート絶縁膜３３と、が形成されている。第２絶縁層４２及びゲート絶縁膜３３の上には、第３絶縁層４３が形成されている。
このように、第１遮光膜５１、第２遮光膜５２、及び第３遮光膜５３によって、半導体層３０ａの周囲を遮光することができる。
図７は、図５に示す遮光領域Ｐ２のＢ−Ｂ’線に沿う拡大断面図である。第１遮光膜５１の上には、図６と同様に、第１遮光膜５１から第３遮光膜５３まで貫通する第１溝５２ａ１及び第２溝５２ａ２に埋め込まれた第２遮光膜５２が形成されている。また、第１遮光膜５１の上には、第１絶縁層４１及び第２絶縁層４２が形成されている。
第２絶縁層４２の上には、半導体層３０ａと、半導体層３０ａを覆うようにゲート絶縁膜３３と、が形成されている。第２絶縁層４２及びゲート絶縁膜３３の上には、ゲート電極３０ｇが形成されている。ゲート電極３０ｇの上には、第３絶縁層４３が形成されている。
このように、第１遮光膜５１、第２遮光膜５２、及び第３遮光膜５３によって、半導体層３０ａの周囲を遮光できると共に、第２遮光膜５２を介して、ゲート電極３０ｇと、第１遮光膜５１、及び第３遮光膜５３が電気的に接続される。
図８は、図５に示す遮光領域Ｐ２のＣ−Ｃ’線に沿う拡大断面図である。第１遮光膜５１の上には、図６と同様に、第１遮光膜５１から第３遮光膜５３まで貫通する第１溝５２ａ１及び第２溝５２ａ２に埋め込まれた第２遮光膜５２が形成されている。また、第１遮光膜５１の上には、第１絶縁層４１及び第２絶縁層４２が形成されている。
第２絶縁層４２の上には、半導体層３０ａと、半導体層３０ａを覆うようにゲート絶縁膜３３と、が形成されている。第２絶縁層４２及びゲート絶縁膜３３の上には、図７と同様に、ゲート電極３０ｇが形成されている。
なお、ゲート電極３０ｇの上には、ゲート電極３０ｇから第３遮光膜５３まで貫通する第３溝５２ａ３及び第４溝５２ａ４に埋め込まれた第２遮光膜５２が形成されている。つまり、第１溝５２ａ１、第２溝５２ａ２、第３溝５２ａ３、及び第４溝５２ａ４は、第２遮光膜５２によって隙間なく埋め込まれている。
このように、第１遮光膜５１、第２遮光膜５２、及び第３遮光膜５３によって、半導体層３０ａの周囲を遮光できると共に、第２遮光膜５２を介して、ゲート電極３０ｇ、第１遮光膜５１、及び第３遮光膜５３とが電気的に接続される。
図９は、図５に示す遮光領域Ｐ２のＤ−Ｄ’線に沿う拡大断面図である。第１遮光膜５１の上には、第１絶縁層４１及び第２絶縁層４２が形成されている。第２絶縁層４２の上には、パッド３４と、パッド３４の上まで延びる半導体層３０ａと、半導体層３０ａを覆うゲート絶縁膜３３と、が形成されている。
ゲート絶縁膜３３及び第２絶縁層４２の上には、第３絶縁層４３が形成されている。第３絶縁層４３の上には、第３絶縁層４３及びゲート絶縁膜３３を貫通するコンタクトホール３５（第１コンタクトホール、第２コンタクトホール）を介して、半導体層３０ａ（ソースドレイン領域）と電気的に接続された中継電極３６が形成されている。
このように、半導体層３０ａの一端及び他端に、半導体層３０ａから第３遮光膜５３と略同じレイヤーにある中継電極３６まで貫通するコンタクトホール３５に、タングステンなどからなる膜が埋め込まれているので、第２遮光膜５２に加えて、半導体層３０ａにおける第１基材１０ａの延在方向に光リークが漏れることをより抑えることができる。
＜液晶装置の製造方法＞
図１０は、液晶装置の製造方法を工程順に示すフローチャートである。図１１及び図１２は、液晶装置の製造方法のうち一部の製造方法を示す概略断面図である。以下、液晶装置の製造方法を、図１０〜図１２を参照しながら説明する。なお、上記したソースドレイン領域に接続されるコンタクトホールの製造方法の説明は省略する。また、液晶装置のうち主に素子基板の製造方法を説明する。
図１０に示すように、ステップＳ１１では、第１遮光膜５１を形成する。具体的には、図１１（ａ）に示すように、石英基板などからなる第１基材１０ａ上に、例えば、タングステンシリサイド（ＷＳｉ）を形成する。製造方法としては、周知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いることができる。第１遮光膜５１の膜厚は、例えば、２００ｎｍである。
次に、ステップＳ１２では、ＴＦＴ３０を形成する。具体的には、図１１（ｂ）に示すように、まず、第１遮光膜５１の上に、酸化シリコン（ＳｉＯ2）などからなる第１絶縁層４１及び第２絶縁層４２を、周知の成膜技術を用いて形成する。その後、第２絶縁層４２上にＴＦＴ３０を形成する。ＴＦＴ３０の形成方法としては、周知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いることができる。
ＴＦＴ３０を構成する半導体層３０ａは、例えば、アモルファスシリコン（ａ−Ｓｉ）である。半導体層３０ａの厚みは、例えば、５５ｎｍである。
ゲート電極３０ｇは、例えば、２層の積層膜であり、ゲート絶縁膜３３側にポリシリコン、表面側にタングステンシリサイドが形成されている。ポリシリコンの膜厚は、例えば、６００Åである。タングステンシリサイドの膜厚は、例えば、６００Åである。
次に、ステップＳ１３では、第３絶縁層４３を形成する。具体的には、図１１（ｃ）に示すように、ゲート電極３０ｇ及び第２絶縁層４２の上に、周知の成膜技術を用いて酸化シリコンなどからなる第３絶縁層４３を形成する。第３絶縁層４３の表面は、下層に形成したＴＦＴ３０などの起伏に起因して、凸状に形成されている。
次に、ステップＳ１４では、ＣＭＰ（Chemical Mechanical Polishing）研磨処理を施す。具体的には、図１１（ｄ）に示すように、第３絶縁層４３の表面にＣＭＰ研磨処理を施し、表面を平坦化させる。
次に、ステップＳ１５では、溝５２ａを形成する。具体的には、図１２（ｅ）に示すように、第３絶縁層４３、第２絶縁層４２、及び第１絶縁層４１に、第１溝５２ａ１、第２溝５２ａ２、第３溝５２ａ３、及び第４溝５２ａ４を形成する。製造方法としては、フォトリソグラフィ技術及びエッチング技術を用いて形成する。
これにより、第１溝５２ａ１及び第２溝５２ａ２の底は、第１遮光膜５１が露出する。また、第３溝５２ａ３及び第４溝５２ａ４の底は、ゲート電極３０ｇが露出する。なお、第１溝５２ａ１〜第４溝５２ａ４の溝幅は、例えば、０．２μｍである。溝幅の最大幅は、例えば、０．５μｍである。
次に、ステップＳ１６では、第２遮光膜５２を形成する。具体的には、図１２（ｆ）に示すように、第１溝５２ａ１から第４溝５２ａ４の中に、タングステン（Ｗ）を成長させて隙間なく埋め込む。これにより、第２遮光膜５２の表面は、下層のＴＦＴ３０の起伏に起因して凹凸状になっている。
次に、ステップＳ１７では、ＣＭＰ研磨処理を施す。具体的には、図１２（ｇ）に示すように、第２遮光膜５２の表面にＣＭＰ研磨処理を施し、表面を平坦化させる。なお、第２遮光膜５２の深さは、例えば、８０００Åである。
次に、ステップＳ１８では、第３遮光膜５３を形成する。具体的には、図１２（ｈ）に示すように、第２遮光膜５２及び第３絶縁層４３の上に、アルミニウムなどからなる第３遮光膜５３を形成する。製造方法としては、周知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いることができる。第３遮光膜５３は、走査線３ａとして用いることができる。
この後、第３遮光膜５３の上に複数の絶縁層を介して画素電極２７を形成する。次に、画素電極２７などを覆うように、斜方蒸着法を用いて第１配向膜２８を形成する。以上により、素子基板１０側が完成する（図４参照）。
＜電子機器の構成＞
図１３は、電子機器としてのプロジェクターの構成を示す概略図である。以下、プロジェクターの構成を、図１３を参照しながら説明する。
図１３に示すように、本実施形態のプロジェクター１０００は、システム光軸Ｌに沿って配置された照明系としての偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投写レンズ１２０７とを備えている。
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。
このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投写光学系１４００を構成する投写レンズ１２０７によってスクリーン１３００上に投写され、画像が拡大されて表示される。
液晶ライトバルブ１２１０は、後述する液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
以上詳述したように、本実施形態の液晶装置１００、及びプロジェクター１０００によれば、以下に示す効果が得られる。
（１）本実施形態の液晶装置１００によれば、第１遮光膜５１、第２遮光膜５２、及び第３遮光膜５３によって半導体層３０ａを囲むので、半導体層３０ａからの光リークが外部に放出することを抑えることができる。また、第２遮光膜５２が溝５２ａの中に埋め込まれ、空間を有しないため、溝５２ａの側壁のみに遮光膜が形成されている場合と比較して、遮光性を高めることができる。また、溝５２ａの中に空間を有しないため、迷光が発生することを抑えることができる。加えて、第３遮光膜５３が第２遮光膜５２を介して、ゲート電極３０ｇ及び第１遮光膜５１と電気的に接続されているので、ＴＦＴ３０を動作させることができると共に、少なくとも半導体層３０ａの周囲の一部は、第１遮光膜５１、第２遮光膜５２、及び第３遮光膜５３によって、光リークを完全に遮光することができる。加えて、上記遮光構造を用いることで液晶装置１００を微細化させることができる。
（２）本実施形態の液晶装置１００によれば、第３遮光膜５３としてアルミニウムを用いているので、遮光性を高めることが可能となり、光リークが液晶層１５側に放出されることを抑えることができる。更に、第２遮光膜５２として埋め込み性の高いタングステンを成長させて形成するので、溝５２ａの中にタングステンを隙間なく形成させることができる。よって、第２遮光膜５２の遮光性も向上させることができる。また、溝５２ａの中にタングステンを成長させた第２遮光膜５２の上に第３遮光膜５３を配置するので、従来の半導体層から上方の遮光膜までの距離と比較して、本実施形態の半導体層３０ａから第３遮光膜５３までの距離を短くすることが可能となる。よって、半導体層３０ａから近い距離に第３遮光膜５３を配置することで、遮光性を高めることができる。
（３）本実施形態の液晶装置１００によれば、半導体層３０ａの延在方向の両端に、ソースドレイン領域と電気的に接続され、タングステンで埋め込まれたコンタクトホール３５が配置されているので、第１遮光膜５１〜第３遮光膜５３によって遮光できなかった部分（半導体層３０ａの延在方向）を遮光させることができる。よって、光リークが画素の開口領域Ｐ１に入り込むことを抑えることができる。その結果、表示品質を向上させることができる。
（４）本実施形態のプロジェクター１０００によれば、上記に記載の液晶装置１００を備えているので、光リークが抑えられ、高品位な表示が可能なプロジェクター１０００を提供することができる。
なお、本考案の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる考案の要旨あるいは思想に反しない範囲で適宜変更可能であり、本考案の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
（変形例１）
上記した図６〜図８のように、ＴＦＴ３０の上方にどの配線とも接続されていない第３遮光膜５３が配置されていることに限定されず、例えば、図４に示すように、走査線と接続されるようにしてもよい。これによれば、第３遮光膜５３（走査線）としてアルミニウムを用いるので、電気抵抗を低下させることが可能となり、画素数が多くなった場合でも、書き込み速度を速くすることができる（書き込みマージンを稼ぐことができる）。
（変形例２）
上記したように、ソースドレイン領域３０ｓ，３０ｄと電気的に接続されるコンタクトホール３５の形状は、略正方形（図５参照）であることに限定されず、例えば、長方形のような横長の形状に形成するようにしてもよい。具体的には、コンタクトホール３５の形状は、半導体層３０ａの延在方向と交差する方向に長くなるように形成する。これによれば、コンタクトホール３５によって、第２遮光膜５２で囲みきれない部分を囲むことが可能となり、光リークをより遮光することができる。
（変形例３）
上記したように、電気光学装置として液晶装置１００に適用することに限定されず、例えば、光リークが発生する素子などを有する装置に適用するようにしてもよい。
（変形例４）
上記した図７のように、タングステンなどからなる第２遮光膜５２の側壁が真っ直ぐ上に延びていることに限定されず、例えば、ＴＦＴ側の側壁の一部がＴＦＴ側に食い込むように形成してもよい。言い換えれば、第２遮光膜５２の肉厚が下部と上部とで異なっている。これによれば、マスクなどの合わせずれによって、遮光膜の隙間から光リークが抜け出ることを抑えることができる。
３ａ…走査線、３ｂ…容量線、６ａ…データ線、１０…素子基板、１０ａ…基板としての第１基材、１３…絶縁層、１４…シール材、１５…液晶層、１６…容量素子、１８…遮光層、２０…対向基板、２０ａ…第２基材、２２…データ線駆動回路、２４…走査線駆動回路、２６…上下導通部、２７…画素電極、２８，３２…配向膜、２９…配線、３０…トランジスターとしてのＴＦＴ（画素ＴＦＴ）、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域、３０ｄ１…画素電極側ＬＤＤ領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域、３０ｓ１…データ線側ＬＤＤ領域、３１…共通電極、３３…ゲート絶縁膜、３４…パッド、３５…コンタクトホール（第１コンタクトホール、第２コンタクトホール）、３６…中継電極、４１…第１絶縁層、４２…第２絶縁層、４３…第３絶縁層、５１…第１遮光膜、５２…第２遮光膜、５２ａ…溝、５２ａ１…第１溝、５２ａ２…第２溝、５２ａ３…第３溝、５２ａ４…第４溝、５３…第３遮光膜、６１…外部接続端子、１００…液晶装置、１０００…電子機器としてのプロジェクター、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投写レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン、１４００…投写光学系。

Claims (6)

  1. 基板と、
    前記基板上に設けられたトランジスターを構成する半導体層と、
    前記半導体層の上に設けられた前記トランジスターを構成するゲート電極と、
    前記半導体層と前記基板との間に設けられた第１遮光膜と、
    前記半導体層における前記基板の延在方向に設けられた第２遮光膜と、
    前記ゲート電極における前記基板と反対側に設けられた第３遮光膜と、
    を備え、
    前記第２遮光膜は、前記第１遮光膜と前記第３遮光膜との間に形成された溝の中に埋め込まれており、
    前記第３遮光膜は、前記第２遮光膜を介して、前記ゲート電極及び前記第１遮光膜と電気的に接続されていることを特徴とする電気光学装置。
  2. 請求項１に記載の電気光学装置であって、
    前記第３遮光膜は、前記ゲート電極及び前記第２遮光膜より遮光性が高いことを特徴とする電気光学装置。
  3. 請求項１又は請求項２に記載の電気光学装置であって、
    前記第２遮光膜は、タングステンであり、
    前記第３遮光膜は、アルミニウムであることを特徴とする電気光学装置。
  4. 請求項３に記載の電気光学装置であって、
    前記第３遮光膜は、走査線であることを特徴とする電気光学装置。
  5. 請求項１乃至請求項４のいずれか一項に記載の電気光学装置であって、
    前記トランジスターのソースドレインの一方と電気的に接続された第１コンタクトホールと、前記ソースドレインの他方と電気的に接続された第２コンタクトホールとを備え、
    前記第１コンタクトホール及び前記第２コンタクトホールの高さは、少なくとも前記第３遮光膜の高さまで形成されていることを特徴とする電気光学装置。
  6. 請求項１乃至請求項５のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
JP2015001532U 2015-03-31 2015-03-31 電気光学装置、及び電子機器 Active JP3197989U (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015001532U JP3197989U (ja) 2015-03-31 2015-03-31 電気光学装置、及び電子機器
US15/060,456 US9823530B2 (en) 2015-03-31 2016-03-03 Electro-optical apparatus and electronic apparatus
CN201610186601.5A CN106019738A (zh) 2015-03-31 2016-03-29 电光学装置以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015001532U JP3197989U (ja) 2015-03-31 2015-03-31 電気光学装置、及び電子機器

Publications (1)

Publication Number Publication Date
JP3197989U true JP3197989U (ja) 2015-06-11

Family

ID=53537345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015001532U Active JP3197989U (ja) 2015-03-31 2015-03-31 電気光学装置、及び電子機器

Country Status (3)

Country Link
US (1) US9823530B2 (ja)
JP (1) JP3197989U (ja)
CN (1) CN106019738A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10268091B2 (en) 2017-01-16 2019-04-23 Seiko Epson Corporation Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP7396223B2 (ja) 2020-07-28 2023-12-12 セイコーエプソン株式会社 電気光学装置、および電子機器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
WO2017159413A1 (ja) * 2016-03-14 2017-09-21 シャープ株式会社 半導体装置および半導体装置の製造方法
CN107369693B (zh) * 2017-08-04 2020-04-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
US11205690B2 (en) * 2019-04-09 2021-12-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and electronic device
CN110109306B (zh) * 2019-04-25 2020-12-08 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
JP2022127792A (ja) * 2021-02-22 2022-09-01 セイコーエプソン株式会社 電気光学装置、及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224099A (ja) * 1993-01-26 1994-08-12 Sony Corp 半導体装置の製造方法
US5694189A (en) * 1994-07-29 1997-12-02 Kabushiki Kaisha Toshiba Reflection type liquid crystal display having inclined pixel electrodes
JP3356429B2 (ja) 2000-04-11 2002-12-16 日本電気株式会社 液晶表示装置および液晶プロジェクタ装置
JP3736461B2 (ja) * 2000-04-21 2006-01-18 セイコーエプソン株式会社 電気光学装置、投射型表示装置及び電気光学装置の製造方法
JP4132937B2 (ja) 2002-04-17 2008-08-13 シャープ株式会社 液晶表示装置およびその製造方法
JP5157319B2 (ja) * 2007-08-28 2013-03-06 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5381031B2 (ja) 2008-11-11 2014-01-08 セイコーエプソン株式会社 電気光学装置及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10268091B2 (en) 2017-01-16 2019-04-23 Seiko Epson Corporation Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP7396223B2 (ja) 2020-07-28 2023-12-12 セイコーエプソン株式会社 電気光学装置、および電子機器

Also Published As

Publication number Publication date
US20160291434A1 (en) 2016-10-06
CN106019738A (zh) 2016-10-12
US9823530B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
JP3197989U (ja) 電気光学装置、及び電子機器
JP3197990U (ja) 電気光学装置、及び電子機器
JP6044358B2 (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP2014212191A (ja) 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器
JP2012215747A (ja) 電気光学装置、電子機器、電気光学装置の製造方法
WO2014115499A1 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2020038248A (ja) 電気光学装置、電子機器
JP5919890B2 (ja) 電気光学装置、及び電子機器
JP5609583B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP2014149335A (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP2013182144A (ja) 電気光学装置、及び電子機器
JP2014142390A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6303283B2 (ja) 半導体装置、電気光学装置、半導体装置の製造方法、及び電子機器
US11204519B2 (en) Liquid crystal apparatus and electronic device
JP7409236B2 (ja) 電気光学装置、及び電子機器
JP2014182251A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
US11822201B2 (en) Electro-optical device and electronic apparatus
US11480840B2 (en) Electric optical device, electronic device, and manufacturing method of electric optical device
JP7435087B2 (ja) 電気光学装置、及び電子機器
JP6205836B2 (ja) 液晶装置、及び電子機器
US20220035208A1 (en) Electro-optical device and electronic apparatus
JP6236827B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2017040847A (ja) 液晶装置、液晶装置の製造方法、及び電子機器
JP2022007339A (ja) 電気光学装置、及び電子機器
JP2014026142A (ja) 液晶装置の製造方法、液晶装置、及び電子機器

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3197989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150